JP4504138B2 - 記憶システム及びそのデータコピー方法 - Google Patents
記憶システム及びそのデータコピー方法 Download PDFInfo
- Publication number
- JP4504138B2 JP4504138B2 JP2004257565A JP2004257565A JP4504138B2 JP 4504138 B2 JP4504138 B2 JP 4504138B2 JP 2004257565 A JP2004257565 A JP 2004257565A JP 2004257565 A JP2004257565 A JP 2004257565A JP 4504138 B2 JP4504138 B2 JP 4504138B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- page
- copy
- buffer
- error correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 82
- 239000000872 buffer Substances 0.000 claims description 203
- 238000004364 calculation method Methods 0.000 claims description 112
- 238000012937 correction Methods 0.000 claims description 63
- 230000002950 deficient Effects 0.000 claims description 4
- 238000012545 processing Methods 0.000 description 45
- 238000010586 diagram Methods 0.000 description 13
- 230000006870 function Effects 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 4
- 230000000717 retained effect Effects 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000013523 data management Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2236—Copy
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
- G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
[第1の実施形態]
図1は、この発明の第1の実施形態に係る記憶システム及びそのデータコピー方法について説明するためのもので、NAND型フラッシュメモリの概略構成を示すブロック図である。
(a)コピー元(Source)のブロックアドレスS_BA
(b)コピー先(Destination)のブロックアドレスD_BA
(c)コピー開始ページアドレスS_PA
(d)コピー終了ページアドレスE_PA
の4つの情報がコピー開始時に確定している。
図10は、この発明の第2の実施形態に係る記憶システム及びそのデータコピー方法について説明するためのもので、NAND型フラッシュメモリのデータコピー方法を示すフローチャートである。本第2の実施形態は、セクタ単位でコピーを行うケースであり、ページコピーの開始位置と終了位置がセクタの途中にある例である。
(a)コピー元(Source)のブロックアドレスS_BA
(b)コピー先(Destination)のブロックアドレスD_BA
(c)コピー開始ページアドレスS_PA
(d)コピー開始セクタアドレスS_SA
(e)コピー終了ページアドレスE_PA
(f)コピー終了セクタアドレスE_SA
の情報がコピー開始時に確定しているものとする。
図11及び図12はそれぞれ、この発明の第3の実施形態に係る記憶システム及びそのデータコピー方法について説明するためのもので、図11はNAND型フラッシュメモリの概略構成を示すブロック図、図12は複数ページのコピーシーケンスを示すフローチャートである。本第3の実施形態は、第2の実施形態と同様にセクタ単位でコピーを行うケースであり、リセットしたセクタデータを外部から補完するものである。
図13は、この発明の第4の実施形態に係る記憶システム及びそのデータコピー方法について説明するためのもので、NAND型フラッシュメモリのプログラムフェイル(Program Fail)時の処理手順を示すフローチャートである。この図13では、図8に示した第1の実施形態に係るページコピー方法のフローチャートをもとにしたページコピーフェイル時の処理シーケンスを示している。
図14は、この発明の第5の実施形態に係る記憶システム及びそのデータコピー方法について説明するためのもので、NAND型フラッシュメモリの概略構成を示すブロック図である。
図17は、この発明の第6の実施形態に係る記憶システム及びそのデータコピー方法について説明するためのもので、NAND型フラッシュメモリにおけるページコピーの方法を示すフローチャートである。本第6の実施形態は、パイプライン処理の有無を切り替え可能にしたものである。
Claims (3)
- 電気的に書き換え可能な不揮発性メモリセルが配列されたメモリセルアレイと、
読み出し時には前記メモリセルアレイからビット線スイッチを介して読み出したデータを、書き込み時には前記ビット線スイッチを介して前記メモリセルアレイに書き込むデータを保持する第1のデータバッファと、
前記第1のデータバッファとデータ交換が可能で、前記第1のデータバッファにデータをコピー、あるいは前記第1のデータバッファからデータがコピーされる第2のデータバッファと、
前記第2のデータバッファとバスとの間に設けられ、前記第2のデータバッファに保持されたデータの一部を選択してバスに転送するバススイッチと、
前記バスに接続され、前記メモリセルアレイから読み出されたデータのエラー訂正計算を行うエラー訂正回路と、
前記ビット線スイッチ及び前記第1,第2のデータバッファを制御して、前記メモリセルアレイにおける第1ブロックの第m(mは正の整数)ページから第n(m<n、nは正の整数)ページまでの1ページ以上のページのデータをページごとに順次読み出し、前記エラー訂正回路を制御して、前記エラー訂正回路でエラー訂正計算を行い、前記第1,第2のデータバッファ及び前記ビット線スイッチを制御して、前記メモリセルアレイにおける消去状態にある第2のブロックに書き込みを行う制御をする制御回路とを具備し、
前記第1のデータバッファに保持されたあるページのデータを前記メモリセルアレイの前記第2のブロックに書き込む動作の実行中に前記エラー訂正回路は前記書き込み動作の対象となっているページの次のページのデータのエラー訂正計算と訂正動作を実行し、かつ、前記あるページの書き込み動作に用いる前記第2のデータバッファに保持されたデータと前記次のページのエラー訂正計算と訂正動作に用いる前記第1のデータバッファに保持されたデータとが交換されることを特徴とする記憶システム。 - 前記第1のデータバッファは、複数のエリアに分割され、セクタ単位でデータがリセットされることを特徴とする請求項1に記載の記憶システム。
- メモリセルアレイから連続したページアドレスの複数ページのデータをページごとに第1のデータバッファに読み出すステップと、
前記第1のデータバッファに読み出したデータと第2のデータバッファのデータとを交換するステップと、
前記読み出した複数ページのデータのエラー訂正計算をそれぞれ実行するステップと、
前記エラー訂正計算で検出した不良データを訂正するステップと、
前記不良データを訂正した複数ページのデータを第2のデータバッファに入力するステップと、
前記第2のデータバッファのデータと前記第1のデータバッファのデータとを交換するステップと、
前記第1のデータバッファのデータを前記メモリセルアレイにおける読み出したエリアとは別のエリアに書き込むステップとを具備し、
あるページの書き込み動作の実行中に、前記書き込み動作の対象となっているページの次のページのエラー訂正計算と訂正動作を行い、かつ、前記あるページの書き込み動作に用いる前記第2のデータバッファに保持されたデータと前記次のページのエラー訂正計算と訂正動作に用いる前記第1のデータバッファに保持されたデータとを交換することを特徴とする記憶システムのページコピー方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004257565A JP4504138B2 (ja) | 2004-09-03 | 2004-09-03 | 記憶システム及びそのデータコピー方法 |
US11/216,215 US7372744B2 (en) | 2004-09-03 | 2005-09-01 | Memory system which copies successive pages, and data copy method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004257565A JP4504138B2 (ja) | 2004-09-03 | 2004-09-03 | 記憶システム及びそのデータコピー方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006073141A JP2006073141A (ja) | 2006-03-16 |
JP4504138B2 true JP4504138B2 (ja) | 2010-07-14 |
Family
ID=35995872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004257565A Expired - Lifetime JP4504138B2 (ja) | 2004-09-03 | 2004-09-03 | 記憶システム及びそのデータコピー方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7372744B2 (ja) |
JP (1) | JP4504138B2 (ja) |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7466597B2 (en) * | 2004-09-09 | 2008-12-16 | Samsung Electronics Co., Ltd. | NAND flash memory device and copyback program method for same |
KR100669342B1 (ko) * | 2004-12-21 | 2007-01-16 | 삼성전자주식회사 | 낸드 플래시 메모리 장치의 프로그램 방법 |
KR100669558B1 (ko) * | 2005-10-13 | 2007-01-16 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리 장치 |
US7376034B2 (en) * | 2005-12-15 | 2008-05-20 | Stec, Inc. | Parallel data storage system |
EP1865513A1 (en) * | 2006-06-07 | 2007-12-12 | STMicroelectronics S.r.l. | Nonvolatile memory device |
US7546416B2 (en) * | 2006-06-26 | 2009-06-09 | Micron Technology, Inc. | Method for substantially uninterrupted cache readout |
JP5378664B2 (ja) * | 2006-08-28 | 2013-12-25 | 三星電子株式会社 | マルチ−ページコピーバック機能を有するフラッシュメモリー装置及びそのブロック置換方法 |
JP4564557B2 (ja) * | 2008-08-28 | 2010-10-20 | 株式会社東芝 | 映像表示装置および映像表示方法 |
KR101044507B1 (ko) * | 2009-06-29 | 2011-06-27 | 주식회사 하이닉스반도체 | 메모리 칩 패키지 장치 |
US20110041005A1 (en) * | 2009-08-11 | 2011-02-17 | Selinger Robert D | Controller and Method for Providing Read Status and Spare Block Management Information in a Flash Memory System |
JP2011040136A (ja) * | 2009-08-13 | 2011-02-24 | Toshiba Corp | 半導体記憶装置 |
KR20110099570A (ko) | 2010-03-02 | 2011-09-08 | 삼성전자주식회사 | 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템 |
JP2011197819A (ja) * | 2010-03-17 | 2011-10-06 | Toshiba Corp | 半導体装置 |
CN102473141B (zh) | 2010-03-26 | 2015-08-05 | 松下电器产业株式会社 | 非易失性存储装置以及存储控制器 |
JP2012069180A (ja) * | 2010-09-21 | 2012-04-05 | Toshiba Corp | 半導体記憶装置 |
JP2012088816A (ja) | 2010-10-15 | 2012-05-10 | Toshiba Corp | メモリシステム |
JP2012155541A (ja) | 2011-01-26 | 2012-08-16 | Toshiba Corp | データ記憶装置、メモリ制御装置及びメモリ制御方法 |
US9324433B2 (en) * | 2011-04-25 | 2016-04-26 | Microsoft Technology Licensing, Llc | Intelligent flash reprogramming |
JP2013003983A (ja) * | 2011-06-20 | 2013-01-07 | Toshiba Corp | メモリ制御装置及びメモリ制御方法 |
US11024352B2 (en) | 2012-04-10 | 2021-06-01 | Samsung Electronics Co., Ltd. | Memory system for access concentration decrease management and access concentration decrease method |
TWI533316B (zh) * | 2013-03-18 | 2016-05-11 | 慧榮科技股份有限公司 | 錯誤修正方法以及記憶體裝置 |
JP5657063B2 (ja) * | 2013-07-01 | 2015-01-21 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
CN103761988B (zh) * | 2013-12-27 | 2018-01-16 | 华为技术有限公司 | 固态硬盘及数据移动方法 |
US9236100B1 (en) * | 2014-09-26 | 2016-01-12 | Apple Inc. | Dynamic global memory bit line usage as storage node |
JP5909294B1 (ja) * | 2015-03-11 | 2016-04-26 | 力晶科技股▲ふん▼有限公司 | 不揮発性記憶装置のための書き込み回路及び方法、並びに不揮発性記憶装置 |
JP6453729B2 (ja) * | 2015-08-17 | 2019-01-16 | 東芝メモリ株式会社 | 半導体記憶装置及びメモリシステム |
US10289487B2 (en) | 2016-04-27 | 2019-05-14 | Silicon Motion Inc. | Method for accessing flash memory module and associated flash memory controller and memory device |
US10019314B2 (en) | 2016-04-27 | 2018-07-10 | Silicon Motion Inc. | Flash memory apparatus and storage management method for flash memory |
CN107391026B (zh) | 2016-04-27 | 2020-06-02 | 慧荣科技股份有限公司 | 闪存装置及闪存存储管理方法 |
US9910772B2 (en) | 2016-04-27 | 2018-03-06 | Silicon Motion Inc. | Flash memory apparatus and storage management method for flash memory |
US10025662B2 (en) | 2016-04-27 | 2018-07-17 | Silicon Motion Inc. | Flash memory apparatus and storage management method for flash memory |
CN111679787B (zh) | 2016-04-27 | 2023-07-18 | 慧荣科技股份有限公司 | 闪存装置、闪存控制器及闪存存储管理方法 |
US10110255B2 (en) | 2016-04-27 | 2018-10-23 | Silicon Motion Inc. | Method for accessing flash memory module and associated flash memory controller and memory device |
CN107391296B (zh) | 2016-04-27 | 2020-11-06 | 慧荣科技股份有限公司 | 存取闪存模块的方法及相关的闪存控制器与记忆装置 |
JP2019220242A (ja) * | 2018-06-21 | 2019-12-26 | セイコーエプソン株式会社 | 不揮発性記憶装置、マイクロコンピューター及び電子機器 |
US11055226B2 (en) * | 2018-06-29 | 2021-07-06 | Intel Corporation | Mitigation of cache-latency based side-channel attacks |
KR102576849B1 (ko) * | 2018-07-13 | 2023-09-14 | 에스케이하이닉스 주식회사 | 메모리 장치 |
KR20200118311A (ko) * | 2019-04-05 | 2020-10-15 | 삼성전자주식회사 | 데이터를 스왑하기 위한 메모리 장치 및 메모리 장치의 동작 방법 |
KR102671597B1 (ko) * | 2019-07-31 | 2024-06-03 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 초기화 제어 방법 |
US12014781B2 (en) | 2020-10-26 | 2024-06-18 | SK Hynix Inc. | Memory device supporting interleaved operations and memory system including the same |
KR20220055302A (ko) * | 2020-10-26 | 2022-05-03 | 에스케이하이닉스 주식회사 | 메모리 장치 및 이를 포함하는 메모리 시스템 |
JP7012174B1 (ja) * | 2021-02-03 | 2022-01-27 | ウィンボンド エレクトロニクス コーポレーション | 半導体装置および連続読出し方法 |
US11861233B2 (en) * | 2021-12-22 | 2024-01-02 | Micron Technology, Inc. | Using duplicate data for improving error correction capability |
WO2024103347A1 (en) * | 2022-11-17 | 2024-05-23 | Yangtze Memory Technologies Co., Ltd. | Memory device, memory system, and operation method thereof |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003151291A (ja) * | 2001-07-23 | 2003-05-23 | Samsung Electronics Co Ltd | 不揮発性メモリ装置、そのプログラム方法及びパス/フェイルの検査方法 |
JP2003186758A (ja) * | 2001-12-20 | 2003-07-04 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2003187583A (ja) * | 2001-12-13 | 2003-07-04 | Seiko Epson Corp | 半導体記憶装置及び制御装置 |
JP2003233992A (ja) * | 2002-02-06 | 2003-08-22 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2004507007A (ja) * | 2000-08-21 | 2004-03-04 | サンディスク コーポレイション | 不揮発性メモリに対する信頼性の高いデータコピー処理を行うための新規の方法および構造 |
JP2004118940A (ja) * | 2002-09-26 | 2004-04-15 | Toshiba Corp | 不揮発性半導体メモリ |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000251484A (ja) | 1999-02-26 | 2000-09-14 | Sony Corp | 不揮発性半導体記憶装置 |
JP4503809B2 (ja) * | 2000-10-31 | 2010-07-14 | 株式会社東芝 | 半導体記憶装置 |
JP2005353171A (ja) * | 2004-06-10 | 2005-12-22 | Toshiba Corp | 半導体記憶装置及びそのブランクページ検索方法 |
-
2004
- 2004-09-03 JP JP2004257565A patent/JP4504138B2/ja not_active Expired - Lifetime
-
2005
- 2005-09-01 US US11/216,215 patent/US7372744B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004507007A (ja) * | 2000-08-21 | 2004-03-04 | サンディスク コーポレイション | 不揮発性メモリに対する信頼性の高いデータコピー処理を行うための新規の方法および構造 |
JP2003151291A (ja) * | 2001-07-23 | 2003-05-23 | Samsung Electronics Co Ltd | 不揮発性メモリ装置、そのプログラム方法及びパス/フェイルの検査方法 |
JP2003187583A (ja) * | 2001-12-13 | 2003-07-04 | Seiko Epson Corp | 半導体記憶装置及び制御装置 |
JP2003186758A (ja) * | 2001-12-20 | 2003-07-04 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2003233992A (ja) * | 2002-02-06 | 2003-08-22 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2004118940A (ja) * | 2002-09-26 | 2004-04-15 | Toshiba Corp | 不揮発性半導体メモリ |
Also Published As
Publication number | Publication date |
---|---|
US7372744B2 (en) | 2008-05-13 |
JP2006073141A (ja) | 2006-03-16 |
US20060050314A1 (en) | 2006-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4504138B2 (ja) | 記憶システム及びそのデータコピー方法 | |
JP6164713B1 (ja) | 半導体記憶装置 | |
JP5072723B2 (ja) | 不揮発性半導体記憶装置 | |
US11561736B2 (en) | Memory system | |
US7227785B2 (en) | Memory devices with page buffer having dual registers and method of using the same | |
KR101088235B1 (ko) | 반도체 메모리를 갖는 메모리 시스템 및 그 데이터 전송 방법 | |
US6868007B2 (en) | Semiconductor memory system with a data copying function and a data copy method for the same | |
US20170110193A1 (en) | Nonvolatile semiconductor memory device | |
JP6342350B2 (ja) | 半導体記憶装置 | |
JP2018045741A (ja) | 半導体記憶装置及びメモリシステム | |
JP2010040144A (ja) | 不揮発性半導体記憶システム | |
JP2006294126A (ja) | 半導体記憶装置 | |
US11361820B2 (en) | Semiconductor memory device to hold 5-bits of data per memory cell | |
KR100536613B1 (ko) | 프로그램 시간을 단축할 수 있는 노어형 플래시 메모리장치 및 그것의 프로그램 방법 | |
JP2008016111A (ja) | 半導体記憶装置 | |
JP2008016112A (ja) | 半導体記憶装置 | |
US20120159284A1 (en) | Semiconductor memory device capable of transferring various types of data | |
JP2010118123A (ja) | 半導体記憶装置 | |
US8842474B2 (en) | Nonvolatile memory device and nonvolatile memory system including the same | |
US10446258B2 (en) | Methods and apparatus for providing redundancy in memory | |
JP5814961B2 (ja) | 不揮発性半導体記憶装置 | |
JP2019160379A (ja) | 半導体記憶装置及びメモリシステム | |
TW201532060A (zh) | 半導體儲存裝置及其冗餘方法 | |
JP2006209963A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070326 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100422 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4504138 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |