KR20220055302A - 메모리 장치 및 이를 포함하는 메모리 시스템 - Google Patents

메모리 장치 및 이를 포함하는 메모리 시스템 Download PDF

Info

Publication number
KR20220055302A
KR20220055302A KR1020200139606A KR20200139606A KR20220055302A KR 20220055302 A KR20220055302 A KR 20220055302A KR 1020200139606 A KR1020200139606 A KR 1020200139606A KR 20200139606 A KR20200139606 A KR 20200139606A KR 20220055302 A KR20220055302 A KR 20220055302A
Authority
KR
South Korea
Prior art keywords
memory
program
erase
planes
command
Prior art date
Application number
KR1020200139606A
Other languages
English (en)
Inventor
최원재
최재원
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200139606A priority Critical patent/KR20220055302A/ko
Priority to US17/244,060 priority patent/US11733921B2/en
Priority to CN202110683733.XA priority patent/CN114496040A/zh
Priority to US17/507,326 priority patent/US12014781B2/en
Publication of KR20220055302A publication Critical patent/KR20220055302A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/22—Nonvolatile memory in which reading can be carried out from one memory bank or array whilst a word or sector in another bank or array is being erased or programmed simultaneously
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/24—Nonvolatile memory in which programming can be carried out in one memory bank or array whilst a word or sector in another bank or array is being erased simultaneously

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 기술은 메모리 장치에 관한 것으로, 본 기술에 따른 메모리 장치는 복수의 메모리 셀들을 각각 포함하는 복수의 플레인들, 복수의 플레인들에 대한 리드 동작들을 각각 제어하는 개별 동작 제어부들, 복수의 플레인들 중 어느 하나의 플레인에 대한 프로그램 동작 또는 이레이즈 동작을 제어하는 공통 동작 제어부, 메모리 컨트롤러로부터 복수의 커맨드들 및 복수의 커맨드들에 각각 대응되는 어드레스들을 수신하고, 복수의 커맨드들 중 리드 커맨드를 개별 동작 제어부들 중 리드 커맨드에 대응되는 어드레스가 나타내는 플레인을 제어하는 개별 동작 제어부에 제공하고, 복수의 커맨드들 중 프로그램 커맨드 또는 이레이즈 커맨드를 공통 동작 제어부에 제공하는 커맨드 디코더, 개별 동작 제어부들 및 공통 동작 제어부의 제어에 따라 리드 동작들, 프로그램 동작 및 상기 이레이즈 동작에 사용되는 동작 전압들을 생성하는 주변 회로를 포함할 수 있다.

Description

메모리 장치 및 이를 포함하는 메모리 시스템{MEMORY DEVICE AND MEMORY SYSTEM INCUDING THE SAME}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로는 메모리 장치 및 이를 포함하는 메모리 시스템에 관한 것이다.
메모리 시스템은 컴퓨터나 스마트폰 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 메모리 시스템은 데이터가 저장되는 메모리 장치와 메모리 장치를 제어하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 휘발성 메모리 장치 (Volatile Memory)와 비휘발성 메모리 장치 (Non Volatile Memory)로 구분된다.
휘발성 메모리 장치는 전원이 공급된 경우에만 데이터를 저장하고, 전원 공급이 차단되면 저장된 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치는 정적 랜덤 액세스 메모리 (Static Random Access Memory; SRAM), 동적 랜덤 액세스 메모리 (Dynamic Random Access Memory; DRAM) 등이 있다.
비휘발성 메모리 장치는 전원이 차단되어도 데이터가 소멸되지 않는 메모리 장치로서, 롬(Read Only Memory; ROM), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM) 및 플래시 메모리(Flash Memory) 등이 있다.
본 발명의 실시 예는 복수의 플레인이 독립적으로 내부 동작을 수행할 수 있는 메모리 장치 및 이를 포함하는 메모리 시스템을 제공한다.
본 발명의 실시 예에 따른 메모리 장치는 복수의 메모리 셀들을 각각 포함하는 복수의 플레인들, 상기 복수의 플레인들에 대한 리드 동작들을 각각 제어하는 개별 동작 제어부들, 상기 복수의 플레인들 중 어느 하나의 플레인에 대한 프로그램 동작 또는 이레이즈 동작을 제어하는 공통 동작 제어부, 메모리 컨트롤러로부터 복수의 커맨드들 및 상기 복수의 커맨드들에 각각 대응되는 어드레스들을 수신하고, 상기 복수의 커맨드들 중 리드 커맨드를 상기 개별 동작 제어부들 중 상기 리드 커맨드에 대응되는 어드레스가 나타내는 플레인을 제어하는 개별 동작 제어부에 제공하고, 상기 복수의 커맨드들 중 프로그램 커맨드 또는 이레이즈 커맨드를 상기 공통 동작 제어부에 제공하는 커맨드 디코더, 상기 개별 동작 제어부들 및 상기 공통 동작 제어부의 제어에 따라 상기 리드 동작들, 상기 프로그램 동작 및 상기 이레이즈 동작에 사용되는 동작 전압들을 생성하는 주변 회로를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 장치는 복수의 플레인들을 포함하는 메모리 셀 어레이, 상기 복수의 플레인들에 각각 포함된 메모리 셀들에 대한 리드 동작, 프로그램 동작 또는 이레이즈 동작을 수행하는 주변 회로 및 메모리 컨트롤러로부터 상기 복수의 플레인들에 대하여 상기 프로그램 동작을 지시하는 프로그램 커맨드, 상기 이레이즈 동작을 지시하는 이레이즈 커맨드 또는 상기 리드 동작을 지시하는 리드 커맨드 중 적어도 2개의 커맨드를 수신하면, 상기 적어도 2개의 커맨드에 대응되는 동작을 병렬적으로 수행하도록 상기 메모리 셀 어레이 및 상기 주변 회로를 제어하는 제어 로직을 포함하되, 상기 제어 로직은 상기 프로그램 동작이 수행되는 동안 상기 프로그램 동작을 지시하는 후속 커맨드가 입력되면, 상기 후속 커맨드에 대응되는 프로그램 동작의 시작을 홀드시키고, 상기 이레이즈 동작이 수행되는 동안 상기 이레이즈 동작을 지시하는 후속 커맨드가 입력되면, 상기 후속 커맨드에 대응되는 이레이즈 동작의 시작을 홀드시킬 수 있다.
본 기술에 따르면, 복수의 플레인이 독립적으로 내부 동작을 수행할 수 있는 메모리 장치 및 이를 포함하는 메모리 시스템이 제공된다.
도 1은 본 발명의 일 실시 예에 따른 메모리 시스템을 설명하기 위한 블록도이다.
도 2는 본 발명의 일 실시 예에 따른 메모리 장치를 설명하기 위한 블록도이다.
도 3은 본 발명의 일 실시 예에 따른 제어 로직의 구체적인 동작을 설명하기 위한 블록도이다.
도 4는 본 발명의 일 실시 예에 따른 전압 생성 회로의 구체적인 동작을 설명하기 위한 블록도이다.
도 5는 본 발명의 일 실시 예에 따른 메모리 장치의 내부 동작을 설명하기 위한 도면이다.
도 6는 본 발명의 다른 실시 예에 따른 메모리 장치의 내부 동작을 설명하기 위한 도면이다.
도 7은 본 발명의 다른 실시 예에 따른 메모리 장치의 내부 동작을 설명하기 위한 도면이다.
도 8은 본 발명의 일 실시 예에 따른 메모리 셀 어레이를 설명하기 위한 도면이다.
도 9는 본 발명의 일 실시 예에 따른 메모리 블록을 설명하기 위한 도면이다.
도 10은 본 발명의 다른 실시 예에 따른 메모리 블록을 설명하기 위한 도면이다.
도 11는 본 발명의 다른 실시 예에 따른 메모리 블록을 설명하기 위한 도면이다.
도 12는 본 발명의 일 실시 예에 따른 메모리 컨트롤러를 설명하기 위한 블록도이다.
도 13은 본 발명의 일 실시 예에 따른 메모리 카드 시스템을 설명하기 위한 도면이다.
도 14는 본 발명의 일 실시 예에 따른 SSD(Solid State Drive) 시스템을 설명하기 위한 도면이다.
도 15는 본 발명의 일 실시 예에 따른 사용자 시스템을 설명하기 위한 도면이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
본 명세서에서는 특정 동작이 “동시에” 수행된다는 표현을 사용하였는데, 이는 동작 시간 중 일부가 중첩되는 것을 의미할 수 있다. 특정 동작의 시점이 서로 다른 경우에도 특정 동작이 “동시에” 수행되는 것을 의미할 수 있다.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예가 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 일 실시 예에 따른 메모리 시스템을 설명하기 위한 블록도이다.
도 1을 참조하면, 메모리 시스템(1000)은 메모리 장치(100) 및 메모리 컨트롤러(200)를 포함할 수 있다.
메모리 시스템(1000)은 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, 디스플레이 장치, 테블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트(2000)의 제어에 따라 데이터를 저장하는 장치일 수 있다.
메모리 시스템(1000)은 호스트(2000)와의 통신 방식인 호스트 인터페이스에 따라서 다양한 종류의 메모리 시스템들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(1000)는 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi-media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(Universal Serial Bus) 스토리지 장치, UFS(Universal Flash Storage) 장치, PCMCIA(Personal Computer Memory Card International Association) 카드 형태의 스토리지 장치, PCI(Peripheral Component Interconnection)) 카드 형태의 스토리지 장치, PCI-E(PCI Express) 카드 형태의 스토리지 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 메모리 시스템들 중 어느 하나로 구현될 수 있다.
메모리 시스템(1000)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(1000)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi-chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 구현될 수 있다.
메모리 장치(100)는 데이터를 저장하거나 저장된 데이터를 이용할 수 있다. 구체적으로, 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작할 수 있다. 그리고, 메모리 장치(100)는 복수의 메모리 다이들을 포함할 수 있고, 복수의 메모리 다이들 각각은 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이를 포함할 수 있다.
메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있다. 각 메모리 블록은 복수의 메모리 셀들을 포함할 수 있고, 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다. 여기서, 페이지는 메모리 장치(100)에 데이터를 저장하거나, 메모리 장치(100)에 저장된 데이터를 리드하는 하나의 단위일 수 있다. 일 실시 예에 따르면, 메모리 셀 어레이는 복수의 플레인들을 포함할 수 있다.
메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등으로 구현될 수 있다. 본 명세서에서는 설명의 편의를 위해, 메모리 장치(100)가 낸드 플래시 메모리인 경우를 가정하여 설명한다.
메모리 장치(100)는 메모리 컨트롤러(200)로부터 커맨드 및 어드레스를 수신할 수 있다. 메모리 장치(100)는 메모리 셀 어레이 중 수신된 어드레스에 의해 선택된 영역을 액세스하도록 구성될 수 있다. 선택된 영역을 엑세스 한다는 것은 선택된 영역에 대해서 수신된 커맨드에 해당하는 동작을 수행함을 의미할 수 있다. 예를 들면, 메모리 장치(100)는 쓰기 동작(프로그램 동작), 리드 동작 및 이레이즈 동작을 수행할 수 있다. 여기서, 프로그램 동작은 메모리 장치(100)가 어드레스에 의해 선택된 영역에 데이터를 기록하는 동작일 수 있다. 리드 동작은 메모리 장치(100)가 어드레스에 의해 선택된 영역으로부터 데이터를 읽는 동작을 의미할 수 있다. 이레이즈 동작은 메모리 장치(100)가 어드레스에 의해 선택된 영역에 저장된 데이터를 이레이즈하는 동작을 의미할 수 있다.
본 발명의 일 실시 예에 따르면, 메모리 장치(100)는 리드 동작 제어부, 프로그램 동작 제어부 및 이레이즈 동작 제어부를 포함할 수 있다. 리드 동작 제어부, 프로그램 동작 제어부 및 이레이즈 동작 제어부는 메모리 컨트롤러(200)로부터 수신한 커맨드를 바탕으로, 내부 동작을 수행하는 구성일 수 있다. 구체적으로, 리드 동작 제어부는 메모리 컨트롤러(200)로부터 리드 커맨드를 수신하면, 메모리 장치(100)가 어드레스에 의해 선택된 영역으로부터 데이터를 읽는 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다. 프로그램 동작 제어부는 메모리 컨트롤러(200)로부터 프로그램 커맨드를 수신하면, 메모리 장치(100)가 어드레스에 의해 선택된 영역에 데이터를 기록하는 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다. 이레이즈 동작 제어부는 메모리 컨트롤러(200)로부터 이레이즈 커맨드를 수신하면, 메모리 장치(100)가 어드레스에 의해 선택된 영역에 저장된 데이터를 이레이즈하는 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다.
메모리 컨트롤러(200)는 메모리 시스템(1000)에 전원이 인가되면 펌웨어(FW: firmware)를 실행할 수 있다. 펌웨어(FW)는 호스트(2000)로부터 입력된 요청을 수신하거나 호스트(2000)로 응답을 출력하는 호스트 인터페이스 레이어(HIL: Host Interface Layer), 호스트(2000)의 인터페이스와 메모리 장치(100)의 인터페이스 사이의 동작의 관리하는 플래시 변환 레이어(FTL: Flash Translation Layer) 및 메모리 장치(100)에 커맨드를 제공하거나, 메모리 장치(100)로부터 응답을 수신하는 플래시 인터페이스 레이어(FIL: Flash Interface Layer)를 포함할 수 있다.
메모리 컨트롤러(200)는 호스트(2000)로부터 데이터와 논리 어드레스(LA: Logical Address)를 입력 받고, 논리 어드레스를 메모리 장치(100)에 포함된 데이터가 저장될 메모리 셀들의 주소를 나타내는 물리 어드레스(PA: Physical Address)로 변환할 수 있다. 논리 어드레스는 논리 블록 어드레스(LBA: Logical Block Address)일 수 있고, 물리 어드레스는 물리 블록 어드레스(PBA: Physical Block Address)일 수 있다.
메모리 컨트롤러(200)는 호스트(2000)의 요청에 따라 프로그램 동작, 리드 동작 또는 이레이즈 동작 등을 수행하도록 메모리 장치(100)를 제어할 수 있다. 프로그램 동작 시, 메모리 컨트롤러(200)는 프로그램 커맨드, 물리 블록 어드레스 및 데이터를 메모리 장치(100)에 제공할 수 있다. 리드 동작 시, 메모리 컨트롤러(200)는 리드 커맨드 및 물리 블록 어드레스를 메모리 장치(100)에 제공할 수 있다. 이레이즈 동작 시, 메모리 컨트롤러(200)는 이레이즈 커맨드 및 물리 블록 어드레스를 메모리 장치(100)에 제공할 수 있다.
메모리 컨트롤러(200)는 호스트(2000)로부터의 요청과 무관하게 자체적으로 프로그램 동작, 리드 동작 또는 이레이즈 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다. 예를 들면, 메모리 컨트롤러(200)는 웨어 레벨링(wear leveling), 가비지 컬렉션(garbage collection), 리드 리클레임(read reclaim) 등의 배경 동작(background operation)을 수행하기 위해 사용되는 프로그램 동작, 리드 동작 또는 이레이즈 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다.
본 발명의 일 실시 예에 따르면, 메모리 컨트롤러(200)는 메모리 장치(100)가 프로그램 동작, 리드 동작 또는 이레이즈 동작 중 어느 하나의 내부 동작을 수행중일 때, 다른 내부 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다. 메모리 컨트롤러(200)는 메모리 장치(100)가 인터리브 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다. 즉, 메모리 컨트롤러(200)는 메모리 장치(100)가 복수의 플레인에 동시에 액세스되어 서로 다른 내부 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다.
호스트(2000)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 메모리 시스템(1000)와 통신할 수 있다.
도 2는 본 발명의 일 실시 예에 따른 메모리 장치를 설명하기 위한 블록도이다.
도 2를 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 주변 회로(120) 및 제어 로직(160)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 플레인들을 포함할 수 있다. 그리고, 복수의 플레인들은 제1 플레인(110a), 제2 플레인(110b), 제3 플레인(110c) 및 제4 플레인(110d)를 포함할 수 있다. 제1 플레인(110a) 내지 제4 플레인(110d)은 각각 복수의 메모리 블록들(BLK1~BLKi)을 포함할 수 있다. 각 플레인에 포함된 복수의 메모리 블록들(BLK1~BLKi)은 행 라인들(RL)을 통해 각각에 대응되는 로우 디코더(130)에 연결될 수 있다. 예를 들어, 제1 플레인(110a)에 포함된 복수의 메모리 블록들(BLK1~BLKi)은 행 라인들(RL)을 통해 제1 디코더(131)에 연결될 수 있다.
복수의 메모리 블록들(BLK1~BLKi)은 비트 라인들(BL1 내지 BLm)을 통해 페이지 버퍼 그룹(150)에 연결될 수 있다. 복수의 메모리 블록들(BLK1~BLKi) 각각은 복수의 메모리 셀들을 포함할 수 있다. 그리고, 복수의 메모리 셀들은 불휘발성 메모리 셀일 수 있다. 같은 워드라인에 연결된 메모리 셀들은 하나의 페이지로 정의될 수 있다. 따라서, 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다. 행 라인들(RL)은 적어도 하나 이상의 소스 셀렉트 라인, 복수의 워드라인들 및 적어도 하나 이상의 드레인 셀렉트 라인을 포함할 수 있다.
메모리 셀 어레이(110)에 포함된 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
주변 회로(120)는 제어 로직(160)의 제어에 따라 메모리 셀 어레이(110)의 선택된 영역에 프로그램 동작, 리드 동작 또는 이레이즈 동작을 수행하도록 구성될 수 있다. 즉, 주변 회로(120)는 제어 로직(160)의 제어에 따라 메모리 셀 어레이(110)를 구동할 수 있다. 예를 들어, 주변 회로(120)는 제어 로직(160)의 제어에 따라 행 라인들(RL) 및 비트 라인들(BL1~BLm)에 다양한 동작 전압들을 인가하거나, 인가된 전압들을 디스차지 할 수 있다. 본 발명의 일 실시 예에 따르면, 주변 회로(120)는 복수의 플레인들 각각에 포함된 메모리 셀들에 대한 리드 동작, 프로그램 동작 또는 이레이즈 동작을 독립적으로 수행할 수 있다.
주변 회로(120)는 복수의 플레인들 각각에 포함된 메모리 셀들에 대한 리드 동작, 프로그램 동작 또는 이레이즈 동작을 독립적으로 수행하기 위하여, 로우 디코더(130), 전압 생성 회로(140), 전류 센싱 회로(121), 컬럼 디코더(123) 및 입출력 회로(125)를 포함할 수 있다.
로우 디코더(130)는 복수의 플레인들에 대응되는 복수의 디코더들을 포함할 수 있다. 구체적으로, 로우 디코더(130)는 제1 디코더(131), 제2 디코더(132), 제3 디코더(133) 및 제4 디코더(134)를 포함할 수 있고, 각각의 디코더들은 제1 플레인(110a) 내지 제4 플레인(110d)에 대응될 수 있다. 로우 디코더(130)는 행 라인들(RL)을 통해 메모리 셀 어레이(110)에 연결될 수 있다. 본 발명의 일 실시 예에 따르면, 로우 디코더(130)에 포함된 복수의 디코더들은 복수의 플레인들에 각각 연결될 수 있다. 구체적으로, 제1 디코더(131)는 행 라인들(RL)을 통해 제1 플레인(110a)에 포함된 복수의 메모리 블록들(BLK1~BLKi)에 연결될 수 있다. 그리고, 제2 디코더(132)는 행 라인들(RL)을 통해 제2 플레인(110b)에 포함된 복수의 메모리 블록들(BLK1~BLKi)에 연결될 수 있다. 제3 디코더(133)는 행 라인들(RL)을 통해 제3 플레인(110c)에 포함된 복수의 메모리 블록들(BLK1~BLKi)에 연결될 수 있다. 제4 디코더(134)는 행 라인들(RL)을 통해 제4 플레인(110d)에 포함된 복수의 메모리 블록들(BLK1~BLKi)에 연결될 수 있다. 그리고, 행 라인들(RL)은 적어도 하나 이상의 소스 셀렉트 라인, 복수의 워드라인들 및 적어도 하나 이상의 드레인 셀렉트 라인을 포함할 수 있다. 실시 예에서, 워드 라인들은 노멀 워드 라인들과 더미 워드 라인들을 포함할 수 있다. 그리고, 행 라인들(RL)은 파이프 셀렉트 라인을 더 포함할 수 있다.
로우 디코더(130)는 제어 로직(160)의 제어에 응답하여 동작하도록 구성될 수 있다. 로우 디코더(130)는 제어 로직(160)으로부터 로우 어드레스(RADD)를 수신할 수 있다. 구체적으로, 로우 디코더(130)는 로우 어드레스(RADD)를 디코딩하도록 구성될 수 있다. 로우 디코더(130)는 디코딩된 어드레스에 따라 복수의 플레인들에 포함된 메모리 블록들(BLK1~BLKz) 중 적어도 하나의 메모리 블록을 선택할 수 있다.
그리고, 로우 디코더(130)는 디코딩된 어드레스에 따라 전압 생성 회로(140)가 생성한 전압들을 적어도 하나의 워드 라인(WL)에 인가하도록 선택된 메모리 블록의 적어도 하나의 워드 라인을 선택할 수 있다. 본 발명의 일 실시 예에 따르면, 로우 디코더(130)는 디코딩된 어드레스에 따라 복수의 플레인들 중 어느 하나를 선택하고, 선택된 플레인에 대응되는 디코더를 이용하여 전압 생성 회로(140)가 생성한 전압들을 적어도 하나의 워드 라인(WL)에 인가할 수 있다. 본 발명의 일 실시 예에 따르면, 로우 디코더(130)는 디코딩된 어드레스에 따라 제1 디코더(131)를 선택하고, 제1 디코더(131)를 이용하여 전압 생성 회로(140)가 생성한 전압들을 제1 플레인(110a)에 포함된 복수의 메모리 블록들(BLK1~BLKi)에 인가할 수 있다.
실시 예에서, 프로그램 동작 시에, 로우 디코더(130)는 선택된 워드 라인에 프로그램 전압을 인가하고 비선택된 워드 라인들에 프로그램 전압보다 낮은 레벨의 프로그램 패스 전압을 인가할 수 있다. 프로그램 검증 동작 시에, 로우 디코더(130)는 선택된 워드 라인에 검증 전압을 인가하고 비선택된 워드 라인들에 검증 전압보다 높은 검증 패스 전압을 인가할 수 있다. 리드 동작 시에, 로우 디코더(130)는 선택된 워드 라인에 리드 전압을 인가하고, 비선택된 워드 라인들에 리드 전압보다 높은 리드 패스 전압을 인가할 수 있다.
실시 예에서, 메모리 셀 어레이(110)의 이레이즈 동작은 메모리 블록 단위로 수행될 수 있다. 이레이즈 동작 시에 로우 디코더(130)는 디코딩된 어드레스에 따라 하나의 메모리 블록을 선택할 수 있고, 로우 디코더(130)는 선택된 메모리 블록에 연결되는 워드 라인들에 접지 전압을 인가할 수 있다.
전압 생성 회로(140)는 제어 로직(160)의 제어에 응답하여 동작할 수 있다. 구체적으로, 전압 생성 회로(140)는 제어 로직(160)의 제어에 응답하여 메모리 장치(100)로 공급되는 외부 전원 전압을 이용하여 복수의 전압들을 생성하도록 구성될 수 있다. 예를 들어, 전압 생성 회로(140)는 제어 로직(160)의 제어에 응답하여 프로그램 전압, 검증 전압, 패스 전압, 리드 전압 및 이레이즈 전압 등을 생성할 수 있다. 즉, 전압 생성 회로(140)는 동작 신호(OPSIG)에 응답하여 프로그램, 리드 및 이레이즈 동작들에 사용되는 다양한 동작 전압들(Vop)을 생성할 수 있다.
그리고, 전압 생성 회로(140)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 생성 회로(140)에서 생성된 내부 전원 전압은 메모리 셀 어레이(110)의 동작 전압으로서 사용될 수 있다. 전압 생성 회로(140)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 전압들을 생성할 수 있다. 예를 들면, 전압 생성 회로(140)는 내부 전원 전압을 수신하는 복수의 펌프들을 포함하고, 제어 로직(160)의 제어에 응답하여 복수의 펌프들을 선택적으로 활성화하여 복수의 전압들을 생성할 수 있다. 그리고, 생성된 복수의 전압들은 로우 디코더(130)에 의해 메모리 셀 어레이(110)에 공급될 수 있다.
본 발명의 일 실시 예에 따르면, 전압 생성 회로(140)는 리드 전압 생성부(141), 프로그램 전압 생성부(143) 및 이레이즈 전압 생성부(145)를 포함할 수 있다. 리드 동작에 사용되는 전압들을 생성할 수 있다. 프로그램 전압 생성부(143)는 프로그램 동작에 사용되는 전압들을 생성할 수 있다. 이레이즈 전압 생성부(145)는 이레이즈 동작에 사용되는 전압들을 생성할 수 있다.
전류 센싱 회로(121)는 리드 동작(read operation) 또는 검증 동작(verify operation)시, 허용 비트 신호(VRYBIT)에 응답하여 기준 전류를 생성하고, 페이지 버퍼 그룹(150)으로부터 수신된 센싱 전압(VPB)과 기준 전류에 의해 생성된 기준 전압을 비교하여 패스 신호(PASS) 또는 페일 신호(FAIL)를 출력할 수 있다.
페이지 버퍼 그룹(150)은 제1 내지 제m 페이지 버퍼들(PB1~PBm)을 포함할 수 있다. 제1 내지 제m 페이지 버퍼들(PB1~PBm)은 각각 제1 내지 제m 비트 라인들(BL1~BLm)을 통해 메모리 셀 어레이(110)에 연결될 수 있다. 그리고, 제1 내지 제m 페이지 버퍼들(PB1~PBm)은 제어 로직(160)의 제어에 응답하여 동작할 수 있다.
구체적으로, 제1 내지 제m 페이지 버퍼들(PB1~PBm)은 페이지 버퍼 제어 신호들(PBSIGNALS)에 응답하여 동작할 수 있다. 예를 들면, 제1 내지 제m 페이지 버퍼들(PB1~PBn)은 제1 내지 제m 비트 라인들(BL1~BLm)을 통해 수신된 데이터를 임시로 저장하거나, 리드 또는 검증 동작 시, 비트 라인들(BL1~BLm)의 전압 또는 전류를 센싱(sensing)할 수 있다.
구체적으로, 프로그램 동작 시, 제1 내지 제m 페이지 버퍼들(PB1~PBm)은 선택된 워드 라인에 프로그램 펄스가 인가될 때, 입출력 회로(125)를 통해 수신한 데이터(DATA)를 제1 내지 제m 비트 라인들(BL1~BLm)을 통해 선택된 메모리 셀들에 전달할 수 있다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램될 수 있다. 프로그램 허용 전압(예를 들면, 접지 전압)이 인가되는 비트 라인과 연결된 메모리 셀은 상승된 문턱 전압을 가질 수 있다. 프로그램 금지 전압(예를 들면, 전원 전압)이 인가되는 비트 라인과 연결된 메모리 셀의 문턱 전압은 유지될 수 있다.
프로그램 검증 동작 시, 제1 내지 제m 페이지 버퍼들(PB1~PBm)은 선택된 메모리 셀들로부터 제1 내지 제m 비트 라인들(BL1~BLm)을 통해 페이지 데이터를 읽을 수 있다.
리드 동작 시, 제1 내지 제m 페이지 버퍼들(PB1~PBm)은 선택된 페이지의 메모리 셀들로부터 제1 내지 제m 비트 라인들(BL1~BLm)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 컬럼 디코더(123)의 제어에 따라 입출력 회로(125)로 출력할 수 있다.
이레이즈 동작 시, 제1 내지 제m 페이지 버퍼들(PB1~PBm)은 제1 내지 제m 비트 라인들(BL1~BLm)을 플로팅(floating) 시킬 수 있다.
컬럼 디코더(123)는 컬럼 어드레스(CADD)에 응답하여 입출력 회로(125)와 페이지 버퍼 그룹(150) 사이에서 데이터를 전달할 수 있다. 예를 들면, 컬럼 디코더(123)는 데이터 라인들(DL)을 통해 제1 내지 제m 페이지 버퍼들(PB1~PBm)과 데이터를 주고받거나, 컬럼 라인들(CL)을 통해 입출력 회로(125)와 데이터를 주고받을 수 있다.
입출력 회로(125)는 메모리 컨트롤러(200)로부터 전달받은 커맨드(CMD) 및 어드레스(ADDR)를 제어 로직(160)에 전달하거나, 데이터(DATA)를 컬럼 디코더(123)와 주고받을 수 있다.
제어 로직(160)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 동작 신호(OPSIG), 로우 어드레스(RADD), 페이지 버퍼 제어 신호들(PBSIGNALS) 및 허용 비트 신호(VRYBIT)를 출력하여 주변 회로(120)를 제어할 수 있다. 또한, 제어 로직(160)은 패스 또는 페일 신호(PASS 또는 FAIL)에 응답하여 내부 동작에 대한 검증 동작이 패스 또는 페일 되었는지를 판단할 수 있다.
본 발명의 일 실시 예에 따르면, 제어 로직(160)은 개별 동작 제어부(170) 및 공통 동작 제어부(180)를 포함할 수 있다. 그리고, 개별 동작 제어부(170)는 제1 플레인(110a) 내지 제4 플레인(110d)에 대한 리드 동작들을 독립적으로 수행하도록 주변 회로(120)를 제어할 수 있다. 그리고, 공통 동작 제어부(180)는 제1 플레인(110a) 내지 제4 플레인(110d)에 대한 프로그램 동작 및 이레이즈 동작들을 독립적으로 수행하도록 주변 회로(120)를 제어할 수 있다. 개별 동작 제어부(170) 및 공통 동작 제어부(180)에 대한 구체적인 특징은 도 3을 참조하여 상세히 설명하도록 한다.
도 3은 본 발명의 일 실시 예에 따른 제어 로직의 구체적인 동작을 설명하기 위한 블록도이다.
도 3을 참조하면, 메모리 셀 어레이(110), 페이지 버퍼 그룹(150) 및 제어 로직(160)을 포함하는 메모리 장치(100)가 도시되어 있다.
메모리 셀 어레이(110)와 페이지 버퍼 그룹(150)은 비트라인(BL)으로 연결된 메모리 셀 어레이(110)와 복수의 페이지 버퍼 회로로 구분될 수 있다. 즉, 메모리 셀 어레이(110)와 페이지 버퍼 그룹(150)은 짝(pair)을 이루어 하나의 플레인 단위로 동작할 수 있다. 예를 들어, 제1 플레인(110a) 및 제1 페이지 버퍼 회로(151)는 짝(pair)을 이루어 플레인 단위로 동작할 수 있고, 제2 플레인(110b) 및 제2 페이지 버퍼 회로(152)는 짝(pair)을 이루어 플레인 단위로 동작할 수 있으며, 제3 플레인(110c) 및 제3 페이지 버퍼 회로(153)는 짝(pair)을 이루어 플레인 단위로 동작할 수 있으며, 제4 플레인(110d) 및 제4 페이지 버퍼 회로(154)는 짝(pair)을 이루어 플레인 단위로 동작할 수 있다. 메모리 장치(100)에 포함된 메모리 셀 어레이(110) 및 복수의 페이지 버퍼 회로들은 각각 대응되는 복수의 짝(pair)으로 구분될 수 있고, 각각의 짝들은 하나의 단위로 독립적으로 동작할 수 있다.
제어 로직(160)은 개별 동작 제어부(170) 및 공통 동작 제어부(180)를 포함할 수 있다. 그리고, 제어 로직(160)은 개별 동작 제어부(170) 및 공통 동작 제어부(180)를 이용하여 복수의 플레인들에 각각 포함된 메모리 셀들에 대한 리드 동작, 프로그램 동작 또는 이레이즈 동작을 독립적으로 수행하도록 주변 회로(120)를 제어할 수 있다. 예를 들어, 제어 로직(160)은 개별 동작 제어부(170)를 이용하여 제1 플레인(110a) 및 제2 플레인(110b)에 대한 리드 동작을 수행하도록 제어할 수 있다.
개별 동작 제어부(170)는 제1 리드 동작 제어부(171) 내지 제4 리드 동작 제어부(174)를 포함할 수 있다. 개별 동작 제어부(170)는 제1 리드 동작 제어부(171) 내지 제4 리드 동작 제어부(174)를 이용하여, 각 플레인 별 리드 동작을 독립적으로 수행하도록 주변 회로(120)를 제어할 수 있다. 구체적으로, 개별 동작 제어부(170)에 포함된 리드 동작 제어부들은 복수의 플레인들에 각각 대응될 수 있고, 각 리드 동작 제어부들은 대응되는 플레인들에 수행되는 리드 동작을 제어할 수 있다.
예를 들어, 제1 리드 동작 제어부(171)는 제1 플레인(110a)에 대응될 수 있고, 제1 플레인(110a)에 수행되는 리드 동작을 제어할 수 있다. 제2 리드 동작 제어부(172)는 제2 플레인(110b)에 대응될 수 있고, 제2 플레인(110b)에 수행되는 리드 동작을 제어할 수 있다. 제3 리드 동작 제어부(173)는 제3 플레인(110c)에 대응될 수 있고, 제3 플레인(110c)에 수행되는 리드 동작을 제어할 수 있다. 제4 리드 동작 제어부(174)는 제4 플레인(110d)에 대응될 수 있고, 제4 플레인(110d)에 수행되는 리드 동작을 제어할 수 있다.
개별 동작 제어부(170)는 복수의 플레인들 각각에 수행되는 리드 동작을 각각 제어하므로, 리드 동작들이 플레인 별로 독립적으로 수행될 수 있다.
공통 동작 제어부(180)는 프로그램 동작 제어부(181), 이레이즈 동작 제어부(183) 및 대기 동작 저장부(185)를 포함할 수 있다.
프로그램 동작 제어부(181)는 복수의 플레인들에 대한 프로그램 동작이 독립적으로 수행되도록 주변 회로(120)를 제어할 수 있다. 구체적으로, 프로그램 동작 제어부(181)는 주변 회로(120)를 이용하여 제1 플레인(110a) 내지 제4 플레인(110d)에 수행되는 프로그램 동작들을 제어할 수 있다. 그리고, 프로그램 동작 제어부(181)는 다른 내부 동작(예컨대, 이레이즈 동작 또는 리드 동작)의 수행 여부와 관계 없이 프로그램 동작이 독립적으로 수행되도록 주변 회로(120)를 제어할 수 있다.
프로그램 동작 제어부(181)는 둘 이상의 플레인들에 수행하는 프로그램 동작들을 동시에 시작되도록 메모리 셀 어레이(110) 및 주변 회로(120)를 제어할 수 있다. 예를 들어, 프로그램 동작 제어부(181)는 제1 플레인(110a) 및 제2 플레인(110b)에 대한 프로그램 동작을 동시에 시작하도록 제1 페이지 버퍼 회로(151) 및 제2 페이지 버퍼 회로(152)를 제어할 수 있다.
이레이즈 동작 제어부(183)는 복수의 플레인들에 대한 이레이즈 동작이 독립적으로 수행되도록 주변 회로(120)를 제어할 수 있다. 구체적으로, 이레이즈 동작 제어부(183)는 주변 회로(120)를 이용하여 제1 플레인(110a) 내지 제4 플레인(110d)에 수행되는 이레이즈 동작들을 제어할 수 있다. 그리고, 이레이즈 동작 제어부(183)는 다른 내부 동작(예컨대, 프로그램 동작 또는 리드 동작)의 수행 여부와 관계 없이 이레이즈 동작이 독립적으로 수행되도록 주변 회로(120)를 제어할 수 있다.
이레이즈 동작 제어부(183)는 둘 이상의 플레인들에 수행하는 이레이즈 동작들을 동시에 시작되도록 메모리 셀 어레이(110) 및 주변 회로(120)를 제어할 수 있다. 예를 들어, 이레이즈 동작 제어부(183)는 제1 플레인(110a) 및 제2 플레인(110b)에 대한 이레이즈 동작을 동시에 시작하도록 제1 페이지 버퍼 회로(151) 및 제2 페이지 버퍼 회로(152)를 제어할 수 있다.
대기 동작 저장부(185)는 프로그램 동작 제어부(181)가 동작 중일 때, 입력된 프로그램 커맨드를 저장할 수 있다. 또는, 대기 동작 저장부(185)는 이레이즈 동작 제어부(183)가 동작 중일 때, 입력된 이레이즈 커맨드를 저장할 수 있다. 구체적으로, 프로그램 동작이 진행 중인 경우, 프로그램 동작 제어부(181)는 진행중인 프로그램 동작이 종료된 후에 다른 프로그램 동작을 시작할 수 있다. 그리고, 이레이즈 동작이 진행 중인 경우, 이레이즈 동작 제어부(183)는 진행중인 이레이즈 동작이 종료된 후에 다른 이레이즈 동작을 시작할 수 있다. 대기 동작 저장부(185)는 프로그램 동작이 수행되는 동안 입력된 프로그램 커맨드를 저장할 수 있고, 이레이즈 동작이 수행되는 동안 입력된 이레이즈 커맨드를 저장할 수 있다. 그리고, 대기 동작 저장부(185)는 프로그램 동작이 수행되는 동안 프로그램 동작을 지시하는 후속 커맨드가 입력되면, 후속 커맨드에 대응되는 프로그램 동작의 시작을 홀드할 수 있다. 또한, 대기 동작 저장부(185)는 이레이즈 동작이 수행되는 동안 이레이즈 동작을 지시하는 후속 커맨드가 입력되면, 후속 커맨드에 대응되는 이레이즈 동작의 시작을 홀드할 수 있다.
한편, 제어 로직(160)은 프로그램 동작이 수행되는 동안 이레이즈 동작 또는 리드 동작을 지시하는 후속 커맨드가 입력되면, 후속 커맨드에 대응되는 이레이즈 동작 또는 리드 동작을 수행하도록 주변 회로(120)를 제어할 수 있다. 또한, 제어 로직(160)는 이레이즈 동작이 수행되는 동안 프로그램 동작 또는 리드 동작을 지시하는 후속 커맨드가 입력되면, 후속 커맨드에 대응되는 프로그램 동작 또는 리드 동작을 수행하도록 주변 회로(120)를 제어할 수 있다. 또한, 제어 로직(160)는 리드 동작이 수행되는 동안 프로그램 동작, 이레이즈 동작 또는 리드 동작을 지시하는 후속 커맨드가 입력되면, 후속 커맨드에 대응되는 프로그램 동작, 이레이즈 동작 또는 리드 동작을 수행하도록 주변 회로(120)를 제어할 수 있다.
도 4는 본 발명의 일 실시 예에 따른 전압 생성 회로의 구체적인 동작을 설명하기 위한 블록도이다.
도 4을 참조하면, 리드 전압 생성부(141), 프로그램 전압 생성부(143) 및 이레이즈 전압 생성부(145)를 포함하는 전압 생성 회로(140)가 도시되어 있다.
전압 생성 회로(140)는 개별 동작 제어부(170) 및 공통 동작 제어부(180)를 포함하는 제어 로직(160)의 제어에 응답하여 동작할 수 있다. 구체적으로, 리드 전압 생성부(141)는 개별 동작 제어부(170)에 포함된 제1 내지 제4 리드 동작 제어부의 리드 동작 신호(RD_OPSIG)에 응답하여 리드 동작에 사용되는 전압들을 생성할 수 있다. 도 3에서 설명한 바와 같이, 개별 동작 제어부(170)에 포함된 제1 내지 제4 리드 동작 제어부는 각 플레인에서 수행되는 리드 동작을 제어하기 위한 구성으로, 리드 전압 생성부(141)는 제1 리드 동작 제어부(171)의 리드 동작 신호(RD_OPSIG)에 응답하여 제1 플레인(110a)에 수행되는 리드 동작에 사용되는 전압들을 생성할 수 있다. 그리고, 리드 전압 생성부(141)는 제2 리드 동작 제어부(172) 내지 제4 리드 동작 제어부(174)의 리드 동작 신호(RD_OPSIG)에 응답하여 제2 플레인(110b) 내지 제4 플레인(110d)에 수행되는 리드 동작에 사용되는 전압들을 생성할 수 있다.
프로그램 전압 생성부(143)는 프로그램 동작 제어부(181)의 제어에 응답하여, 프로그램 동작에 사용되는 전압들을 생성할 수 있다. 구체적으로, 프로그램 동작 제어부(181)는 프로그램 동작을 독립적으로 제어하기 위한 구성으로, 프로그램 전압 생성부(143)는 프로그램 동작 제어부(181)의 프로그램 동작 신호(PGM_OPSIG)에 응답하여 프로그램 동작에 사용되는 전압들을 독립적으로 생성할 수 있다. 즉, 프로그램 전압 생성부(143)는 다른 내부 동작(예컨대, 이레이즈 동작 또는 리드 동작)의 수행 여부와 관계 없이 프로그램 동작에 사용되는 전압들을 독립적으로 생성할 수 있다.
이레이즈 전압 생성부(145)는 이레이즈 동작 제어부(183)의 제어에 응답하여, 이레이즈 동작에 사용되는 전압들을 생성할 수 있다. 구체적으로, 이레이즈 동작 제어부(183)는 이레이즈 동작을 독립적으로 제어하기 위한 구성으로, 이레이즈 전압 생성부(145)는 이레이즈 동작 제어부(183)의 이레이즈 동작 신호(ER_OPSIG)에 응답하여 이레이즈 동작에 사용되는 전압들을 독립적으로 생성할 수 있다. 즉, 이레이즈 전압 생성부(145)는 다른 내부 동작(예컨대, 프로그램 동작 또는 리드 동작)의 수행 여부와 관계 없이 이레이즈 동작에 사용되는 전압들을 독립적으로 생성할 수 있다.
도 5는 본 발명의 일 실시 예에 따른 메모리 장치의 내부 동작을 설명하기 위한 도면이다.
도 5를 참조하면, 메모리 컨트롤러(200)로부터 이레이즈 커맨드, 프로그램 커맨드 및 리드 커맨드를 순차적으로 입력 받을 때, 메모리 장치(100)의 내부에서 수행되는 내부 동작이 시간의 흐름에 따라 도시되어 있다.
메모리 장치(100)가 이레이즈 동작을 수행하는 동안 메모리 컨트롤러(200)로부터 메모리 장치(100)로 내부 동작(예컨대, 프로그램 동작 또는 리드 동작)을 지시하는 후속 커맨드가 입력되면, 메모리 장치(100)는 이레이즈 동작 및 후속 커맨드에 대응되는 내부 동작을 동시에 수행할 수 있다.
구체적으로, 메모리 장치(100)는 메모리 컨트롤러(200)로부터 이레이즈 커맨드(ER CMD P1)를 수신할 수 있다. 그리고, 메모리 장치(100)는 입력된 커맨드에 응답하여, 제1 플레인에 대한 이레이즈 동작(51)을 수행할 수 있다. 그리고, 메모리 장치(100)가 이레이즈 동작(51)을 수행하는 동안 메모리 컨트롤러(200)로부터 후속 커맨드(PGM CMD P2&P3)가 입력되면, 메모리 장치(100)는 이레이즈 동작(51)과 프로그램 동작(52)을 동시에 수행할 수 있다.
한편, 메모리 장치(100)는 둘 이상의 플레인들에 수행하는 프로그램 동작들 또는 이레이즈 동작들을 동시에 시작할 수 있다. 메모리 장치(100)는 둘 이상의 플레인에 기입될 데이터를 각 페이지 버퍼 회로에 순차적으로 입력받은 후, 프로그램 동작의 수행을 동시에 시작할 수 있다. 예를 들어, 메모리 장치(100)는 메모리 컨트롤러(200)로부터 제2 플레인 및 제3 플레인에 대한 프로그램 커맨드(PGM CMD P2&P3)를 입력받을 수 있다. 그리고, 메모리 장치(100)는 입력된 커맨드에 응답하여, 제2 플레인에 대한 데이터를 제2 페이지 버퍼 회로에 저장하고, 제3 플레인에 대한 데이터를 제3 페이지 버퍼 회로에 저장할 수 있다. 각 플레인에 대한 데이터가 모두 입력된 후, 메모리 장치(100)는 제2 플레인 및 제3 플레인에 대한 프로그램 동작의 수행을 동시에 시작할 수 있다. 여기서, tXfer는 데이터가 입출력 회로(125)를 통해 메모리 장치(100)로 입출력되는 시간을 의미할 수 있다. 복수의 플레인들은 입출력 회로(125)를 공유하여, 각 플레인에 대한 데이터를 순차적으로 입출력할 수 있다.
도 5에서는 설명의 편의를 위하여, 둘 이상의 플레인들에 수행되는 프로그램 동작들에 대하여 도시하였으나, 둘 이상의 플레인들에 수행되는 이레이즈 동작들도 동일한 방법으로 수행될 수 있다.
메모리 장치(100)가 이레이즈 동작(51) 및 프로그램 동작(52)을 수행하는 동안, 후속 커맨드(RD CMD P4)가 입력되면, 메모리 장치(100)는 이레이즈 동작(51), 프로그램 동작(52) 및 제4 플레인에 대한 리드 동작(53)을 동시에 수행할 수 있다.
도 6는 본 발명의 다른 실시 예에 따른 메모리 장치의 내부 동작을 설명하기 위한 도면이다.
도 6을 참조하면, 메모리 컨트롤러(200)로부터 이레이즈 커맨드, 복수의 리드 커맨드 및 프로그램 커맨드를 순차적으로 입력 받을 때, 메모리 장치(100)의 내부에서 수행되는 내부 동작이 시간의 흐름에 따라 도시되어 있다.
메모리 장치(100)는 메모리 컨트롤러(200)로부터 이레이즈 커맨드(ER CMD P1)를 수신할 수 있다. 그리고, 메모리 장치(100)는 입력된 커맨드에 응답하여, 제1 플레인에 대한 이레이즈 동작(61)을 수행할 수 있다. 그리고, 메모리 장치(100)가 이레이즈 동작(61)을 수행하는 동안 메모리 컨트롤러(200)로부터 후속 커맨드(RD CMD P3)가 입력되면, 메모리 장치(100)는 이레이즈 동작(61)과 리드 동작(62)를 동시에 수행 수 있다.
한편, 메모리 장치(100)는 둘 이상의 플레인들에 대한 리드 동작들을 동시에 수행할 수 있다. 메모리 장치(100)는 각 플레인에 대한 복수의 리드 동작 제어부를 포함할 수 있고, 복수의 리드 동작 제어부를 이용하여 각 플레인들에 대한 리드 동작들을 개별적으로 제어할 수 있다. 예를 들어, 메모리 장치(100)는 메모리 컨트롤러(200)로부터 입력된 제3 플레인에 대한 리드 커맨드(RD CMD P3)에 응답하여 리드 동작(62)을 수행할 수 있다. 그리고, 메모리 장치(100)가 리드 동작(62)을 수행하는 동안 리드 커맨드(RD CMD P2)가 입력되면, 메모리 장치(100)는 제3 플레인에 대한 리드 동작(62) 및 제2 플레인에 대한 리드 동작(63)을 동시에 수행할 수 있다. 메모리 장치(100)는 입출력 회로(125)를 이용하여 제3 플레인에서 리드한 데이터를 출력(62-1)하고, 제2 플레인에서 리드한 데이터를 순차적으로 출력(63-1)할 수 있다.
메모리 장치(100)가 이레이즈 동작(61)을 수행하는 동안, 후속 커맨드(PGM CMD P3)가 입력되면, 메모리 장치(100)는 이레이즈 동작(61) 및 제3 플레인에 대한 프로그램 동작(64)을 동시에 수행할 수 있다.
도 7은 본 발명의 다른 실시 예에 따른 메모리 장치의 내부 동작을 설명하기 위한 도면이다.
도 7을 참조하면, 메모리 컨트롤러(200)로부터 복수의 프로그램 커맨드, 이레이즈 커맨드 및 리드 커맨드를 순차적으로 입력 받을 때, 메모리 장치(100)의 내부에서 수행되는 내부 동작이 시간의 흐름에 따라 도시되어 있다.
메모리 장치(100)가 프로그램 동작을 수행하는 동안 메모리 컨트롤러(200)로부터 메모리 장치(100)로 프로그램 동작을 지시하는 후속 커맨드가 입력되면, 메모리 장치(100)는 후속 커맨드에 대응되는 프로그램 동작의 시작을 홀드할 수 있다.
구체적으로, 메모리 장치(100)는 메모리 컨트롤러(200)로부터 프로그램 커맨드(PGM CMD P1)를 수신할 수 있다. 그리고, 메모리 장치(100)는 데이터를 입력받은 후(71-1), 제1 플레인에 대한 프로그램 동작(71)을 수행할 수 있다. 메모리 장치(100)가 프로그램 동작(71)을 수행하는 동안 메모리 컨트롤러(200)로부터 후속 커맨드(PGM CMD P2)가 입력되면, 메모리 장치(100)는 후속 커맨드에 따른 프로그램 동작(73)의 시작을 홀드할 수 있다. 그리고, 메모리 장치(100)는 입력된 순서에 따라 프로그램 동작을 수행하므로, 메모리 장치(100)는 동작중인 프로그램 동작(71)이 종료되면, 후속 커맨드(PGM CMD P2)에 따른 프로그램 동작(73)을 수행할 수 있다. 한편, 메모리 장치(100)는 프로그램 동작 중에 입력된 후속 커맨드(PGM CMD P2)를 대기 동작 저장부(185)에 저장할 수 있다. 그리고, 동작 중인 프로그램 동작(71)이 종료되면, 대기 동작 저장부(185)에 저장된 후속 커맨드(PGM CMD P2)를 프로그램 동작 제어부(181)로 반환하여, 프로그램 동작(73)을 수행할 수 있다.
프로그램 동작과 이레이즈 동작 또는 리드 동작은 동시에 수행될 수 있으므로, 메모리 장치(100)가 프로그램 동작(71)을 수행하는 동안 이레이즈 커맨드(ER CMD P3) 및 리드 커맨드(RE CMD P4)를 수신하면, 메모리 장치(100)는 프로그램 동작(71), 이레이즈 동작(72) 및 리드 동작(74)을 동시에 수행할 수 있다.
도 7에서는 설명의 편의를 위하여, 프로그램 동작 중에 후속 프로그램 커맨드가 입력되는 경우에 대하여 도시하였으나, 이레이즈 동작 중에 후속 이레이즈 커맨드가 입력되는 경우도 동일한 방법이 적용될 수 있다.
도 8은 본 발명의 일 실시 예에 따른 메모리 셀 어레이를 설명하기 위한 도면이다.
도 8을 참조하면, 메모리 셀 어레이(110i)는 복수의 메모리 블록들(BLK1~BLKz)을 포함할 수 있다. 도 8에 도시된 메모리 셀 어레이(110i)는 도 2에 도시된 제1 플레인(110a) 내지 제4 플레인(110d) 중 어느 하나의 플레인에 대응되는 메모리 셀 어레이를 의미할 수 있다.
각 메모리 블록은 3차원 구조로 형성될 수 있고, 각 메모리 블록은 기판 위에 적층된 복수의 메모리 셀들을 포함할 수 있다. 이러한 복수의 메모리 셀들은 +X 방향, +Y 방향 및 +Z 방향을 따라 배열될 수 있다. 각 메모리 블록의 구조는 도 9 내지 도 11를 참조하여 더 상세히 설명한다.
도 9는 본 발명의 일 실시 예에 따른 메모리 블록을 설명하기 위한 도면이다.
도 9를 참조하면, 메모리 블록(BLKi)은 제1 셀렉트 라인과 제2 셀렉트 라인 사이에 서로 평행하게 배열된 다수의 워드 라인들이 연결될 수 있다. 여기서, 제1 셀렉트 라인은 소스 셀렉트 라인(SSL)일 수 있고, 제2 셀렉트 라인은 드레인 셀렉트 라인(DSL)일 수 있다. 보다 구체적으로 설명하면, 메모리 블록(BLKi)은 비트 라인들(BL1~BLm)과 소스 라인(SL) 사이에 연결된 다수의 스트링들(strings; ST)을 포함할 수 있다. 비트 라인들(BL1~BLm)은 스트링들(ST)에 각각 연결될 수 있고, 소스 라인(SL)은 스트링들(ST)에 공통으로 연결될 수 있다. 스트링들(ST)은 서로 동일하게 구성될 수 있으므로, 제1 비트 라인(BL1)에 연결된 스트링(ST)을 예를 들어 구체적으로 설명하도록 한다.
스트링(ST)은 소스 라인(SL)과 제1 비트 라인(BL1) 사이에서 서로 직렬로 연결된 소스 셀렉트 트랜지스터(SST), 다수의 메모리 셀들(MC1~MC16) 및 드레인 셀렉트 트랜지스터(DST)를 포함할 수 있다. 하나의 스트링(ST)에는 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST)가 적어도 하나 이상씩 포함될 수 있으며, 메모리 셀들(MC1~MC16) 또한 도면에 도시된 개수보다 더 많이 포함될 수 있다.
소스 셀렉트 트랜지스터(SST)의 소스(source)는 소스 라인(SL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터(DST)의 드레인(drain)은 제1 비트 라인(BL1)에 연결될 수 있다. 메모리 셀들(MC1~MC16)은 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST) 사이에서 직렬로 연결될 수 있다. 서로 다른 스트링들(ST)에 포함된 소스 셀렉트 트랜지스터들(SST)의 게이트들은 소스 셀렉트 라인(SSL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터들(DST)의 게이트들은 드레인 셀렉트 라인(DSL)에 연결될 수 있고, 메모리 셀들(MC1~MC16)의 게이트들은 다수의 워드 라인들(WL1~WL16)에 연결될 수 있다. 서로 다른 스트링들(ST)에 포함된 메모리 셀들 중에서 동일한 워드 라인에 연결된 메모리 셀들의 그룹을 물리 페이지(physical page; PPG)라 할 수 있다. 따라서, 메모리 블록(BLKi)에는 워드 라인들(WL1~WL16)의 개수만큼의 물리 페이지들(PPG)이 포함될 수 있다.
메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
싱글 레벨 셀(single level cell; SLC)은 1비트의 데이터를 저장할 수 있다. 싱글 레벨 셀의 하나의 물리 페이지(PPG)는 하나의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다. 하나의 논리 페이지(LPG) 데이터는 하나의 물리 페이지(PPG)에 포함된 셀 개수만큼의 데이터 비트들을 포함할 수 있다.
멀티 레벨셀(Multi Level Cell; MLC), 트리플 레벨 셀(Triple Level Cell; TLC) 및 쿼드 레벨 셀(Quad Level Cell; QLC)는 2 비트 이상의 데이터를 저장할 수 있다. 이 경우 하나의 물리 페이지(PPG)는 2 이상의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다.
도 10은 본 발명의 다른 실시 예에 따른 메모리 블록을 설명하기 위한 도면이다.
도 10을 참조하면, 도 8의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKa)이 도시되어 있다. 메모리 블록(BLKa)은 복수의 셀 스트링들(CS11~CS1m, CS21~CS2m)을 포함할 수 있다. 실시 예로서, 복수의 셀 스트링들(CS11~CS1m, CS21~CS2m) 각각은 'U'자형으로 형성될 수 있다. 메모리 블록(BLKa) 내에서, 행 방향(즉 +X 방향)으로 m개의 셀 스트링들이 배열될 수 있다.
한편, 도 10에서는 열 방향(즉 +Y 방향)으로 2개의 셀 스트링들이 배열되는 것으로 도시하였으나, 이는 설명의 편의를 위한 것으로서 열 방향으로 3개 이상의 셀 스트링들이 배열될 수 있음은 당연하다.
복수의 셀 스트링들(CS11~CS1m, CS21~CS2m) 각각은 적어도 하나의 소스 선택 트랜지스터(SST), 제1 내지 제n 메모리 셀들(MC1~MCn), 파이프 트랜지스터(PT), 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)를 포함할 수 있다.
선택 트랜지스터들(SST, DST) 및 메모리 셀들(MC1~MCn) 각각은 유사한 구조를 가질 수 있다. 실시 예로서, 선택 트랜지스터들(SST, DST) 및 메모리 셀들(MC1~MCn) 각각은 채널층, 터널링 절연막, 전하 저장막 및 블로킹 절연막을 포함할 수 있다. 실시 예로서, 채널층을 제공하기 위한 필라(pillar)가 각 셀 스트링(each cell string)에 제공될 수 있다. 실시 예로서, 채널층, 터널링 절연막, 전하 저장막 및 블로킹 절연막 중 적어도 하나를 제공하기 위한 필라가 각 셀 스트링에 제공될 수 있다.
각 셀 스트링의 소스 선택 트랜지스터(SST)는 공통 소스 라인(CSL)과 메모리 셀들(MC1~MCp) 사이에 연결될 수 있다.
실시 예로서, 동일한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 행 방향으로 신장되는 소스 선택 라인에 연결되고, 상이한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 상이한 소스 선택 라인들에 연결될 수 있다. 도 10을 참조하면, 제1 행의 셀 스트링들(CS11~CS1m)의 소스 선택 트랜지스터들은 제1 소스 선택 라인(SSL1)에 연결되어 있다. 제2 행의 셀 스트링들(CS21~CS2m)의 소스 선택 트랜지스터들은 제2 소스 선택 라인(SSL2)에 연결되어 있다.
다른 실시 예로서, 셀 스트링들(CS11~CS1m, CS21~CS2m)의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통 연결될 수 있다.
각 셀 스트링의 제1 내지 제n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST) 사이에 연결될 수 있다.
제1 내지 제n 메모리 셀들(MC1~MCn)은 제1 내지 제p 메모리 셀들(MC1~MCp)과 제p+1 내지 제n 메모리 셀들(MCp+1~MCn)로 구분될 수 있다. 제1 내지 제p 메모리 셀들(MC1~MCp)은 +Z 방향과 역방향으로 순차적으로 배열되며, 소스 선택 트랜지스터(SST)와 파이프 트랜지스터(PT) 사이에서 직렬 연결될 수 있다. 제p+1 내지 제n 메모리 셀들(MCp+1~MCn)은 +Z 방향으로 순차적으로 배열되며, 파이프 트랜지스터(PT)와 드레인 선택 트랜지스터(DST) 사이에서 직렬 연결될 수 있다. 제1 내지 제p 메모리 셀들(MC1~MCp)과 제p+1 내지 제n 메모리 셀들(MCp+1~MCn)은 파이프 트랜지스터(PT)를 통해 연결된다. 각 셀 스트링의 제1 내지 제n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제1 내지 제n 워드라인들(WL1~WLn)에 연결될 수 있다.
각 셀 스트링의 파이프 트랜지스터(PT)의 게이트는 파이프 라인(PL)에 연결될 수 있다.
각 셀 스트링의 드레인 선택 트랜지스터(DST)는 해당 비트라인과 메모리 셀들(MCp+1~MCn) 사이에 연결된다. 행 방향으로 배열되는 셀 스트링들은 행 방향으로 신장되는 드레인 선택 라인에 연결될 수 있다. 제1 행의 셀 스트링들(CS11~CS1m)의 드레인 선택 트랜지스터들은 제1 드레인 선택 라인(DSL1)에 연결될 수 있다. 제2 행의 셀 스트링들(CS21~CS2m)의 드레인 선택 트랜지스터들은 제2 드레인 선택 라인(DSL2)에 연결될 수 있다.
열 방향으로 배열되는 셀 스트링들은 열 방향으로 신장되는 비트라인에 연결될 수 있다. 도 10을 참조하면, 제1 열의 셀 스트링들(CS11, CS21)은 제1 비트 라인(BL1)에 연결되어 있다. 제m 열의 셀 스트링들(CS1m, CS2m)은 제 m 비트라인(BLm)에 연결될 수 있다.
행 방향으로 배열되는 셀 스트링들 내에서 동일한 워드라인에 연결되는 메모리 셀들은 하나의 페이지를 구성할 수 있다. 예를 들면, 제1 행의 셀 스트링들(CS11~CS1m) 중 제1 워드라인(WL1)과 연결된 메모리 셀들은 하나의 페이지를 구성할 수 있다. 제2 행의 셀 스트링들(CS21~CS2m) 중 제1 워드라인(WL1)과 연결된 메모리 셀들은 다른 하나의 페이지를 구성할 수 있다. 드레인 선택 라인들(DSL1, DSL2) 중 어느 하나가 선택됨으로써 하나의 행 방향으로 배열되는 셀 스트링들이 선택될 수 있다. 그리고, 워드라인들(WL1~WLn) 중 어느 하나가 선택됨으로써 선택된 셀 스트링들 중 하나의 페이지가 선택될 수 있다.
다른 실시 예로서, 제1 내지 제m 비트라인들(BL1~BLm) 대신 이븐 비트라인들 및 오드 비트라인들이 제공될 수 있다. 그리고 행 방향으로 배열되는 셀 스트링들(CS11~CS1m 또는 CS21~CS2m) 중 짝수 번째 셀 스트링들은 이븐 비트라인들에 각각 연결되고, 행 방향으로 배열되는 셀 스트링들(CS11~CS1m 또는 CS21~CS2m) 중 홀수 번째 셀 스트링들은 오드 비트라인들에 각각 연결될 수 있다.
실시 예로서, 제1 내지 제n 메모리 셀들(MC1~MCn) 중 적어도 하나 이상은 더미 메모리 셀로서 이용될 수 있다. 예를 들어, 적어도 하나 이상의 더미 메모리 셀들은 소스 선택 트랜지스터(SST)와 메모리 셀들(MC1~MCp) 사이의 전계(electric field)를 감소시키기 위해 제공될 수 있다. 또는, 적어도 하나 이상의 더미 메모리 셀들은 드레인 선택 트랜지스터(DST)와 메모리 셀들(MCp+1~MCn) 사이의 전계를 감소시키기 위해 제공될 수 있다. 더 많은 더미 메모리 셀들이 제공될수록, 메모리 블록(BLKa)에 대한 동작의 신뢰성이 향상되는 반면, 메모리 블록(BLKa)의 크기는 증가할 수 있다. 더 적은 메모리 셀들이 제공될수록, 메모리 블록(BLKa)의 크기는 감소하는 반면 메모리 블록(BLKa)에 대한 동작의 신뢰성은 저하될 수 있다.
적어도 하나 이상의 더미 메모리 셀들을 효율적으로 제어하기 위해, 더미 메모리 셀들 각각은 요구되는 문턱 전압을 가질 수 있다. 메모리 블록(BLKa)에 대한 이레이즈 동작 이전 또는 이후에, 더미 메모리 셀들 중 전부 혹은 일부에 대한 프로그램 동작들이 수행될 수 있다. 프로그램 동작이 수행된 뒤에 이레이즈 동작이 수행되는 경우, 더미 메모리 셀들의 문턱 전압은 각각의 더미 메모리 셀들에 연결된 더미 워드라인들에 인가되는 전압을 제어함으로써 더미 메모리 셀들은 요구되는 문턱 전압을 가질 수 있다.
도 11는 본 발명의 다른 실시 예에 따른 메모리 블록을 설명하기 위한 도면이다.
도 11를 참조하면, 도 8의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKb)의 다른 실시 예가 도시되어 있다. 메모리 블록(BLKb)은 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m')을 포함할 수 있다. 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m') 각각은 +Z 방향을 따라 신장될 수 있다. 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m') 각각은, 메모리 블록(BLK1') 하부의 기판(미도시) 위에 적층된, 적어도 하나의 소스 선택 트랜지스터(SST), 제1 내지 제n 메모리 셀들(MC1~MCn) 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)를 포함할 수 있다.
각 셀 스트링의 소스 선택 트랜지스터(SST)는 공통 소스 라인(CSL)과 메모리 셀들(MC1~MCn) 사이에 연결될 수 있다. 동일한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 동일한 소스 선택 라인에 연결될 수 있다. 제1 행에 배열된 셀 스트링들(CS11'~CS1m')의 소스 선택 트랜지스터들은 제1 소스 선택 라인(SSL1)에 연결될 수 있다. 제2 행에 배열된 셀 스트링들(CS21'~CS2m')의 소스 선택 트랜지스터들은 제2 소스 선택 라인(SSL2)에 연결될 수 있다. 다른 실시 예로서, 셀 스트링들(CS11'~CS1m', CS21'~CS2m')의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통 연결될 수 있다.
각 셀 스트링의 제1 내지 제n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST) 사이에서 직렬 연결될 수 있다. 제1 내지 제n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제1 내지 제n 워드라인들(WL1~WLn)에 연결될 수 있다.
각 셀 스트링의 드레인 선택 트랜지스터(DST)는 해당 비트라인과 메모리 셀들(MC1~MCn) 사이에 연결될 수 있다. 행 방향으로 배열되는 셀 스트링들의 드레인 선택 트랜지스터들은 행 방향으로 신장되는 드레인 선택 라인에 연결될 수 있다. 제1 행의 셀 스트링들(CS11'~CS1m')의 드레인 선택 트랜지스터들은 제1 드레인 선택 라인(DSL1)에 연결될 수 있다. 제2 행의 셀 스트링들(CS21'~CS2m')의 드레인 선택 트랜지스터들은 제2 드레인 선택 라인(DSL2)에 연결될 수 있다.
결과적으로, 각 셀 스트링에 파이프 트랜지스터(PT)가 제외된 것을 제외하면 도 11의 메모리 블록(BLKb)은 도 10의 메모리 블록(BLKa)과 유사한 등가 회로를 갖을 수 있다.
다른 실시 예로서, 제1 내지 제m 비트라인들(BL1~BLm) 대신 이븐 비트라인들 및 오드 비트라인들이 제공될 수 있다. 그리고 행 방향으로 배열되는 셀 스트링들(CS11'~CS1m' 또는 CS21'~CS2m') 중 짝수 번째 셀 스트링들은 이븐 비트라인들에 각각 연결되고, 행 방향으로 배열되는 셀 스트링들(CS11'~CS1m' 또는 CS21'~CS2m') 중 홀수 번째 셀 스트링들은 오드 비트라인들에 각각 연결될 수 있다.
실시 예로서, 제1 내지 제n 메모리 셀들(MC1~MCn) 중 적어도 하나 이상은 더미 메모리 셀로서 이용될 수 있다. 예를 들어, 적어도 하나 이상의 더미 메모리 셀들은 소스 선택 트랜지스터(SST)와 메모리 셀들(MC1~MCn) 사이의 전계(electric field)를 감소시키기 위해 제공될 수 있다. 또는, 적어도 하나 이상의 더미 메모리 셀들은 드레인 선택 트랜지스터(DST)와 메모리 셀들(MC1~MCn) 사이의 전계를 감소시키기 위해 제공될 수 있다. 더 많은 더미 메모리 셀들이 제공될수록, 메모리 블록(BLKb)에 대한 동작의 신뢰성이 향상되는 반면, 메모리 블록(BLKb)의 크기는 증가할 수 있다. 더 적은 메모리 셀들이 제공될수록, 메모리 블록(BLKb)의 크기는 감소하는 반면 메모리 블록(BLKb)에 대한 동작의 신뢰성은 저하될 수 있다.
적어도 하나 이상의 더미 메모리 셀들을 효율적으로 제어하기 위해, 더미 메모리 셀들 각각은 요구되는 문턱 전압을 가질 수 있다. 메모리 블록(BLKb)에 대한 이레이즈 동작 이전 또는 이후에, 더미 메모리 셀들 중 전부 혹은 일부에 대한 프로그램 동작들이 수행될 수 있다. 프로그램 동작이 수행된 뒤에 이레이즈 동작이 수행되는 경우, 더미 메모리 셀들의 문턱 전압은 각각의 더미 메모리 셀들에 연결된 더미 워드라인들에 인가되는 전압을 제어함으로써 더미 메모리 셀들은 요구되는 문턱 전압을 가질 수 있다.
도 12는 본 발명의 일 실시 예에 따른 메모리 컨트롤러를 설명하기 위한 블록도이다.
도 12를 참조하면, 메모리 컨트롤러(200)는 호스트 인터페이스(210), ECC 유닛(220), CPU(230), 내부 메모리(240), 버퍼 메모리(250), 인터리빙부(260) 및 메모리 인터페이스(270)를 포함할 수 있다.
호스트 인터페이스(210)는 호스트(2000) 및 메모리 컨트롤러(200) 사이의 데이터 교환을 수행하기 위한 프로토콜을 포함할 수 있다. 구체적으로, 호스트 인터페이스(210)는 USB (Universal Serial Bus) 프로토콜, MMC (multimedia card) 프로토콜, PCI (peripheral component interconnection) 프로토콜, PCI-E (PCI-express) 프로토콜, ATA (Advanced Technology Attachment) 프로토콜, Serial-ATA 프로토콜, Parallel-ATA 프로토콜, SCSI (small computer small interface) 프로토콜, ESDI (enhanced small disk interface) 프로토콜, 그리고 IDE (Integrated Drive Electronics) 프로토콜, 사유(private) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(2000)와 통신하도록 구성될 수 있다.
ECC 유닛(220)은 프로그램 동작 또는 리드 동작시 에러를 검출하고 검출된 에러를 정정할 수 있다. 구체적으로, ECC 유닛(220)는 에러 정정 코드(Error Correction Code, ECC)에 따라 에러 정정 동작을 수행할 수 있다. 그리고, ECC 유닛(220)은 메모리 장치(100)에 기입될 데이터를 기반하여 에러 정정 인코딩(ECC encoding)을 수행할 수 있다. 에러 정정 인코딩이 수행된 데이터는 메모리 인터페이스(270)를 통해 메모리 장치(100)로 전달될 수 있다. 또한, ECC 유닛(220)은 메모리 장치(100)로부터 메모리 인터페이스(270)를 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다.
CPU(230)는 호스트 인터페이스(210)를 이용하여 호스트(2000)와 통신하고, 메모리 컨트롤러(200)의 동작을 제어하기 위해 논리 연산을 수행할 수 있다. 예를 들면, CPU(230)는 호스트(2000) 또는 외부 장치로부터 수신한 리퀘스트에 기초하여 프로그램 명령, 데이터 파일, 데이터 구조 등을 로드하고, 각종 연산을 수행하거나 커맨드 및 어드레스를 생성할 수 있다. 예를 들어, CPU(230)는 프로그램 동작, 리드 동작, 이레이즈 동작을 수행하기 위한 프로그램 커맨드, 리드 커맨드 및 이레이즈 커맨드를 생성할 수 있다. 또한, CPU(230)는 프로그램 동작, 리드 동작, 이레이즈 동작을 수행하기 위한 어드레스들을 생성할 수 있다.
그리고, CPU(230)는 플래시 변환 계층(FTL)의 기능을 수행할 수 있다. CPU(230)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(Logical Block Address, LBA)를 물리 블록 어드레스(Physical Block Address, PBA)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다. 플래시 변환 계층(FTL)의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
그리고, CPU(230)는 호스트(2000)의 요청 없이 커맨드를 생성할 수 있다. 예를 들면, CPU(230)는 메모리 장치(100)의 웨어 레벨링(wear leveling)을 위한 동작들, 메모리 장치(100)의 가비지 컬렉션(garbage collection)을 위한 동작들과 같은 배경(background) 동작들을 위해 커맨드를 생성할 수 있다.
내부 메모리(240)는 컨트롤러(200)의 동작에 필요한 다양한 정보들을 저장하는 저장부(storage unit)로서 사용될 수 있다. 구체적으로, 내부 메모리(240)는 맵 테이블(map table)을 포함할 수 있고, 맵 테이블에는 물리-논리 어드레스 정보와 논리-물리 어드레스 정보가 저장될 수 있다. 그리고, 내부 메모리(240)는 CPU(230)에 의해 제어될 수 있다.
버퍼 메모리(250)는 CPU(230)의 동작 메모리 또는 캐시 메모리로 사용될 수 있다. 그리고, 버퍼 메모리(250)는 CPU(230)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. 버퍼 메모리(250)는 CPU(230)에 의해 처리되는 데이터를 저장할 수 있다. 그리고 버퍼 메모리(250)는 구현시에 SRAM(Static RAM) 또는 DRAM(Dynamic RAM)을 포함하여 구현될 수 있다.
인터리빙부(260)는 메모리 장치(100)에 포함된 메모리 유닛들 각각이 수행하는 동작을 파악할 수 있다. 여기서, 동작은 프로그램 동작, 리드 동작 및 이레이즈 동작 중 어느 하나일 수 있다. 구체적으로, 인터리빙부(260)는 메모리 장치(100)로부터 메모리 장치(100)가 수행하는 동작의 진행 또는 종료에 대한 정보를 메모리 인터페이스(270)를 통해 수신하고, 수신된 정보를 바탕으로 메모리 장치(100)가 수행하는 동작을 파악할 수 있다. 본 발명의 일 실시 예에 따르면, 인터리빙부(260)는 제어 로직(160)에 포함된 개별 동작 제어부(170) 또는 공통 동작 제어부(180)로부터 메모리 장치(100)가 수행하는 동작을 파악할 수 있다. 구체적으로, 인터리빙부(260)는 개별 동작 제어부(170)로부터 수행 중인 리드 동작 및 리드 동작이 수행되는 플레인에 대한 정보를 수신할 수 있다. 그리고, 인터리빙부(260)는 공통 동작 제어부(180)로부터 수행 중인 프로그램 동작 또는 이레이즈 동작에 대한 정보를 수신할 수 있다. 그리고, 인터리빙부(260)는 대기 동작 저장부(185)에 저장된 커맨드를 기초로 홀드된 프로그램 동작 또는 이레이즈 동작을 파악할 수도 있다.
메모리 인터페이스(270)는 CPU(230)의 제어에 따라 통신 프로토콜을 이용하여 메모리 장치(100)와 통신을 수행할 수 있다. 구체적으로, 메모리 인터페이스(270)는 채널을 통해 커맨드, 어드레스 및 데이터를 메모리 장치(100)와 통신할 수 있다.
도 13은 본 발명의 일 실시 예에 따른 메모리 카드 시스템을 설명하기 위한 도면이다.
도 13을 참조하면, 메모리 카드 시스템(3000)은 메모리 컨트롤러(3100), 메모리 장치(3200) 및 커넥터(3300)를 포함할 수 있다.
메모리 컨트롤러(3100)는 메모리 장치(3200)와 전기적으로 연결되고, 메모리 컨트롤러(3100)는 메모리 장치(3200)를 액세스하도록 구성될 수 있다. 예를 들어, 메모리 컨트롤러(3100)는 메모리 장치(3200)에 대한 읽기 동작, 쓰기 동작, 이레이즈 동작 및 배경(background) 동작을 제어하도록 구성될 수 있다. 메모리 컨트롤러(3100)는 메모리 장치(3200) 및 호스트 사이에 인터페이스를 제공하도록 구성될 수 있다. 그리고, 메모리 컨트롤러(3100)는 메모리 장치(3200)를 제어하기 위한 펌웨어(firmware)를 구동할 수 있다.
예를 들어, 메모리 컨트롤러(3100)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
메모리 컨트롤러(3100)는 커넥터(3300)를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러(3100)는 특정한 통신 규격에 따라 외부 장치(예컨대, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(3100)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성될 수 있다. 예시적으로, 커넥터(3300)는 상술된 다양한 통신 규격들 중 적어도 하나에 의해 정의될 수 있다.
예시적으로, 메모리 장치(3200)는 EEPROM (Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM (Phase-change RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 불휘발성 메모리 소자들로 구현될 수 있다.
메모리 컨트롤러(3100) 및 메모리 장치(3200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(3100) 및 메모리 장치(3200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 범용 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 14는 본 발명의 일 실시 예에 따른 SSD(Solid State Drive) 시스템을 설명하기 위한 도면이다.
도 14를 참조하면, SSD 시스템(4000)은 호스트(4100) 및 SSD(4200)를 포함할 수 있다. SSD(4200)는 신호 커넥터(4001)를 통해 호스트(4100)와 신호(SIG)를 주고받고, 전원 커넥터(4002)를 통해 전원(PWR)을 입력 받을 수 있다. SSD(4200)는 SSD 컨트롤러(4210), 복수의 플래시 메모리들(4221~422n), 보조 전원 장치(4230), 및 버퍼 메모리(4240)를 포함할 수 있다.
실시 예에서, SSD 컨트롤러(4210)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)의 기능을 수행할 수 있다. SSD 컨트롤러(4210)는 호스트(4100)로부터 수신된 신호(SIG)에 응답하여 복수의 플래시 메모리들(4221~422n)을 제어할 수 있다. 예시적으로, 신호(SIG)는 호스트(4100) 및 SSD(4200)의 인터페이스에 기반된 신호들일 수 있다. 예를 들어, 신호(SIG)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 인터페이스들 중 적어도 하나에 의해 정의된 신호일 수 있다.
보조 전원 장치(4230)는 전원 커넥터(4002)를 통해 호스트(4100)와 연결될 수 있다. 보조 전원 장치(4230)는 호스트(4100)로부터 전원(PWR)을 입력받고, 충전할 수 있다. 보조 전원 장치(4230)는 호스트(4100)로부터의 전원 공급이 원활하지 않을 경우, SSD(4200)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(4230)는 SSD(4200) 내에 위치할 수도 있고, SSD(4200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(4230)는 메인 보드에 위치하며, SSD(4200)에 보조 전원을 제공할 수도 있다.
버퍼 메모리(4240)는 SSD(4200)의 버퍼 메모리로 동작할 수 있다. 예를 들어, 버퍼 메모리(4240)는 호스트(4100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(4221~422n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(4221~422n)의 메타 데이터(예를 들어, 매핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리(4240)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 불휘발성 메모리들을 포함할 수 있다.
도 15는 본 발명의 일 실시 예에 따른 사용자 시스템을 설명하기 위한 도면이다.
도 15를 참조하면, 사용자 시스템(5000)은 애플리케이션 프로세서(5100), 메모리 모듈(5200), 네트워크 모듈(5300), 스토리지 모듈(5400), 및 사용자 인터페이스(5500)를 포함할 수 있다.
애플리케이션 프로세서(5100)는 사용자 시스템(5000)에 포함된 구성 요소들, 운영체제(OS; Operating System), 또는 사용자 프로그램 등을 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서(5100)는 사용자 시스템(5000)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리케이션 프로세서(5100)는 시스템-온-칩(SoC; System-on-Chip)으로 제공될 수 있다.
메모리 모듈(5200)은 사용자 시스템(5000)의 주 메모리, 동작 메모리, 버퍼 메모리, 또는 캐쉬 메모리로 동작할 수 있다. 메모리 모듈(5200)은 DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR3 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 불휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예시적으로 애플리케이션 프로세서(5100) 및 메모리 모듈(5200)은 POP(Package on Package)를 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
네트워크 모듈(5300)은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈(5300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, Wi-Fi, 5G(sub-6GHz, mmWave) 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈(5300)은 애플리케이션 프로세서(5100)에 포함될 수 있다.
스토리지 모듈(5400)은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈(5400)은 애플리케이션 프로세서(5100)로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈(5400)은 스토리지 모듈(5400)에 저장된 데이터를 애플리케이션 프로세서(5100)로 전송할 수 있다. 예시적으로, 스토리지 모듈(5400)은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 불휘발성 반도체 메모리 소자로 구현될 수 있다. 예시적으로, 스토리지 모듈(5400)은 사용자 시스템(5000)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다.
예시적으로, 스토리지 모듈(5400)은 복수의 불휘발성 메모리 장치들을 포함할 수 있고, 복수의 불휘발성 메모리 장치들은 도 1 내지 도 12을 참조하여 설명한 메모리 장치와 동일하게 동작할 수 있다. 스토리지 모듈(5400)은 도 1을 참조하여 설명된 메모리 시스템(1000)과 동일하게 동작할 수 있다.
사용자 인터페이스(5500)는 애플리케이션 프로세서(5100)에 데이터 또는 명령어를 입력하거나, 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스(5500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(5500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모니터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
100: 메모리 장치
140: 전압 생성 회로
141: 리드 전압 생성부
143: 프로그램 전압 생성부
145: 이레이즈 전압 생성부
160: 제어 로직
170: 개별 동작 제어부
180: 공통 동작 제어부

Claims (18)

  1. 복수의 메모리 셀들을 각각 포함하는 복수의 플레인들;
    상기 복수의 플레인들에 대한 리드 동작들을 각각 제어하는 개별 동작 제어부들;
    상기 복수의 플레인들 중 어느 하나의 플레인에 대한 프로그램 동작 또는 이레이즈 동작을 제어하는 공통 동작 제어부;
    메모리 컨트롤러로부터 복수의 커맨드들 및 상기 복수의 커맨드들에 각각 대응되는 어드레스들을 수신하고, 상기 복수의 커맨드들 중 리드 커맨드를 상기 개별 동작 제어부들 중 상기 리드 커맨드에 대응되는 어드레스가 나타내는 플레인을 제어하는 개별 동작 제어부에 제공하고, 상기 복수의 커맨드들 중 프로그램 커맨드 또는 이레이즈 커맨드를 상기 공통 동작 제어부에 제공하는 커맨드 디코더;
    상기 개별 동작 제어부들 및 상기 공통 동작 제어부의 제어에 따라 상기 리드 동작들, 상기 프로그램 동작 및 상기 이레이즈 동작에 사용되는 동작 전압들을 생성하는 주변 회로;를 포함하는 메모리 장치.
  2. 제1항에 있어서,
    상기 커맨드 디코더는,
    상기 복수의 어드레스들 중 상기 프로그램 커맨드 또는 상기 이레이즈 커맨드에 대응되는 어드레스를 상기 공통 동작 제어부에 제공하는 메모리 장치.
  3. 제1항에 있어서,
    상기 커맨드 디코더는,
    상기 복수의 플레인들에 대하여 상기 프로그램 커맨드, 상기 이레이즈 커맨드 또는 상기 리드 커맨드 중 적어도 2개의 커맨드를 수신하면, 상기 적어도 2개의 커맨드에 대응되는 동작을 병렬적으로 수행하도록 상기 적어도 2개의 커맨드를 상기 개별 동작 제어부들 또는 공통 동작 제어부에 제공하는 메모리 장치.
  4. 제1항에 있어서,
    상기 주변 회로는,
    상기 리드 동작에 사용되는 전압들을 생성하는 리드 전압 생성부;
    상기 프로그램 동작에 사용되는 전압들을 생성하는 프로그램 전압 생성부; 및
    상기 이레이즈 동작에 사용되는 전압들을 생성하는 이레이즈 전압 생성부;를 포함하는 전압 생성 회로;를 포함하는 메모리 장치.
  5. 제1항에 있어서,
    상기 개별 동작 제어부들은,
    제1 플레인 내지 제4 플레인에 각각 대응되고, 상기 제1 플레인 내지 상기 제4 플레인에 대한 상기 리드 동작을 독립적으로 수행하도록 상기 주변 회로를 제어하는 제1 개별 동작 제어부 내지 제4 개별 동작 제어부;를 포함하는 메모리 장치.
  6. 제1항에 있어서,
    상기 공통 동작 제어부는,
    상기 복수의 플레인에 대한 상기 프로그램 동작을 독립적으로 수행하도록 상기 주변 회로를 제어하는 프로그램 동작 제어부;
    상기 복수의 플레인에 대한 상기 이레이즈 동작을 독립적으로 수행하도록 상기 주변 회로를 제어하는 이레이즈 동작 제어부; 및
    상기 프로그램 동작이 수행되는 동안 입력된 프로그램 커맨드를 저장하고, 상기 이레이즈 동작이 수행되는 동안 입력된 이레이즈 커맨드를 저장하는 대기 동작 저장부;를 포함하는 메모리 장치.
  7. 제1항에 있어서,
    상기 공통 동작 제어부,
    상기 프로그램 동작이 수행되는 동안 상기 프로그램 동작을 지시하는 후속 커맨드가 입력되면, 상기 후속 커맨드에 대응되는 프로그램 동작의 시작을 홀드시키는 메모리 장치.
  8. 제1항에 있어서,
    상기 공통 동작 제어부는,
    상기 이레이즈 동작이 수행되는 동안 상기 이레이즈 동작을 지시하는 후속 커맨드가 입력되면, 상기 후속 커맨드에 대응되는 이레이즈 동작의 시작을 홀드시키는 메모리 장치.
  9. 제1항에 있어서,
    상기 전압 생성 회로 및 상기 메모리 셀 어레이 사이에 연결된 로우 디코더;를 더 포함하고,
    상기 로우 디코더는,
    상기 복수의 플레인들 각각에 대응되는 복수의 디코더들을 포함하는 메모리 장치.
  10. 제1항에 있어서,
    상기 개별 동작 제어부는,
    상기 복수의 플레인들 중 적어도 하나의 플레인에 상기 이레이즈 동작 또는 상기 프로그램 동작이 수행되는 동안, 상기 적어도 하나의 플레인을 제외한 나머지 플레인들에 대한 리드 커맨드가 입력되면, 상기 나머지 플레인들에 대한 리드 동작을 수행하도록 상기 주변 회로를 제어하는 메모리 장치.
  11. 제1항에 있어서,
    상기 공통 동작 제어부는,
    상기 복수의 플레인들 중 적어도 하나의 플레인에 상기 프로그램 동작이 수행되는 동안, 상기 적어도 하나의 플레인을 제외한 나머지 플레인들에 대한 이레이즈 커맨드가 입력되면, 상기 나머지 플레인들에 대한 이레이즈 동작을 수행하도록 상기 주변 회로를 제어하는 메모리 장치.
  12. 제1항에 있어서,
    상기 공통 동작 제어부는,
    상기 복수의 플레인들 중 적어도 하나의 플레인에 상기 이레이즈 동작이 수행되는 동안, 상기 적어도 하나의 플레인을 제외한 나머지 플레인들에 대한 프로그램 커맨드가 입력되면, 상기 나머지 플레인들에 대한 프로그램 동작을 수행하도록 상기 주변 회로를 제어하는 메모리 장치.
  13. 복수의 플레인들을 포함하는 메모리 셀 어레이;
    상기 복수의 플레인들에 각각 포함된 메모리 셀들에 대한 리드 동작, 프로그램 동작 또는 이레이즈 동작을 수행하는 주변 회로; 및
    메모리 컨트롤러로부터 상기 복수의 플레인들에 대하여 상기 프로그램 동작을 지시하는 프로그램 커맨드, 상기 이레이즈 동작을 지시하는 이레이즈 커맨드 또는 상기 리드 동작을 지시하는 리드 커맨드 중 적어도 2개의 커맨드를 수신하면, 상기 적어도 2개의 커맨드에 대응되는 동작을 병렬적으로 수행하도록 상기 메모리 셀 어레이 및 상기 주변 회로를 제어하는 제어 로직;을 포함하되,
    상기 제어 로직은,
    상기 프로그램 동작이 수행되는 동안 상기 프로그램 동작을 지시하는 후속 커맨드가 입력되면, 상기 후속 커맨드에 대응되는 프로그램 동작의 시작을 홀드시키고, 상기 이레이즈 동작이 수행되는 동안 상기 이레이즈 동작을 지시하는 후속 커맨드가 입력되면, 상기 후속 커맨드에 대응되는 이레이즈 동작의 시작을 홀드시키는 메모리 장치.
  14. 제13항에 있어서,
    상기 제어 로직은,
    상기 복수의 플레인에 대한 상기 리드 동작들을 제어하는 개별 동작 제어부; 및
    상기 복수의 플레인에 대한 상기 프로그램 동작 또는 상기 이레이즈 동작을 제어하는 공통 동작 제어부; 및
    상기 프로그램 동작이 수행되는 동안 입력된 상기 프로그램 커맨드를 저장하고, 상기 이레이즈 동작이 수행되는 동안 입력된 상기 이레이즈 커맨드를 저장하는 대기 동작 저장부;를 포함하는 메모리 장치.
  15. 제14항에 있어서,
    상기 복수의 플레인은,
    제1 플레인 내지 제4 플레인을 포함하고,
    상기 개별 동작 제어부는,
    상기 복수의 플레인에 대한 상기 리드 동작을 독립적으로 수행하도록 상기 주변 회로를 제어하는 제1 리드 동작 제어부 내지 제4 리드 동작 제어부;를 포함하는 메모리 장치.
  16. 제13항에 있어서,
    상기 주변 회로는,
    상기 리드 동작에 사용되는 전압들을 생성하는 리드 전압 생성부;
    상기 리드 전압 생성부와 별도로 구비되고, 상기 프로그램 동작에 사용되는 전압들을 생성하는 프로그램 전압 생성부; 및
    상기 리드 전압 생성부 또는 상기 프로그램 전압 생성부와 별도로 구비되고, 상기 이레이즈 동작에 사용되는 전압들을 생성하는 이레이즈 전압 생성부;를 포함하는 메모리 장치.
  17. 제13항에 있어서,
    상기 주변 회로는,
    상기 메모리 셀 어레이에 연결되고, 상기 복수의 플레인들 각각에 대응되는 복수의 디코더들;을 포함하는 메모리 장치.
  18. 제1항에 있어서,
    상기 메모리 셀 어레이에 연결되고, 데이터를 버퍼링하는 페이지 버퍼 그룹들;을 더 포함하고,
    상기 페이지 버퍼 그룹들은,
    상기 복수의 플레인들 각각에 대응되는 복수의 페이지 버퍼들;을 포함하는 메모리 장치.
KR1020200139606A 2020-10-26 2020-10-26 메모리 장치 및 이를 포함하는 메모리 시스템 KR20220055302A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200139606A KR20220055302A (ko) 2020-10-26 2020-10-26 메모리 장치 및 이를 포함하는 메모리 시스템
US17/244,060 US11733921B2 (en) 2020-10-26 2021-04-29 Memory device and memory system including the same
CN202110683733.XA CN114496040A (zh) 2020-10-26 2021-06-21 存储器装置
US17/507,326 US12014781B2 (en) 2020-10-26 2021-10-21 Memory device supporting interleaved operations and memory system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200139606A KR20220055302A (ko) 2020-10-26 2020-10-26 메모리 장치 및 이를 포함하는 메모리 시스템

Publications (1)

Publication Number Publication Date
KR20220055302A true KR20220055302A (ko) 2022-05-03

Family

ID=81258392

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200139606A KR20220055302A (ko) 2020-10-26 2020-10-26 메모리 장치 및 이를 포함하는 메모리 시스템

Country Status (3)

Country Link
US (1) US11733921B2 (ko)
KR (1) KR20220055302A (ko)
CN (1) CN114496040A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12014781B2 (en) * 2020-10-26 2024-06-18 SK Hynix Inc. Memory device supporting interleaved operations and memory system including the same
KR20240139872A (ko) * 2023-03-15 2024-09-24 삼성전자주식회사 스토리지 장치, 스토리지 시스템, 및 메모리 제어 방법
US20230229350A1 (en) * 2023-03-23 2023-07-20 Intel NDTM US LLC Early read operation for storage devices with independent planes and plane groups

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4504138B2 (ja) * 2004-09-03 2010-07-14 株式会社東芝 記憶システム及びそのデータコピー方法
KR101543433B1 (ko) 2009-02-02 2015-08-10 삼성전자주식회사 반도체 메모리 장치 및 그것을 포함하는 메모리 시스템
US20120179883A1 (en) 2011-01-12 2012-07-12 Broadcom Corpotation System and method for dynamically adjusting memory performance
US10114562B2 (en) 2014-09-16 2018-10-30 Sandisk Technologies Llc Adaptive block allocation in nonvolatile memory
KR102671937B1 (ko) * 2017-01-10 2024-06-05 에스케이하이닉스 주식회사 멀티 플레인을 포함하는 비휘발성 메모리 장치
KR20190089365A (ko) 2018-01-22 2019-07-31 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US11119950B2 (en) * 2018-11-13 2021-09-14 SK Hynix Inc. Storage device and method of operating the same
KR102714850B1 (ko) 2019-10-18 2024-10-10 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
JP2021153080A (ja) * 2020-03-24 2021-09-30 キオクシア株式会社 半導体記憶装置

Also Published As

Publication number Publication date
US20220129197A1 (en) 2022-04-28
CN114496040A (zh) 2022-05-13
US11733921B2 (en) 2023-08-22

Similar Documents

Publication Publication Date Title
KR102389431B1 (ko) 저장 장치 및 그 동작 방법
KR102391499B1 (ko) 저장 장치 및 그 동작 방법
CN111258919B (zh) 储存设备及其操作方法
US11733921B2 (en) Memory device and memory system including the same
KR20220082509A (ko) 저장 장치 및 그 동작 방법
KR102714850B1 (ko) 메모리 장치 및 그 동작 방법
KR20210081641A (ko) 스토리지 장치 및 그 동작 방법
KR20210155660A (ko) 메모리 장치 및 이의 제어 방법
KR20210076497A (ko) 스토리지 장치 및 그 동작 방법
CN112527189B (zh) 存储器装置及其操作方法
KR20240118051A (ko) 저장 장치 및 그 동작 방법
KR20220042649A (ko) 저장 장치 및 그 동작 방법
KR20210062343A (ko) 메모리 장치 및 그 동작 방법
KR20200066893A (ko) 메모리 컨트롤러 및 그 동작 방법
CN114121104A (zh) 存储器设备及其操作方法
KR20220048367A (ko) 메모리 장치 및 그 동작 방법
KR20220050677A (ko) 메모리 장치 및 이의 동작 방법
KR102456175B1 (ko) 저장 장치 및 그 동작 방법
KR20220163205A (ko) 메모리 장치 및 그 동작 방법
KR20230020858A (ko) 메모리 장치 및 그 동작 방법
KR20220079235A (ko) 저장 장치 및 그 동작 방법
KR20220023609A (ko) 메모리 장치 및 그 동작 방법
KR20220048864A (ko) 저장 장치 및 그 동작 방법
KR20220060385A (ko) 저장 장치 및 그 동작 방법
KR20220033368A (ko) 메모리 시스템 및 이의 동작 방법