KR100432890B1 - 안정적으로 승압 전압을 발생하는 승압 전압 발생 회로 및그 승압 전압 제어 방법 - Google Patents

안정적으로 승압 전압을 발생하는 승압 전압 발생 회로 및그 승압 전압 제어 방법 Download PDF

Info

Publication number
KR100432890B1
KR100432890B1 KR10-2002-0031927A KR20020031927A KR100432890B1 KR 100432890 B1 KR100432890 B1 KR 100432890B1 KR 20020031927 A KR20020031927 A KR 20020031927A KR 100432890 B1 KR100432890 B1 KR 100432890B1
Authority
KR
South Korea
Prior art keywords
signal
voltage
active
boosted
pump
Prior art date
Application number
KR10-2002-0031927A
Other languages
English (en)
Other versions
KR20030094676A (ko
Inventor
김형동
오치성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0031927A priority Critical patent/KR100432890B1/ko
Priority to US10/370,398 priority patent/US6724242B2/en
Priority to DE10319583.1A priority patent/DE10319583B4/de
Priority to CNB031310281A priority patent/CN100468569C/zh
Publication of KR20030094676A publication Critical patent/KR20030094676A/ko
Application granted granted Critical
Publication of KR100432890B1 publication Critical patent/KR100432890B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/077—Charge pumps of the Schenkel-type with parallel connected charge pump stages
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Dram (AREA)

Abstract

안정적으로 승압 전압을 발생하는 승압 전압 발생 회로 및 그 승압 전압 제어 방법이 개시된다. 본 발명의 승압 전압 발생 회로는 스탠바이 상태 전압 검출 회로, 액티브 상태 전압 검출 회로, 액티브 펌프 신호 발생부, 제1 및 제2 오실레이터, 승압 펌프 신호 발생부, 승압 펄스 신호 발생부, 그리고 제1 및 제2 펌프부를 포함한다. 스탠바이 상태 전압 검출 회로는 스탠바이 모드일 때의 승압 전압을 검출하여 스탠바이 상태 전압 신호를 발생하고, 액티브 상태 전압 검출 회로는 액티브 모드일 때의 승압 전압을 검출하여 액티브 상태 전압 신호를 발생한다. 액티브 펌프 신호 발생부는 액티브 상태 전압 신호 및 액티브 모드 신호에 응답하여 액티브 펌프 신호를 발생한다. 제1 오실레이터는 스탠바이 상태 전압 신호에 응답하여 인에이블되고, 제2 오실레이터는 액티브 펌프 신호에 응답하여 인에이블된다. 승압 펌프 신호 발생부는 제1 오실레이터의 출력과 제2 오실레이터의 출력을 입력하고 액티브 모드 신호에 응답하여 승압 펌프 신호를 발생한다. 승압 펄스 신호 발생부는 액티브 펌프 신호에 응답하여 승압 펄스 신호를 발생한다. 제1 펌프부는 승압 펌프 신호 및 승압 펄스 신호에 응답하여 승압 전압을 발생하고, 제2 펌프부는 액티브 펌프 신호에 응답하여 승압 전압을 발생한다. 따라서, 본 발명의 승압 전압 발생 회로에 의하면 스탠바이 모드일 때의 차아지 펌핑 주기와 액티브 모드일 때 차아지 펌핑 주기가 서로 다르고, 특히, 액티브 모드일 때의 차아지 펌핑 주기가 작고 빨리 VPP 전압 레벨을 상승시키기 때문에, 안정적으로 VPP 전압을 발생한다.

Description

안정적으로 승압 전압을 발생하는 승압 전압 발생 회로 및 그 승압 전압 제어 방법{High voltage generation circuit for sabilizing high voltage and the method of controlling the high voltage}
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 안정적으로 승압 전압을 발생하는 승압 전압 발생 회로 및 승압 전압 제어 방법에 관한 것이다.
일반적으로, DRAM은 외부 전원 전압(이하 "VCC 전압"라고 칭한다)을 입력하여, VCC 보다 낮은 내부 전압(이하 "VINT 전압" 이라 칭한다)과 VCC 보다 높은 승압 전압(이하 "VPP 전압"이라 칭한다)을 발생시키는 전압 발생부들을 포함한다.VINT 전압은 저소비전력을 만족하기 위하여 사용되고, VPP 전압은 트랜지스터의 문턱전압(threshold voltage, 이하 "Vt"라고 칭한다) 손실을 보충하기 위하여 사용된다.
VPP 전압 발생부는 안정적으로 VPP 전압을 발생시키기 위해 액티브 상태일 때와 스탠바이 상태일 때를 구분하여 차아지 펌핑 동작이 제어되는 데, 일본 특허 제10-289574호에 개시되어 있다. 상기 일본 특허 289574호의 전압 발생 회로는 오실레이터와, 제1 부스팅 회로, 제2 부스팅 회로, 그리고 드라이브 파워 제어 회로를 포함한다. 제1 부스팅 회로는 스탠바이 모드일 때 오실레이터의 주기에 따라 VPP 전압을 발생한다. 액티브 모드일 때는 오실레이터 주기에 따라 제2 부스팅 회로와 드라이브 파워 제어 회로가 동작하여 VPP 전압을 발생한다.
그런데, 상기 일본 특허 289574호의 전압 발생 회로는 스탠바이 모드일 때와 액티브 모드일 때 동일한 오실레이터의 주기를 이용하여 차아지 펌핑 동작을 일으킨다. 이는 액티브 모드일 때 VPP 전압에 의해 구동되는 회로 블락들에 의해 VPP 전압레벨이 낮아질 수 있은 데, VPP 전압 레벨을 일정하게 유지시키기에 부족한 문제점을 지닌다.
따라서, 액티브 모드일 때 승압 전압 레벨을 일정하게 유지시킬 수 있는 VPP 전압 발생부가 요구된다.
본 발명의 목적은 안정적으로 승압 전압을 발생하는 승압 전압 발생 회로를 제공하는 데 있다.
본 발명의 다른 목적은 안정적으로 승압 전압을 발생하는 승압 전압 제어 방법을 제공하는 데 있다.
도 1은 본 발명의 일실시예에 따른 승압 전압 발생 회로를 나타내는 도면이다.
도 2는 도 1의 승압 전압 발생 회로의 일부분을 구체적으로 나타내는 도면이다.
도 3은 도 1의 승압 전압 발생 회로에 의해 발생되는 승압 전압의 파형을 나타내는 도면이다.
상기 목적을 달성하기 위하여, 본 발명의 승압 전압 발생 회로는 스탠바이 상태 전압 검출 회로, 액티브 상태 전압 검출 회로, 액티브 펌프 신호 발생부, 제1 및 제2 오실레이터, 승압 펌프 신호 발생부, 승압 펄스 신호 발생부, 그리고 제1 및 제2 펌프부를 포함한다. 스탠바이 상태 전압 검출 회로는 스탠바이 모드일 때의 승압 전압을 검출하여 스탠바이 상태 전압 신호를 발생하고, 액티브 상태 전압 검출 회로는 액티브 모드일 때의 승압 전압을 검출하여 액티브 상태 전압 신호를 발생한다. 액티브 펌프 신호 발생부는 액티브 상태 전압 신호 및 액티브 모드 신호에 응답하여 액티브 펌프 신호를 발생한다. 제1 오실레이터는 스탠바이 상태 전압 신호에 응답하여 인에이블되고, 제2 오실레이터는 액티브 펌프 신호에 응답하여 인에이블된다. 승압 펌프 신호 발생부는 제1 오실레이터의 출력과 제2 오실레이터의 출력을 입력하고 액티브 모드 신호에 응답하여 승압 펌프 신호를 발생한다. 승압 펄스 신호 발생부는 액티브 펌프 신호에 응답하여 승압 펄스 신호를 발생한다. 제1 펌프부는 승압 펌프 신호 및 승압 펄스 신호에 응답하여 승압 전압을 발생하고, 제2 펌프부는 액티브 펌프 신호에 응답하여 승압 전압을 발생한다.
구체적으로, 스탠바이 상태 전압 검출 회로는 전원 전압을 분배하는 제1 전압 분배기와, 승압 전압을 분배하는 제2 전압 분배기와, 그리고 제1 전압 분배기의 출력과 제2 전압 분배기의 출력을 비교하여 스탠바이 상태 전압 신호를 발생하는비교기를 포함한다. 액티브 상태 전압 검출 회로는 전원 전압을 분배하는 제3 전압 분배기와, 액티브 모드 신호 및 반전 액티브 모드 신호에 응답하여 승압 전압을 분배하는 제4 전압 분배기와, 그리고 제3 전압 분배기 출력과 제4 전압 분배기 출력을 비교하여 액티브 상태 전압 신호를 발생하는 비교기를 포함한다.
제1 오실레이터는 스탠바이 상태 전압 신호에 의해 인에이블되며 다수개의 인버터 체인으로 구성되고, 제2 오실레이터는 액티브 펌프 신호에 의해 인에이블되며 다수개의 인버터 체인으로 구성된다. 승압 펄스 신호 발생부는 액티브 펌프 신호를 입력하는 직렬 연결된 홀수개의 인버터 체인과, 인버터 체인의 출력과 액티브 펌프 신호를 입력하는 낸드 게이트, 그리고 액티브 모드 신호와 낸드 게이트의 출력을 입력하여 승압 펄스 신호를 발생하는 낸드 게이트를 포함한다. 제2 오실레이터의 주기는 제1 오실레이터의 주기보다 짧은 것이 특징이다.
상기 다른 목적을 달성하기 위하여, 본 발명의 승압 전압 발생 방법은 스탠바이 모드일 때 승압 전압을 검출하여 스탠바이 상태 전압 신호를 발생하는 단계와, 액티브 모드일 때 승압 전압을 검출하여 액티브 상태 전압 신호를 발생하는 단계와, 스탠바이 상태 전압 신호에 인에이블되어 제1 주기를 갖는 제1 오실레이션 신호를 발생하는 단계와, 액티브 상태 전압 신호에 인에이블되어 제2 주기를 갖는 제2 오실레이션 신호를 발생하는 단계와, 제1 오실레이션 신호와 상기 제2 오실레이션 신호에 응답하여 승압 펌프 신호를 발생하는 단계와, 액티브 상태 전압 신호 및 액티브 모드 신호에 응답하여 액티브 펌프 신호를 발생하는 단계와, 액티브 펌프 신호에 응답하여 소정의 펄스를 갖는 승압 펄스 신호를 발생하는 단계와, 승압펌프 신호, 승압 펄스 신호 그리고 액티브 펌프 신호에 각각 응답하여 차아지 펌핑하여 승압 전압을 발생하는 단계를 포함한다. 바람직하기로, 제2 오실레이션 신호의 상기 제2 주기는 상기 제1 오실레이션 신호의 상기 제1 주기 보다 작다.
따라서, 본 발명에 의하면 스탠바이 모드일 때의 차아지 펌핑 주기와 액티브 모드일 때 차아지 펌핑 주기가 서로 다르고, 특히, 액티브 모드일 때의 차아지 펌핑 주기가 작고 빨리 VPP 전압 레벨을 상승시키기 때문에, 안정적으로 VPP 전압을 발생한다.
도 1은 본 발명의 일실시예에 따른 VPP 전압 발생 회로를 나타내는 도면이다. VPP 전압 발생 회로(100)는 스탠바이 상태 전압 검출 회로(110), 액티브 상태 전압 검출 회로(120), 제1 오실레이터(130), 제2 오실레이터(140), 액티브 펌프 신호 발생부(150), 승압 펌프 신호 발생부(160), 승압 펄스 발생부(170), 제1 펌프부(180) 그리고 제2 펌프부(190)를 포함한다. 스탠바이 상태 전압 검출 회로(110)는 스탠바이 모드일 때의 VPP 전압을 검출하여 스탠바이 상태 전압 신호(STDMV)를 발생하고, 액티브 상태 전압 검출 회로(120)는 액티브 모드일 때의 VPP 전압을 검출하여 액티브 상태 전압 신호(ACTMV)를 발생한다. 제1 오실레이터(130)는 스탠바이 상태 전압 신호(STDMV)에 응답하여 인에이블되고, 제2 오실레이터(140)는 액티브 펌프 신호 발생부(150)의 출력에 응답하여 인에이블된다. 액티브 펌프 신호 발생부(150)는 액티브 상태 전압 신호(ACTMV)와 액티브 모드 신호(ACT)에 응답하여 액티브 펌프 신호(ACT_PUMP)를 발생한다. 승압 펌프 신호 발생부(160)는 제1 오실레이터(130)의 출력과 제2 오실레이터(140)의 출력을 입력하고 액티브 모드 신호(ACT) 및 반전 액티브 모드 신호(ACTB)에 응답하여 승압 펌프 신호(VPPOSC)를 발생한다. 승압 펄스 신호 발생부(170)는 액티브 모드 신호(ACT)와 액티브 펌프 신호(ACT_PUMP)에 응답하여 승압 펄스 신호(VPP_PULSE)를 발생한다. 제1 펌프부(180)는 승압 펄스 신호(VPP_PULSE)에 응답하여 VPP 전압 발생을 시작하고 승압 펌프 신호(VPPOSC)에 응답하여 차아지 펌핑하여 VPP 전압을 발생한다. 제2 펌프부(190)는 액티브 펌프 신호(ACT_PUMP)에 응답하여 차아지 펌핑하여 VPP 전압을 발생한다.
도 2는 도 1의 승압 전압 발생 회로(100)를 구체적으로 나타내는 도면이다. 스탠바이 상태 전압 검출 회로(110)는 스탠바이 모드일 때의 승압 전압을 검출하여 스탠바이 상태 전압 신호(STDMV)를 발생하는 데, 제1 전압 분배기(210), 제2 전압 분배기(213) 그리고 제1 비교기(216)를 포함한다. 제1 전압 분배기(210)는 VCC 전압을 일정한 전압레벨로 분배하며, VCC 전압과 접지전압 사이에 직렬 연결되는 다이오드형의 제1 및 제2 피모스 트랜지스터들(211, 212)로 구성된다. 제2 전압 분배기(213)은 VPP 전압을 일정한 전압레벨로 분배하며, VPP 전압과 접지전압 사이에 직렬 연결되는 다이오드형의 제3 및 제4 피모스 트랜지스터들(214, 215)로 구성된다. 제1 비교기(216)는 제1 전압 분배기(210) 출력과 제2 전압 분배기(216) 출력을 서로 비교하여 스탠바이 상태 전압 신호(STDMV)를 발생한다.
이상적으로 제1 전압 분배기(210)의 출력과 제2 전압 분배기(213)의 출력은 같은 전압레벨을 갖는다. 이 때, VPP 전압이 낮으면 제2 전압 분배기(213)의 출력이 제1 전압 분배기(210)의 출력보다 낮아져 제1 비교기(216)의 출력인 스탠바이상태 전압 신호(STDMV)는 로직 하이레벨이 되어 제1 오실레이터(130)를 인에이블시킨다. 제1 오실레이터(130)의 출력은 이후에 설명될 승압 펌프 신호 발생부(160)로 제공되어 VPP 전압을 발생시킨다. 만약, VPP 전압이 높으면 제2 전압 분배기(213)의 출력이 제1 전압 분배기(210)의 출력 보다 높아져 제1 비교기(216)의 출력 스탠바이 상태 전압 신호(STDMV)는 로직 로우레벨이 되어 제1 오실레이터(130)가 디세이블된다.
액티브 상태 전압 검출 회로(120)는 액티브 모드일 때의 승압 전압을 검출하여 액티브 상태 전압 신호(ACTMV)를 발생하는 데, 제3 전압 분배기(220), 제4 전압 분배기(230) 그리고 제2 비교기(227)를 포함한다. 제3 전압 분배기(220)는 VCC 전압을 이등 분배하며, VCC 전압과 접지 전압 사이에 직렬 연결되는 다이오드형의 제5 및 제6 피모스 트랜지스터들(221, 222)로 구성된다. 제4 전압 분배기(230)는 VPP 전압과 접지 전압 사이에 직렬 연결되는 제7 내지 제9 피모스 트랜지스터들(223, 224, 225)과 제1 엔모스 트랜지스터(226)로 구성된다. 제7 피모스 트랜지스터(223)의 게이트에는 반전 액티브 모드 신호(ACTB)가 연결되고, 제1 엔모스 트랜지스터(226)의 게이트에는 액티브 모드 신호(ACT)가 연결된다. 제8 및 제9 피모스 트랜지스터들(224, 225)은 다이오드형으로 연결된다.
제2 비교기(227)는 제3 전압 분배기(220)의 출력과 제4 전압 분배기(230)의 출력을 비교한다. 스탠바이 모드일 때, 액티브 모드 신호(ACT)와 반전 액티브 모드 신호(ACTB)는 각각 로직 로우레벨과 로직 하이레벨이어서 제4 전압 분배기(230)의 출력은 하이 임피이던스(high-impedence) 상태에 있다. 한편, 액티브 모드일 때는액티브 모드 신호(ACT)와 반전 액티브 모드 신호(ACTB)가 각각 로직 하이레벨과 로직 로우레벨이 되어 제4 전압 분배기(230)는 VPP 전압을 분배한다. 제4 전압 분배기(230)의 출력이 제3 전압 분배기(221)의 출력보다 낮으면, 제2 비교기(227)의 출력 액티브 상태 전압 신호(ACTMV)는 하이레벨로 발생된다. 하이레벨의 액티브 상태 전압 신호(ACTMV)는 제2 오실레이터(140)와 제2 펌프부(190)를 인에이블시키고 승압 펄스 신호 발생부(170)를 통해 승압 펄스 신호(VPP_PULSE)를 발생시킨다. 제4 전압 분배기(230)의 출력이 제3 전압 분배기(221)의 출력보다 높으면, 액티브 상태 전압 신호(ACTMV)는 로직 로우레벨로 발생되어 제2 오실레이터(140)와 제2 펌프부(190), 그리고 승압 펄스 신호 발생부(170)는 디세이블된다.
제1 오실레이터(130)는 다수개의 인버터들(231, 232, 233, 234, 235)의 체인으로 구성되는 데, 약 60ns 정도의 오실레이션 주기를 갖는다. 제1 인버터(231)는 스탠바이 상태 전압 신호(STDMV)에 의해 인에이블되거나 그 출력이 로직 하이레벨로 셋팅된다. 제1 인버터(231)가 인에이블되면 제1 오실레이터(130)가 인에이블되고, 제1 인버터(231) 출력이 셋팅되면 제1 오실레이터(130)는 디세이블된다.
제2 오실레이터(140)도 다수개의 인버터들(241, 242, 243)로 구성되고 약 40ns 정도의 오실레이션 주기를 갖는다. 제1 인버터(241)는 액티브 펌프 신호(ACT_PUMP)에 의해 인에이블되거나 그 출력이 로직 하이레벨로 셋팅된다. 제1 인버터(241)가 인에이블되면 제2 오실레이터(140)가 인에이블되고, 제1 인버터(241) 출력이 셋팅되면 제2 오실레이터(140)는 디세이블된다.
액티브 펌프 신호 발생부(150)는 액티브 상태 전압 신호(ACTMV)와 액티브 모드 신호(ACT)를 입력하는 낸드 게이트(252)와 낸드 게이트(252)의 출력을 반전하는 인버터(254)를 포함한다. 액티브 모드일 때, 액티브 모드 신호가 하이레벨인 상태에서 수신되는 액티브 상태 전압 신호(ACTMV)에 따라 액티브 펌프 신호(ACT_PUMP)가 발생된다. 스탠바이 모드일 때, 액티브 모드 신호가 로우레벨이 되기 때문에, 액티브 펌프 신호(ACT_PUMP)는 로우레벨로 발생되어 제2 오실레이터(140)와 제2 펌프부(190)를 디세이블시키고, 승압 펄스 신호(VPP_PULSE)는 로우레벨로 발생된다.
승압 펌프 신호 발생부(160)는 제1 오실레이터(130)의 출력과 반전 액티브 모드 신호(ACTB)를 입력하는 제1 낸드 게이트(271)와, 제2 오실레이터(140)의 출력과 액티브 모드 신호(ACT)를 입력하는 제2 낸드 게이트(272), 그리고 제1 및 제2 낸드 게이트(271, 272)의 출력을 입력하여 승압 펌프 신호(VPPOSC)를 발생하는 제3 낸드 게이트(273)를 포함한다. 스탠바이일 때, 하이레벨의 반전 액티브 모드 신호(ACTB)인 상태에서 입력되는 제1 오실레이터(130)의 출력에 따라 승압 펌프 신호(VPPOSC)가 발생된다. 액티브 모드일 때, 하이레벨의 액티브 모드 신호(ACT)인 상태에서 입력되는 제2 오실레이터(140)의 출력에 따라 승압 펌프 신호(VPPOSC)가 발생된다. 승압 펌프 신호(VPPOSC)는 제1 펌프부(180)를 통해 차아지 펌핑 동작을 일으켜 VPP 전압을 발생시킨다.
승압 펄스 신호 발생부(170)는 액티브 펌프 신호(ACT_PUMP)를 입력하는 직렬 연결된 제1 내지 제5 인버터(261, 262, 263, 264, 265), 제5 인버터(265)의 출력과 액티브 펌프 신호(ACT_PUMP)를 입력하는 제1 낸드 게이트(266), 그리고 제1 낸드 게이트(266)의 출력과 액티브 모드 신호(ACT)를 입력하여 승압 펄스신호(VPP_PULSE)를 발생하는 제2 낸드 게이트(267)를 포함한다. 액티브 모드일 때, 하이레벨의 액티브 펌프 신호(ACT_PUMP)에 응답하여 승압 펄스 신호(VPP_PULSE)가 하이레벨의 펄스형으로 발생된다. 하이레벨의 승압 펄스 신호(VPP_PULSE)는 제1 펌프부(180)로 제공되는 데, 승압 펌프 신호 발생부(160)의 출력이 셋팅되기 전에 제1 펌프부(180)를 구동시켜 차아지 펌핑에 의해 VPP 전압을 발생시킨다.
제1 및 제2 펌프부(180, 190)는 차아지 펌핑 동작을 수행하여 VPP 전압을 설정된 전압레벨로까지 승압시키는 통상의 회로로 구성된다.
도 3은 본 발명의 승압 전압 발생 회로(100)에 의해 발생되는 승압 전압(VPP)의 파형을 나타내는 도면이다. 도 3을 참조하면, 액티브 모드일 때 낮아진 VPP 전압은 액티브 펌프 신호(ACT_PUMP)에 의해 제2 펌프부(190)가 구동되어 VPP 전압 레벨이 상승된다(ⓐ). 이 후 승압 펄스 신호(VPP_PULSE)에 의해 제1 펌프부(180)가 구동되어 VPP 전압 레벨이 상승하고(ⓑ), 승압 펌프 신호(VPPOSC)에 의해 구동되는 제1 펌프부(170)를 통해 VPP 전압이 완전하게 보충된다(ⓒ).
따라서, 본 발명의 승압 전압 발생 회로(100)은 승압 전압(VPP)을 보충하기 위해, 스탠바이 모드일 때 제1 오실레이터(130)를 인에이블시켜 60ns 주기에 따라 차아지 펌핑 동작을 일으켜 VPP 전압을 발생시킨다. 그리고, 액티브 모드일 때는 제2 오실레이터(140)를 인에이블시켜 40ns 주기에 따라 차아지 펌핑 동작을 일으켜 VPP 전압을 발생시킨다. 또한, 승압 펄스 신호(VPP_PULSE)에 의해 제2 오실레이터(140)가 셋팅되기 전에 제1 펌프부(180)를 구동시키기 때문에, 낮아진 VPP 전압레벨을 빨리 상승시킨다. 따라서, 액티브 모드일 때 차아지 펌핑 주기가작고 빨리 VPP 전압 레벨을 상승시키기 때문에, 안정적으로 VPP 전압을 발생한다.
이상에서, 본 발명은 실시예들을 들어 기술하였지만 이는 예시적인 것에 불과하며 본 발명의 기술적 사상 및 범위를 제한하거나 한정하는 것은 아니다. 그러므로, 본 발명의 기술적 사상 및 범위를 벗어나지 않는 한도 내에서 다양한 변화 및 변경이 가능함은 물론이다.
상술한 본 발명의 승압 전압 발생 회로에 의하면 스탠바이 모드일 때의 차아지 펌핑 주기와 액티브 모드일 때 차아지 펌핑 주기가 서로 다르고, 특히, 액티브 모드일 때의 차아지 펌핑 주기가 작고 빨리 VPP 전압 레벨을 상승시키기 때문에, 안정적으로 VPP 전압을 발생한다.

Claims (9)

  1. 스탠바이 모드일 때의 승압 전압을 검출하여 스탠바이 상태 전압 신호를 발생하는 스탠바이 상태 전압 검출 회로;
    액티브 모드일 때의 상기 승압 전압을 검출하여 액티브 상태 전압 신호를 발생하는 액티브 상태 전압 검출 회로;
    상기 액티브 상태 전압 신호 및 액티브 모드 신호에 응답하여 액티브 펌프 신호를 발생하는 액티브 펌프 신호 발생부;
    상기 스탠바이 상태 전압 신호에 응답하여 인에이블되는 제1 오실레이터;
    상기 액티브 펌프 신호에 응답하여 인에이블되는 제2 오실레이터;
    상기 제1 오실레이터의 출력과 상기 제2 오실레이터의 출력을 입력하고 상기 액티브 모드 신호에 응답하여 승압 펌프 신호를 발생하는 승압 펌프 신호 발생부;
    상기 액티브 펌프 신호에 응답하여 승압 펄스 신호를 발생하는 승압 펄스 신호 발생부;
    상기 승압 펌프 신호 및 상기 승압 펄스 신호에 응답하여 승압 전압을 발생하는 제1 펌프부; 및
    상기 액티브 펌프 신호에 응답하여 상기 승압 전압을 발생하는 제2 펌프부를 구비하는 것을 특징으로 하는 승압 전압 발생 회로.
  2. 제1항에 있어서, 상기 스탠바이 상태 전압 검출 회로는
    전원 전압을 분배하는 제1 전압 분배기;
    상기 승압 전압을 분배하는 제2 전압 분배기; 및
    상기 제1 전압 분배기의 출력과 상기 제2 전압 분배기의 출력을 비교하여 상기 스탠바이 상태 전압 신호를 발생하는 비교기를 구비하는 것을 특징으로 하는 승압 전압 발생 회로.
  3. 제1항에 있어서, 상기 액티브 상태 전압 검출 회로는
    전원 전압을 분배하는 제3 전압 분배기;
    액티브 모드 신호 및 반전 액티브 모드 신호에 응답하여 상기 승압 전압을 분배하는 제4 전압 분배기; 및
    상기 제3 전압 분배기 출력과 상기 제4 전압 분배기 출력을 비교하여 상기 액티브 상태 전압 신호를 발생하는 비교기를 구비하는 것을 특징으로 하는 승압 전압 발생 회로.
  4. 제1항에 있어서, 상기 제1 오실레이터는
    상기 스탠바이 상태 전압 신호에 의해 인에이블되고, 다수개의 인버터 체인으로 구성되는 것을 특징으로 하는 승압 전압 발생 회로.
  5. 제1항에 있어서, 상기 제2 오실레이터는
    상기 액티브 펌프 신호에 의해 인에이블되고, 다수개의 인버터 체인으로 구성되는 것을 특징으로 하는 승압 전압 발생 회로.
  6. 제1항에 있어서, 상기 승압 펄스 신호 발생부는
    상기 액티브 펌프 신호를 입력하는 직렬 연결된 홀수개의 인버터 체인;
    상기 인버터 체인의 출력과 상기 액티브 펌프 신호를 입력하는 낸드 게이트; 및
    상기 액티브 모드 신호와 상기 낸드 게이트의 출력을 입력하여 상기 승압 펄스 신호를 발생하는 낸드 게이트를 구비하는 것을 특징으로 하는 승압 전압 발생 회로.
  7. 제1항에 있어서, 상기 제2 오실레이터의 주기는
    상기 제1 오실레이터의 주기보다 짧은 것을 특징으로 하는 승압 전압 발생 회로.
  8. 스탠바이 모드일 때 승압 전압을 검출하여 스탠바이 상태 전압 신호를 발생하는 단계;
    액티브 모드일 때 상기 승압 전압을 검출하여 액티브 상태 전압 신호를 발생하는 단계;
    상기 스탠바이 상태 전압 신호에 인에이블되어 제1 주기를 갖는 제1 오실레이션 신호를 발생하는 단계;
    상기 액티브 상태 전압 신호에 인에이블되어 제2 주기를 갖는 제2 오실레이션 신호를 발생하는 단계;
    상기 제1 오실레이션 신호와 상기 제2 오실레이션 신호에 응답하여 승압 펌프 신호를 발생하는 단계;
    상기 액티브 상태 전압 신호 및 상기 액티브 모드 신호에 응답하여 액티브 펌프 신호를 발생하는 단계;
    상기 액티브 펌프 신호에 응답하여 소정의 펄스를 갖는 승압 펄스 신호를 발생하는 단계; 및
    상기 승압 펌프 신호, 상기 승압 펄스 신호 그리고 상기 액티브 펌프 신호에 각각 응답하여 차아지 펌핑하여 상기 승압 전압을 발생하는 단계를 구비하는 것을 특징으로 하는 승압 전압 발생 방법.
  9. 제8항에 있어서, 상기 승압 전압 발생 방법은
    상기 제2 오실레이션 신호의 상기 제2 주기가 상기 제1 오실레이션 신호의 상기 제1 주기 보다 작은 것을 특징으로 하는 승압 전압 발생 방법.
KR10-2002-0031927A 2002-06-07 2002-06-07 안정적으로 승압 전압을 발생하는 승압 전압 발생 회로 및그 승압 전압 제어 방법 KR100432890B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2002-0031927A KR100432890B1 (ko) 2002-06-07 2002-06-07 안정적으로 승압 전압을 발생하는 승압 전압 발생 회로 및그 승압 전압 제어 방법
US10/370,398 US6724242B2 (en) 2002-06-07 2003-02-20 Pump circuits and methods for integrated circuits including first and second oscillators and first and second pumps
DE10319583.1A DE10319583B4 (de) 2002-06-07 2003-04-24 Pumpschaltung und Verfahren zum Erzeugen einer erhöhten Spannung
CNB031310281A CN100468569C (zh) 2002-06-07 2003-05-14 用于集成电路的泵激电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0031927A KR100432890B1 (ko) 2002-06-07 2002-06-07 안정적으로 승압 전압을 발생하는 승압 전압 발생 회로 및그 승압 전압 제어 방법

Publications (2)

Publication Number Publication Date
KR20030094676A KR20030094676A (ko) 2003-12-18
KR100432890B1 true KR100432890B1 (ko) 2004-05-22

Family

ID=29707737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0031927A KR100432890B1 (ko) 2002-06-07 2002-06-07 안정적으로 승압 전압을 발생하는 승압 전압 발생 회로 및그 승압 전압 제어 방법

Country Status (4)

Country Link
US (1) US6724242B2 (ko)
KR (1) KR100432890B1 (ko)
CN (1) CN100468569C (ko)
DE (1) DE10319583B4 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022117A (ja) * 2002-06-19 2004-01-22 Renesas Technology Corp 半導体装置
KR100520138B1 (ko) * 2002-11-28 2005-10-10 주식회사 하이닉스반도체 펌핑전압 발생장치
JP3902769B2 (ja) * 2003-08-29 2007-04-11 松下電器産業株式会社 降圧電圧出力回路
KR100586545B1 (ko) * 2004-02-04 2006-06-07 주식회사 하이닉스반도체 반도체 메모리 장치의 오실레이터용 전원공급회로 및 이를이용한 전압펌핑장치
KR100604657B1 (ko) * 2004-05-06 2006-07-25 주식회사 하이닉스반도체 최적화된 내부전압을 공급할 수 있는 전원공급회로를구비하는 반도체 메모리 장치
WO2006059501A1 (ja) * 2004-12-03 2006-06-08 Rohm Co., Ltd チャージポンプ回路の駆動回路および電源装置ならびに発光装置
KR100674961B1 (ko) * 2005-02-26 2007-01-26 삼성전자주식회사 부가 펌프 회로를 구비하는 승압전압 발생회로 및 이의 승압전압 발생방법
KR100727440B1 (ko) * 2005-03-31 2007-06-13 주식회사 하이닉스반도체 내부전원 생성장치
KR100733414B1 (ko) * 2005-04-30 2007-06-29 주식회사 하이닉스반도체 내부전원 생성장치
KR100733419B1 (ko) * 2005-04-30 2007-06-29 주식회사 하이닉스반도체 내부전원 생성장치
KR100748555B1 (ko) * 2005-06-28 2007-08-10 삼성전자주식회사 반도체 메모리 장치의 기판 바이어스 전압 발생 회로
KR100772546B1 (ko) * 2005-09-29 2007-11-02 주식회사 하이닉스반도체 고전압 생성장치 및 그를 사용한 메모리 장치의 워드라인구동 고전압 생성장치
US7710193B2 (en) 2005-09-29 2010-05-04 Hynix Semiconductor, Inc. High voltage generator and word line driving high voltage generator of memory device
JP4946260B2 (ja) 2006-08-16 2012-06-06 富士通セミコンダクター株式会社 アンチヒューズ書込電圧発生回路を内蔵する半導体メモリ装置
TWI331342B (en) 2007-04-24 2010-10-01 Nanya Technology Corp Voltage booster and a memory structure applying the same
CN101295536B (zh) * 2007-04-24 2011-08-17 南亚科技股份有限公司 升压电路及应用其的内存结构
JP5343544B2 (ja) * 2008-12-08 2013-11-13 富士通セミコンダクター株式会社 半導体メモリ、半導体装置およびシステム
KR101001145B1 (ko) * 2008-12-26 2010-12-17 주식회사 하이닉스반도체 상변환 메모리 장치의 내부전압 생성회로 및 생성방법
KR101484557B1 (ko) * 2009-01-07 2015-01-21 삼성전자주식회사 전압 발생부 및 이를 포함하는 메모리 장치
US8872552B2 (en) 2012-09-29 2014-10-28 Infineon Technologies Austria Ag High-side semiconductor-switch low-power driving circuit and method
KR101950322B1 (ko) * 2012-12-11 2019-02-20 에스케이하이닉스 주식회사 전압 생성회로
JP2014160525A (ja) * 2013-02-20 2014-09-04 Renesas Electronics Corp 内部電圧発生回路
CN104867522B (zh) * 2015-05-31 2017-12-22 上海交通大学 一种高速低功耗电荷泵sram及其实现方法
CN108377091B (zh) * 2018-04-12 2019-10-25 武汉新芯集成电路制造有限公司 电荷泵驱动电路
KR20210111565A (ko) 2020-03-03 2021-09-13 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
KR20220151748A (ko) * 2021-05-07 2022-11-15 삼성전자주식회사 비휘발성 메모리 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0620471A (ja) * 1992-06-30 1994-01-28 Hitachi Ltd ダイナミック型ｒａｍ
KR960035622A (ko) * 1995-03-24 1996-10-24 김주용 전하 펌프 회로
KR970003228A (ko) * 1995-06-30 1997-01-28 김주용 전위 펌핑회로
KR970023357A (ko) * 1995-10-12 1997-05-30 문정환 메모리의 기판전압 공급 제어회로
US6275096B1 (en) * 1999-12-14 2001-08-14 International Business Machines Corporation Charge pump system having multiple independently activated charge pumps and corresponding method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1221261B (it) * 1988-06-28 1990-06-27 Sgs Thomson Microelectronics Moltiplicatore di tensione omos
JPH07105681A (ja) * 1993-10-07 1995-04-21 Mitsubishi Electric Corp 半導体装置
KR0172337B1 (ko) * 1995-11-13 1999-03-30 김광호 반도체 메모리장치의 내부승압전원 발생회로
AU5165798A (en) * 1996-11-05 1998-05-29 Aplus Flash Technology, Inc. Positive/negative high voltage charge pump system
JPH10201222A (ja) * 1996-12-27 1998-07-31 Fujitsu Ltd 昇圧回路及びこれを用いた半導体装置
JP3904282B2 (ja) * 1997-03-31 2007-04-11 株式会社ルネサステクノロジ 半導体集積回路装置
JPH10289574A (ja) 1997-04-10 1998-10-27 Fujitsu Ltd 電圧発生回路を有した半導体装置
KR100257866B1 (ko) * 1997-04-11 2000-06-01 윤종용 챠아지 펌핑 회로를 가지는 불 휘발성 메모리 장치
US6278316B1 (en) * 1998-07-30 2001-08-21 Kabushiki Kaisha Toshiba Pump circuit with reset circuitry
KR100308502B1 (ko) * 1999-06-29 2001-11-01 박종섭 고전압 발생장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0620471A (ja) * 1992-06-30 1994-01-28 Hitachi Ltd ダイナミック型ｒａｍ
KR960035622A (ko) * 1995-03-24 1996-10-24 김주용 전하 펌프 회로
KR970003228A (ko) * 1995-06-30 1997-01-28 김주용 전위 펌핑회로
KR970023357A (ko) * 1995-10-12 1997-05-30 문정환 메모리의 기판전압 공급 제어회로
US6275096B1 (en) * 1999-12-14 2001-08-14 International Business Machines Corporation Charge pump system having multiple independently activated charge pumps and corresponding method

Also Published As

Publication number Publication date
KR20030094676A (ko) 2003-12-18
DE10319583B4 (de) 2014-11-20
CN100468569C (zh) 2009-03-11
US6724242B2 (en) 2004-04-20
DE10319583A1 (de) 2004-01-08
US20030227321A1 (en) 2003-12-11
CN1467748A (zh) 2004-01-14

Similar Documents

Publication Publication Date Title
KR100432890B1 (ko) 안정적으로 승압 전압을 발생하는 승압 전압 발생 회로 및그 승압 전압 제어 방법
US7397298B2 (en) Semiconductor device having internal power supply voltage generation circuit
KR950002015B1 (ko) 하나의 오실레이터에 의해 동작되는 정전원 발생회로
KR0172337B1 (ko) 반도체 메모리장치의 내부승압전원 발생회로
US7733162B2 (en) Plumping voltage generating circuit
US7429883B2 (en) Oscillator configured to complete an output pulse after inactivation
KR100728553B1 (ko) 반도체 집적회로 및 그 내부전압 제어방법
US7315195B2 (en) High voltage generation circuit
US6225854B1 (en) Voltage boosting circuit having cross-coupled precharge circuits
US7623394B2 (en) High voltage generating device of semiconductor device
US20090167425A1 (en) Semiconductor memory device having back-bias voltage in stable range
KR100626387B1 (ko) 반도체 메모리 장치의 발진회로
JP3735824B2 (ja) 昇圧回路を備えた半導体メモリ装置
KR19990050472A (ko) 승압전압 발생회로
KR100554841B1 (ko) 고전압 스위치 회로
KR20090070543A (ko) 반도체 소자
KR0174767B1 (ko) 승압 전위 발생 기능을 갖는 반도체 기억장치
US7276959B2 (en) Pumping circuit of semiconductor device
KR100398575B1 (ko) 반도체 메모리 장치의 고전압 발생회로
US7221573B2 (en) Voltage up converter
KR100825021B1 (ko) 내부전압 생성기
KR100799103B1 (ko) 반도체 소자
KR100218247B1 (ko) 고전압 발생기
US7642839B2 (en) Current consumption prevention apparatus of a high voltage generator
KR20100064157A (ko) 내부 전압 생성회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee