KR20090070543A - 반도체 소자 - Google Patents

반도체 소자 Download PDF

Info

Publication number
KR20090070543A
KR20090070543A KR1020070138582A KR20070138582A KR20090070543A KR 20090070543 A KR20090070543 A KR 20090070543A KR 1020070138582 A KR1020070138582 A KR 1020070138582A KR 20070138582 A KR20070138582 A KR 20070138582A KR 20090070543 A KR20090070543 A KR 20090070543A
Authority
KR
South Korea
Prior art keywords
back bias
bias voltage
level
signal
response
Prior art date
Application number
KR1020070138582A
Other languages
English (en)
Other versions
KR100913958B1 (ko
Inventor
박재범
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070138582A priority Critical patent/KR100913958B1/ko
Priority to US12/165,028 priority patent/US7768843B2/en
Publication of KR20090070543A publication Critical patent/KR20090070543A/ko
Application granted granted Critical
Publication of KR100913958B1 publication Critical patent/KR100913958B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자의 동작모드에 따라 그 구동력을 변화하여 백 바이어스 전압(VBB)을 생성할 수 있는 회로에 관한 것으로서, 다수의 액티브 신호에 응답하여 액티브 펌핑 제어신호를 생성하기 위한 액티브 펌핑 제어신호 생성수단; 백 바이어스 전압단의 레벨을 검출하기 위한 전압검출수단; 상기 전압검출수단의 출력신호에 응답하여 예정된 주파수로 발진하는 발진신호를 생성하기 위한 발진수단; 상기 발진신호 및 상기 액티브 펌핑 제어신호에 응답하여 전하펌핑 동작을 수행함으로써 상기 백 바이어스 전압단을 구동하기 위한 제1전하펌핑수단; 및 상기 발진신호에 응답하여 전하펌핑 동작을 수행함으로써 상기 백 바이어스 전압단을 구동하기 위한 제2전하펌핑수단을 구비하는 반도체 소자를 제공한다.
백 바이어스 전압, 승압전압, 기생 캐패시터, 커플링 효과, 액티브 모드, 스탠바이 모드

Description

반도체 소자{SEMICONDUCTOR DEVICE}
본 발명은 반도체 설계 기술에 관한 것으로서, 더 자세히는, 반도체 소자에서 백 바이어스 전압(VBB)을 생성하기 위한 회로에 관한 것이며, 특히, 반도체 소자의 동작모드에 따라 그 구동력을 변화하여 백 바이어스 전압(VBB)을 생성할 수 있는 회로에 관한 것이다.
DRAM을 비롯한 대부분의 반도체 소자는 외부로부터 공급되는 전원전압(VDD) 및 접지전압(VSS)을 사용하여 다양한 전압레벨을 갖는 다수의 내부전압을 발생시키기 위한 내부전압 발생기를 칩 내에 구비함으로써 칩 내부회로의 동작에 필요한 다수의 내부전압을 자체적으로 공급하고 있다.
이러한, 다수의 내부전압을 생성하는 과정에는 일반적으로, 기준(Reference)전압레벨을 갖는 기준전압을 생성하는 과정과, 발생된 기준전압을 사용하여 차지 펌핑(charge pumping) 또는 다운 컨버팅(down converting)등의 방식을 통해 내부전압을 생성하는 과정이 포함된다.
여기서, 차지 펌핑(charge pumping) 방식을 사용하여 생성하는 대표적인 내부전압으로는 승압전압(VPP)과 백 바이어스 전압(VBB)이 있고, 다운 컨버팅(down converting) 방식을 사용하여 생성하는 대표적인 내부전압으로는 코어전압(VCORE)이 있다.
간단히 설명하면, 코어전압(VCORE)은 외부전원전압(VDD)보다 낮은 전압레벨을 갖고 접지전압(VSS)보다 높은 전압레벨을 갖는 전압으로써, 메모리 셀에 저장된 데이터의 전압레벨을 유지하는데 필요한 전력의 크기를 줄이고 셀 트랜지스터의 안정적인 동작을 위해 생성한다.
그리고, 승압전압(VPP)은 외부전원전압(VDD)보다 높은 전압레벨을 갖는 전압으로써, 메모리 셀을 액세스할 때 셀 트랜지스터의 게이트와 접속되어 있는 워드라인(word line)에 공급하여 셀 트랜지스터의 문턱전압(Threshold voltage : Vth)에 의해 발생하는 셀 데이터의 손실을 방지하기 위해 생성한다.
또한, 백 바이어스 전압(VBB)은 외부접지전압(VSS)보다 낮은 전압레벨을 갖는 전압으로써, 셀 트랜지스터에 대한 바디 이펙트(body effect) 효과에 의해 셀 트랜지스터의 문턱전압(Vth)이 변화하는 것을 감소시켜 셀 트랜지스터 동작의 안전성을 높이고, 셀 트랜지스터에서 발생하는 채널 누설 전류(channel leakage current)를 감소시키기 위해 생성한다.
전술한 내부전압(VPP, VBB, VCORE)을 생성하는 내부전압 생성기는 반도체 메모리 소자의 동작 전압 영역 및 동작 범위 온도 내에서 일정 편차의 값을 갖고 동작하도록 설계된다.
그런데, 워드라인(word line)을 제어하기 위한 회로 및 메모리 셀을 둘러싼 주변회로에서 사용되는 다음과 같은 구조를 갖는 MOS 트랜지스터로 인해 백 바이어스 전압(VBB)과 승압전압(VPP) 사이에 기생 캐패시터의 커플링 효과가 발생하는 문제가 발생할 수 있다.
도 1은 종래기술에 따른 반도체 소자의 워드라인(word line)을 제어하기 위한 회로 및 메모리 셀을 둘러싼 주변회로에서 사용되는 MOS 트랜지스터의 구조를 도시한 도면이다.
도 1을 참조하면, 종래기술에 따른 반도체 소자의 워드라인(word line)을 제어하기 위한 회로 및 메모리 셀을 둘러싼 주변회로에서 사용되는 MOS 트랜지스터는, 최하단의 P-기판(P-Substrate)안에 딥 N웰(Deep N-Well) 그리고, 그 안에 P웰(P-Well)이 있는 구조이다.
구체적으로, 딥 N웰(Deep N-Well)에는 P+가 드레인과 소스에 접속되어 PMOS 트랜지스터(100)로서 동작하고, 이때, 소스에는 승압전압(VPP)이 인가된다.
그리고, P웰(P-Well)에는 N+가 드레인과 소스에 접속되어 NMOS 트랜지스터(120)로서 동작하고, 이때, 소스에 접지전압(VSS)가 인가된다.
또한, PMOS 트랜지스터(100)의 바이어스 단에 N+가 접속되어 승압전압(VPP)이 인가되고, NMOS 트랜지스터(120)의 바이어스 단에 P+가 접속되어 백 바이어스 전압(VBB)이 인가된다.
이렇게, 전술한 바와 같이 서로 인접한 PMOS 트랜지스터(100)와 NMOS 트랜지 스터(120)의 바이어스 단에 반도체 소자 내에서 전압레벨 차이가 가장 많이 나는 승압전압(VPP)과 백 바이어스 전압(VBB)이 인가되면, 도면에 도시된 바와 같이 P웰(P-Well)과 딥 N웰(Deep N-Well) 사이에 기생 캐패시터(140)의 커플링 효과가 발생하여 백 바이어스 전압(VBB)의 레벨이 변동하지 않아야 하는 상황임에도 불구하고 승압전압(VPP)의 레벨이 변동함에 따라 백 바이어스 전압(VBB)의 레벨이 변동하는 문제가 발생할 수 있다. 물론, 반대로 승압전압(VPP)의 레벨이 변동하지 않아야 하는 상황임에도 불구하고 백 바이어스 전압(VBB)의 레벨이 변동함에 따라 승압전압(VPP)의 레벨이 변동하는 문제점이 발생할 수 있다.
즉, 승압전압(VPP)을 생성하기 위한 회로와 백 바이어스 전압(VBB)을 생성하기 위한 회로가 서로 힘 싸움을 하며, 상대적으로 더 강한 구동력을 갖는 쪽의 전압 쪽으로 상대적으로 더 작은 구동력을 갖는 전압의 레벨이 끌려가는 문제점이 발생한다.
전술한 바와 같은 이유로 인해 승압전압(VPP)을 생성하기 위한 회로와 백 바이어스 전압(VBB)을 생성하기 위한 회로가 서로 힘 싸움을 할 때, 일반적인 반도체 소자에서 그 구동력이 밀리는 쪽은 주로 백 바이어스 전압(VBB)을 생성하기 위한 회로 쪽이다. 즉, 승압전압(VPP)의 레벨이 변동할 때 - 주로 그 레벨이 상승할 때 - 백 바이어스 전압(VBB)의 레벨도 따라서 변동한다.
이와 같은 이유는, 백 바이어스 전압(VBB)을 생성하기 위한 회로와 승압전압(VPP)을 생성하기 위한 회로가 다음과 같이 서로 다른 구성을 갖기 때문이다.
도 2는, 종래기술에 따른 반도체 소자에서 백 바이어스 전압(VBB)을 생성하기 위한 회로와 승압전압(VPP)을 생성하기 위한 회로를 비교하여 도시한 블록 다이어그램이다.
도 2를 참조하면, 종래기술에 따른 반도체 소자에서 백 바이어스 전압(VBB)을 생성하기 위한 회로는, 백 바이어스 전압(VBB)단의 레벨을 검출하기 위한 백 바이어스 전압 검출부(200)와, 백 바이어스 전압 검출부(200)의 출력신호(VBB_DET)에 응답하여 예정된 주파수로 발진하는 발진신호(VBB_OSC)를 생성하기 위한 발진부(210), 및 발진신호(VBB_OSC)에 응답하여 전하펌핑 동작을 수행함으로써 백 바이어스 전압(VBB)단을 구동하기 위한 백 바이어스 전하펌핑부(220)를 구비한다.
그리고, 종래기술에 따른 반도체 소자에서 승압전압(VPP)을 생성하기 위한 회로는, 승압전압(VPP)단의 레벨을 검출하기 위한 승압전압 검출부(250)와, 승압전압 검출부(250)의 출력신호(VPP_DET1, VPP_DET2)에 각각 응답하여 예정된 주파수로 발진하는 제1 및 제2발진신호(VPP_OSC1, VPP_OSC2)를 생성하기 위한 제1 및 제2발진부(260, 270)와, 제1발진신호(VPP_OSC1)에 응답하여 전하펌핑 동작을 수행함으로써 승압전압(VPP)단을 구동하기 위한 제1승압전압 펌핑부(280), 및 제2발진신호(VPP_OSC2)에 응답하여 전하펌핑 동작을 수행함으로써 승압전압(VPP)단을 구동하기 위한 제2승압전압 펌핑부(290)를 구비한다.
여기서, 승압전압 검출부(250)는, 반도체 소자의 동작에 따라 활성화 구간이 서로 다른 2개의 출력신호(VPP_DET1, VPP_DET2)를 출력한다. 구체적으로, 반도체 소자가 액티브(ACTIVE) 동작을 수행하는 경우 상대적으로 긴 활성화구간을 갖는 제 1검출신호(VPP_DET1)를 출력하지만, 반도체 소자가 스탠바이(STANDBY) 동작을 수행하는 경우 상대적으로 짧은 활성화구간을 갖는 제2검출신호(VPP_DET2)를 출력한다. 이때, 승압전압 검출부(250)는, 액티브 동작 제어신호(ACT_CON)에 응답하여 반도체 소자가 스탠바이(STANDBY) 동작을 수행하는지 아님 액티브(ACTIVE) 동작을 수행하는지 알 수 있다.
그리고, 제1 및 제2발진부(260, 270)는, 각각 제1 및 제2검출신호(VPP_DET1, VPP_DET2)에 응답하여 예정된 주파수로 발진하는 제1 및 제2발진신호(VPP_OSC1, VPP_OSC2)를 출력하는데, 이때, 제1발진신호(VPP_OSC1)와 제2발진신호(VPP_OSC2)는 서로 같은 주파수를 가질 수도 있고, 서로 다른 주파수를 가질 수도 있다. 하지만, 제1발진신호(VPP_OSC1)가 발진상태를 유지하는 구간은 제1검출신호(VPP_DET1)의 활성화구간에 대응하고, 제2발진신호(VPP_OSC2)가 발진상태를 유지하는 구간은 제2검출신호(VPP_DET2)의 활성화구간에 대응하므로 제1발진신호(VPP_OSC1)가 발진상태를 유지하는 구간이 제2발진신호(VPP_OSC2)가 발진상태를 유지하는 구간보다 길다.
따라서, 반도체 소자가 액티브(ACTIVE) 동작을 수행하는 경우 상대적으로 긴 시간 동안 제1승압전압 펌핑부(280)가 동작하여 승압전압(VPP)단을 구동하고, 반도체 소자가 스탠바이(STANDBY) 동작을 수행하는 경우 상대적으로 짧은 시간 동안 제2승압전압(290)가 동작하여 승압전압(VPP)단을 구동한다. 이는, 반도체 소자가 액티브(ACTIVE) 동작을 수행하는 동안 승압전압(VPP)을 사용하는 빈도가 더 많아지기 때문이다.
정리해보면, 전술한 백 바이어스 전압(VBB)을 생성하기 위한 회로는 반도체 소자의 동작과 상관없이 백 바이어스 전압(VBB)단의 레벨이 예정된 레벨 이상으로 상승할 때, 그 동작을 시작하는 방식이다.
반면에, 전술한 승압전압(VPP)을 생성하기 위한 회로는 승압전압(VPP)단의 레벨이 예정된 레벨 이하로 하강할 때라도, 반도체 소자의 액티브(ACTIVE) 동작 또는 반도체 소자의 스탠바이(STANDBY) 동작에 따라 그 구동력 및 동작시간이 서로 달라지는 방식이다.
이에 따라, 반도체 소자가 스탠바이(STANDBY) 동작을 수행하는 도중에는, 승압전압(VPP)을 생성하기 위한 회로에서 승압전압(VPP)단의 레벨을 상승시키는 힘은 상대적으로 약한 편이고, 백 바이어스 전압(VBB)을 생성하기 위한 회로에서 백 바이어스 전압(VBB)단의 레벨을 하강시키려는 힘은 일정하므로, 백 바이어스 전압(VBB)단의 레벨이 승압전압(VPP)단의 레벨변동에 상대적으로 작게 영향을 받아 예정된 백 바이어스 전압(VBB)의 레벨을 유지한다.
하지만, 반도체 소자가 액티브(ACTIVE) 동작을 수행하는 동중에는, 승압전압(VPP)을 생성하기 위한 회로에서 승압전압(VPP)단의 레벨을 상승시키는 힘은 상대적으로 강한 편이고, 백 바이어스 전압(VPP)을 생성하기 위한 회로에서 백 바이어스 전압(VBB)단의 레벨을 하강시키려는 힘은 일정하므로, 백 바이어스 전압(VBB)단의 레벨이 승압전압(VPP)단의 레벨변동에 상대적으로 크게 영향을 받아 예정된 백 바이어스 전압(VBB)의 레벨을 유지하지 못하고 그 레벨이 크게 상승한다.
이렇게, 백 바이어스 전압(VBB)의 레벨이 반도체 소자의 동작에 따라 변동하는 문제는, 반도체 소자의 메모리 셀에서 발생하는 채널 누설 전류(channel leakage current)를 증가시키는 문제 및 셀 트랜지스터의 동작이 불안정해지는 문제의 원인이 되며, 이로 인해, 반도체 소자의 리프레쉬(refresh) 주기가 감소하는 문제가 발생한다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로서, 반도체 소자의 동작모드에 따라 그 구동력을 변화하여 백 바이어스 전압(VBB)단을 구동함으로써, 반도체 소자의 동작모드와 상관없이 안정적으로 예정된 레벨을 유지할 수 있는 백 바이어스 전압(VBB)을 생성하기 위한 회로를 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 다수의 액티브 신호에 응답하여 액티브 펌핑 제어신호를 생성하기 위한 액티브 펌핑 제어신호 생성수단; 백 바이어스 전압단의 레벨을 검출하기 위한 전압검출수단; 상기 전압검출수단의 출력신호에 응답하여 예정된 주파수로 발진하는 발진신호를 생성하기 위한 발진수단; 상기 발진신호 및 상기 액티브 펌핑 제어신호에 응답하여 전하펌핑 동작을 수행함으로써 상기 백 바이어스 전압단을 구동하기 위한 제1전하펌핑수단; 및 상기 발진신호에 응답하여 전하펌핑 동작을 수행함으로써 상기 백 바이어스 전압단을 구동하기 위한 제2전하펌핑수단을 구비하는 반도체 소자를 제공한다.
상기의 기술적 과제를 달성하기 위한 본 발명의 다른 측면에 따르면, 다수의 액티브 신호에 응답하여 액티브 펌핑 제어신호를 생성하기 위한 액티브 펌핑 제어신호 생성수단; 백 바이어스 전압단의 레벨을 검출하기 위한 전압검출수단; 상기 전압검출수단의 출력신호에 응답하여 예정된 주파수로 발진하는 발진신호를 생성하기 위한 발진수단; 상기 발진신호에 응답하여 전하펌핑 동작을 수행함으로써 상기 백 바이어스 전압단을 구동하되, 상기 액티브 펌핑 제어신호에 응답하여 상기 백 바이어스 전압단을 구동하기 위한 구동력이 변화하는 전하펌핑수단을 구비하는 반도체 소자를 제공한다.
상기의 기술적 과제를 달성하기 위한 본 발명의 또 다른 측면에 따르면, 다수의 액티브 신호에 응답하여 액티브 펌핑 제어신호를 생성하는 단계; 백 바이어스 전압단의 레벨을 검출하는 단계; 상기 전압검출수단의 출력신호에 응답하여 예정된 주파수로 발진하는 발진신호를 생성하는 단계; 및 상기 발진신호에 응답하여 전하펌핑 동작을 수행함으로써 상기 백 바이어스 전압단을 구동하되, 상기 액티브 펌핑 제어신호에 응답하여 상기 백 바이어스 전압단에 대한 구동력이 변화되도록 하는 단계를 포함하는 반도체 소자의 동작방법을 제공한다.
전술한 본 발명은 반도체 소자의 액티브(ACTIVE) 동작시 활성화되는 다수의 뱅크 액티브 신호에 대응하여 백 바이어스 전압(VBB)단을 구동하기 위한 백 바이어스 전압 펌핑회로를 더 구비함으로써, 반도체 소자의 스탠바이(STANDBY) 동작에서는 상대적으로 약한 구동력으로 백 바이어스 전압(VBB)을 전압단을 구동하고, 반도체 소자의 액티브(ACTIVE) 동작에서는 상대적으로 강한 구동력으로 백 바이어스 전압(VBB)단을 구동할 수 있는 효과가 있다.
이로 인해, 반도체 소자의 스탠바이(STANDBY) 동작에서는 불필요하게 낭비될 수 있는 전류를 감소시키는 효과가 있으며, 반도체 소자의 액티브(ACTIVE) 동작에서는 승압전압(VPP)단의 레벨 변동과 상관없이 안정적으로 예정된 레벨을 유지하는 백 바이어스 전압(VBB)을 생성할 수 있는 효과가 있다. 또한, 반도체 소자가 그 동작모드와 상관없이 일정한 리프레쉬 주기를 가질 수 있도록 하는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 3은 본 발명의 실시예에 따른 반도체 소자에서 백 바이어스 전압(VBB)을 생성하기 위한 회로를 도시한 블록 다이어그램이다.
도 3을 참조하면, 본 발명의 실시예에 따른 반도체 소자에서 백 바이어스 전압(VBB)을 생성하기 위한 회로는, 다수의 액티브 신호(BA1, BA2, BA3, BA4)에 응답하여 액티브 펌핑 제어신호(ACT_PUMP_CON)를 생성하기 위한 액티브 펌핑 제어신호 생성부(340)와, 백 바이어스 전압(VBB)단의 레벨을 검출하기 위한 백 바이어스 전압검출부(300)와, 백 바이어스 전압검출부(300)의 출력신호(VBB_DET)에 응답하여 예정된 주파수로 발진하는 발진신호(VBB_OSC)를 생성하기 위한 백 바이어스 전압 발진부(310), 및 발진신호(VBB_OSC)에 응답하여 전하펌핑 동작을 수행함으로써 백 바이어스 전압(VBB)단을 구동하되, 액티브 펌핑 제어신호(ACT_PUMP_CON)에 응답하여 백 바이어스 전압(VBB)단을 구동하기 위한 구동력이 변화하는 전하펌핑부(320)를 구비한다.
여기서, 전하펌핑부(320)는, 발진신호(VBB_OSC) 및 액티브 펌핑 제어신호(ACT_PUMP_CON)에 응답하여 전하펌핑 동작을 수행함으로써 백 바이어스 전압(VBB)단을 구동하기 위한 제1전하펌핑부(322), 및 발진신호(VBB_OSC)에 응답하여 전하펌핑 동작을 수행함으로써 백 바이어스 전압(VBB)단을 구동하기 위한 제2전하펌핑부(324)를 구비한다.
그리고, 액티브 펌핑 제어신호 생성부(340)는, 다수의 액티브 신호(BA1, BA2, BA3, BA4)를 각각 입력받아 출력하기 위한 다수의 인버터(INT1, INT2, INT3, INT4), 및 다수의 인버터(INT1, INT2, INT3, INT4)의 출력신호를 모두 입력받아 출력하기 위한 오아게이트(OR)를 구비한다.
또한, 전하펌핑부(320)의 구성요소 중 제1전하펌핑부(322)는, 발진신호(VBB_OSC)와 액티브 펌핑 제어신호(ACT_PUMP_CON)를 입력받아 논리 곱 연산을 수행하는 앤드게이트(AND)로부터 출력되는 신호에 응답하여 전하펌핑 동작을 수행함으로써 백 바이어스 전압(VBB)단을 구동한다.
도 4는 도 3에 도시된 본 발명의 실시예에 따른 반도체 소자에서 백 바이어 스 전압(VBB)을 생성하기 위한 회로의 구성요소 중 백 바이어스 전압 검출부를 상세히 도시한 회로도이다.
도 4를 참조하면, 본 발명의 실시예에 따른 반도체 소자에서 백 바이어스 전압(VBB)을 생성하기 위한 회로의 구성요소 중 백 바이어스 전압 검출부(300)는, 예정된 타겟 레벨을 기준으로 검출전원전압(VCORE_BB)을 생성하기 위한 검출전원전압 생성부(302)와, 검출전원전압(VCORE_BB)을 전원으로 사용하여 백 바이어스 전압(VBB)단의 레벨에 따라 아날로그적으로 변화하는 감지전압(DET)을 출력하기 위한 전압레벨 감지부(304), 및 검출전원전압(VCORE_BB)의 레벨에 대응된 논리 문턱 레벨을 기준으로 감지전압(DET)을 논리적으로 변화하는 백 바이어스 검출신호(VBB_DET)로서 출력하기 위한 레벨 변환부(306)을 구비한다.
여기서, 검출전원전압 생성부(302)는, 검출전원전압(VCORE_BB)단의 레벨을 예정된 비율로 분배하여 분배전압(DIV_VOL)을 생성하기 위한 전압분배부(3022)와, 백 바이어스 전압(VBB)의 예정된 타겟 레벨에 대응된 기준전압(VREF_BB)과 분배전압(DIV_VOL)의 레벨을 비교하여 비교신호(VCORE_BB_DET)를 출력하기 위한 전압비교부(3024), 및 비교신호(VCORE_BB_DET)에 응답하여 검출전원전압(VCORE_BB)단을 구동하기 위한 구동부(3026)를 구비한다.
또한, 검출전원전압 생성부(302)의 구성요소 중 전압분배부(3022)는, 검출전원전압(VCORE_BB)단과 접지전압(VSS)단 사이에 직렬로 접속된 제1저항(R1) 및 제2저항(R2)을 구비하여 제1저항(R1)과 제2저항(R2)의 접속노드(DIVN)에서 분배전압(DIV_VOL)을 출력한다.
그리고, 검출전원전압 생성부(302)의 구성요소 중 전압비교부(3024)는, 게이트를 통해 인가받은 분배전압(DIV_VOL)의 레벨에 대응하여 드레인-소스 접속된 드라이빙 노드(ZN)와 공통노드(COMN) 사이에 흐르는 전류의 크기를 조절하기 위한 제1NMOS 트랜지스터(N1)와, 게이트를 통해 인가받은 백 바이어스 전압(VBB)의 예정된 타겟 레벨에 대응된 기준전압(VREF_BB)의 레벨에 대응하여 드레인-소스 접속된 출력노드(OUN)와 공통노드(COMN) 사이에 흐르는 전류의 크기를 조절하기 위한 제2NMOS 트랜지스터(N2)와, 드라이빙 노드(ZN)와 출력노드(OUN) 사이에 전류미러(Current Mirror) 형태로 접속되어 드라이빙 노드(ZN)와 출력노드(OUN)에 흐르는 전류의 크기가 같아지도록 제어하는 제1 및 제2 PMOS 트랜지스터(P1, P2), 및 게이트를 통해 인가받은 백 바이어스 전압(VBB)의 예정된 타겟 레벨에 대응된 기준전압(VREF_BB)의 전압레벨에 응답하여 드레인-소스 접속된 공통노드(COMN)와 접지전압(VSS)단 사이에 흐르는 전류의 크기를 제어하기 위한 제3NMOS 트랜지스터(N3)를 구비한다.
또한, 검출전원전압 생성부(302)의 구성요소 중 구동부(3026)는, 게이트를 통해 인가되는 비교신호(VCORE_BB_DET)에 응답하여 소스 접속된 전원전압(VDD)단에서 드레인 접속된 검출전원전압(VCORE_BB)단으로 흐르는 전류의 크기를 제어하기 위한 PMOS 트랜지스터(P3)를 구비한다.
그리고, 전압레벨 감지부(304)는, 검출전원전압(VOCRE_BB)단과 접지전압(VSS)단 사이에 직렬접속된 제1 및 제2 PMOS 트랜지스터(P1, P2)를 구비하고, 제1 PMOS 트랜지스터(P1)는, 레벨변화 없는 접지전압(VSS)을 게이트로 인가받아 소스 -드레인 접속된 코어전압(VCORE)단과 감지전압출력단(DOUT) 사이에 흐르는 전류의 크기를 일정하게 유지하며, 제2 PMOS 트랜지스터(P2)는, 게이트로 인가되는 백 바이어스 전압(VBB)의 레벨에 대응하여 소스-드레인 접속된 감지전압출력단(DOUT)과 접지전압(VSS)단 사이에 흐르는 전류의 크기를 조절한다.
또한, 레벨 변환부(306)는, 검출전원전압(VOCRE_BB)단과 접지전압(VSS)단 사이에 직렬접속된 PMOS 트랜지스터(P3) 및 NMOS 트랜지스터(N1)를 구비하고, PMOS 트랜지스터(P3)는, 게이트로 인가되는 감지전압(DET)의 레벨에 응답하여 전원전압(VDD)단과 백 바이어스 검출신호 출력단(VOUT)이 접속되는 것을 제어하며, NMOS 트랜지스터(N1)는, 게이트로 인가되는 감지전압(DET)의 레벨에 응답하여 백 바이어스 검출신호 출력단(VOUT)과 접지전압(VSS)단이 접속되는 것을 제어한다.
참고로, 전술한 논리 문턱 레벨은, 출력되는 백 바이어스 검출신호(VBB_DET)의 논리레벨을 결정할 때 로직'하이'(High) 또는 로직'로우'(Low)의 기준이 되는 레벨로서, 입력되는 감지전압(DET)의 레벨이 논리 문턱 레벨보다 높은 경우 백 바이어스 검출신호(VBB_DET)는 로직'하이'(High)가 되고, 입력되는 감지전압(DET)의 레벨이 논리 문턱 레벨보다 낮은 경우 백 바이어스 검출신호(VBB_DET)는 로직'로우'(Low)가 된다.
전술한 본 발명의 실시예에 따른 반도체 소자에서 백 바이어스 전압(VBB)을 생성하기 위한 회로의 구성을 바탕으로 그 동작을 설명하면 다음과 같다.
먼저, 백 바이어스 전압 검출부(300)는, 백 바이어스 전압(VBB)단의 레벨이 예정된 레벨보다 높은 경우 백 바이어스 검출신호(VBB_DET)를 활성화시켜 출력하고, 백 바이어스 전압(VBB)단의 레벨이 예정된 레벨보다 낮은 경우 백 바이어스 검출신호(VBB_DET)를 비활성화시켜 출력한다.
그리고, 백 바이어스 전압 발진부(310)는, 백 바이어스 전압 검출부(300)에서 출력되는 백 바이어스 검출신호(VBB_DET)가 활성화되어 입력되면, 예정된 주파수로 발진하는 발진신호(VBB_OSC)를 출력하고, 백 바이어스 검출신호(VBB_DET)가 비활성화되어 입력되면, 발진하지 않고 일정한 전압레벨을 유지하는 발진신호(VBB_OSC)를 출력한다.
또한, 전하펌핑부(320)는, 액티브 펌핑 제어신호(ACT_PUMP_CON)가 활성화되어 입력되고 동시에 발진신호(VBB_OSC)가 예정된 주파수로 발진하는 경우, 상대적으로 강한 구동력으로 백 바이어스 전압(VBB)단을 구동한다.
그리고, 액티브 펌핑 제어신호(ACT_PUMP_CON)가 비활성화되어 입력되고 동시에 발진신호(VBB_OSC)가 예정된 주파수로 발진하는 경우, 상대적으로 약한 구동력으로 백 바이어스 전압(VBB)단을 구동한다.
또한, 액티브 펌핑 제어신호(ACT_PUMP_CON)가 활성화되거나 비활성화되어 입력되어도 발진신호(VBB_OSC)가 발진하지 않고 일정한 전압레벨을 유지하는 경우, 백 바이어스 전압(VBB)단을 구동하지 않는다. 즉, 발진신호(VBB_OSC)가 발진하지 않고 일정한 전압레벨을 유지하게 되면, 액티브 펌핑 제어신호(ACT_PUMP_CON)의 논리레벨과 상관없이 백 바이어스 전압(VBB)단을 구동하지 않는다.
구체적으로, 액티브 펌핑 제어신호(ACT_PUMP_CON)가 활성화되어 입력되고 동 시에 발진신호(VBB_OSC)가 예정된 주파수로 발진하는 경우, 전하펌핑부(320)의 구성요소 중 제1전하펌핑부(322)는 백 바이어스 전압(VBB)단을 구동한다.
이때, 전하펌핑부(320)의 구성요소 중 제2전하펌핑부(324)는, 발진신호(VBB_OSC)가 예정된 주파수로 발진하는 중이므로 백 바이어스 전압(VBB)단을 구동한다.
즉, 액티브 펌핑 제어신호(ACT_PUMP_CON)가 활성화되어 입력되고 동시에 발진신호(VBB_OSC)가 예정된 주파수로 발진하는 경우에는 제1전하펌핑부(322)와 제2전하펌핑부(324)가 모두 백 바이어스 전압(VBB)단을 구동하는 동작을 수행한다. 따라서, 상대적으로 강한 구동력으로 백 바이어스 전압(VBB)단을 구동한다.
그리고, 액티브 펌핑 제어신호(ACT_PUMP_CON)가 비활성화되어 입력되고 동시에 발진신호(VBB_OSC)가 예정된 주파수로 발진하는 경우, 전하펌핑부(320)의 구성요소 중 제1전하펌핑부(322)는 액티브 펌핑 제어신호(ACT_PUMP_CON)가 비활성화된 상태이므로 백 바이어스 전압(VBB)단을 구동하지 않는다.
이때, 전하펌핑부(320)의 구성요소 중 제2전하펌핑부(324)는, 발진신호(VBB_OSC)가 예정된 주파수로 발진하는 중이므로 백 바이어스 전압(VBB)단을 구동한다.
즉, 액티브 펌핑 제어신호(ACT_PUMP_CON)가 비활성화되어 입력되고 동시에 발진신호(VBB_OSC)가 예정된 주파수로 발진하는 경우에는 제1전하펌핑부(322)가 백 바이어스 전압(VBB)단을 구동하지 않지만, 제2전하펌핑부(324)가 백 바이어스 전압단을 구동한다. 따라서, 제1전하펌핑부(322)와 제2전하펌핑부(324)가 모두 백 바이 어스 전압(VBB)단을 구동하는 경우보다 그 구동력이 상대적으로 약하긴 하지만 백 바이어스 전압(VBB)단을 구동한다.
또한, 발진신호(VBB_OSC)가 발진하지 않고 일정한 전압레벨을 유지하는 경우에는, 전하펌핑부(320)의 구성요소 중 제1전하펌핑부(322)와 제2전하펌핑부(324)가 모두 백 바이어스 전압(VBB)단을 구동하지 않는다.
이상에서 살펴 본 바와 같이 본 발명의 실시예를 적용하면, 반도체 소자의 액티브(ACTIVE) 동작 또는 스탠바이(STANDBY) 동작에 대응하여 그 논리레벨이 결정되는 다수의 뱅크 액티브 신호(BA1, BA2, BA3, BA4)를 사용함으로써 백 바이어스 전압(VBB)을 생성하기 위한 회로의 구동력을 변화할 수 있다.
즉, 다수의 뱅크 액티브 신호(BA1, BA2, BA3, BA4) 중 적어도 어느 하나의 신호가 활성화될 때 시작되는 반도체 소자의 액티브(ACTIVE) 동작에서 상대적으로 강한 구동력으로 백 바이어스 전압(VBB)을 구동하고, 다수의 뱅크 액티브 신호(BA1, BA2, BA3, BA4)가 모두 비활성화되는 반도체 소자의 스탠바이(STANDBY) 동작에서 상대적으로 약한 구동력으로 백 바이어스 전압(VBB)을 구동할 수 있다.
따라서, 종래기술에 따른 반도체 소자의 백 바이어스 전압(VBB)을 생성하기 위한 회로에서 반도체 소자의 동작과 상관없이 항상 일정한 구동력으로 백 바이어스 전압(VBB)단을 구동함으로 인해, 반도체 소자의 스탠바이(STANDBY) 동작에서는 너무 큰 구동력으로 백 바이어스 전압(VBB)단을 구동하는 것이 되어 불필요하게 낭비되었던 전류를 감소시킬 수 있다.
마찬가지로, 반도체 소자의 액티브(ACTIVE) 동작에서는 너무 작은 구동력으로 백 바이어스 전압(VBB)단을 구동하는 것이 되어 승압전압(VPP)의 레벨이 변동하는 것에 대응하여 백 바이어스 전압(VBB)단의 레벨이 같이 변동하던 것을 방지할 수 있다.
이로 인해, 반도체 소자의 동작과 상관없이 항상 예정된 레벨을 유지하는 백 바이어스 전압(VBB)을 생성할 수 있으며, 이는, 반도체 소자가 그 동작모드와 상관없이 항상 일정한 리프레쉬 주기를 가질 수 있도록 하여 안정적인 반도체 소자의 동작을 가능하게 한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
예컨대, 전술한 본 발명에서는 뱅크 액티브 신호가 4개인 것, 즉, 뱅크의 개수가 4개인 것으로 설명되었지만, 이는 설명의 편의를 위한 것으로 본 발명은 더 많거나 또는 적은 개수의 뱅크 액티브 신호를 사용하는 경우도 포함한다.
그리고, 전술한 실시예에서 예시한 논리게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.
도 1은 종래기술에 따른 반도체 소자의 워드라인(word line)을 제어하기 위한 회로 및 메모리 셀을 둘러싼 주변회로에서 사용되는 MOS 트랜지스터의 구조를 도시한 도면.
도 2는, 종래기술에 따른 반도체 소자에서 백 바이어스 전압(VBB)을 생성하기 위한 회로와 승압전압(VPP)을 생성하기 위한 회로를 비교하여 도시한 블록 다이어그램.
도 3은 본 발명의 실시예에 따른 반도체 소자에서 백 바이어스 전압(VBB)을 생성하기 위한 회로를 도시한 블록 다이어그램.
도 4는 도 3에 도시된 본 발명의 실시예에 따른 반도체 소자에서 백 바이어스 전압(VBB)을 생성하기 위한 회로의 구성요소 중 백 바이어스 전압 검출부를 상세히 도시한 회로도.
*도면의 주요부분에 대한 부호의 설명
200, 300 : 백 바이어스 전압 검출부
210, 310 : 백 바이어스 전압 발진부
220, 320 : 백 바이어스 전하펌핑부
340 : 액티브 펌핑 제어신호 생성부 250 : 승압전압 검출부
260 : 제1승압전압 발진부 270 : 제2승압전압 발진부
280 : 제1승압전하 펌핑부 290 : 제2승압전하 펌핑부

Claims (19)

  1. 다수의 액티브 신호에 응답하여 액티브 펌핑 제어신호를 생성하기 위한 액티브 펌핑 제어신호 생성수단;
    백 바이어스 전압단의 레벨을 검출하기 위한 전압검출수단;
    상기 전압검출수단의 출력신호에 응답하여 예정된 주파수로 발진하는 발진신호를 생성하기 위한 발진수단;
    상기 발진신호 및 상기 액티브 펌핑 제어신호에 응답하여 전하펌핑 동작을 수행함으로써 상기 백 바이어스 전압단을 구동하기 위한 제1전하펌핑수단; 및
    상기 발진신호에 응답하여 전하펌핑 동작을 수행함으로써 상기 백 바이어스 전압단을 구동하기 위한 제2전하펌핑수단
    을 구비하는 반도체 소자.
  2. 제1항에 있어서,
    상기 전압검출수단은,
    상기 백 바이어스 전압단의 레벨이 예정된 레벨보다 높은 경우 검출신호 활성화시켜 출력하고, 상기 백 바이어스 전압단의 레벨이 예정된 레벨보다 낮은 경우 상기 검출신호를 비활성화시켜 출력하는 것을 특징으로 하는 반도체 소자.
  3. 제2항에 있어서,
    상기 발진수단은,
    활성화된 상기 검출신호에 대응하여 상기 예정된 주파수로 발진하는 상기 발진신호를 출력하고, 비활성화된 상기 검출신호에 대응하여 발진하지 않고 일정한 전압레벨을 유지하는 상기 발진신호를 출력하는 것을 특징으로 하는 반도체 소자.
  4. 제1항에 있어서,
    상기 제1전하펌핑수단은,
    상기 액티브 펌핑 제어신호가 활성화되고, 상기 발진신호가 예정된 주파수로 발진하는 경우, 상기 백 바이어스 전압단을 구동하는 것을 특징으로 하는 반도체 소자.
  5. 제1항에 있어서,
    상기 제1전하펌핑수단은,
    상기 액티브 펌핑 제어신호가 활성화되고, 상기 발진신호가 발진하지 않고 일정한 전압레벨을 유지하는 경우, 상기 백 바이어스 전압단을 구동하지 않는 것을 특징으로 하는 반도체 소자.
  6. 제1항에 있어서,
    상기 제1전하펌핑수단은,
    상기 액티브 펌핑 제어신호가 비활성화되는 경우, 상기 발진신호의 상태와 상관없이 상기 백 바이어스 전압단을 구동하지 않는 것을 특징으로 하는 반도체 소자.
  7. 제1항에 있어서,
    상기 제2전하펌핑수단은,
    상기 발진신호가 예정된 주파수로 발진하는 경우, 상기 백 바이어스 전압단을 구동하고, 상기 발진신호가 발진하지 않고 일정한 레벨을 유지하는 경우, 상기 백 바이어스 전압단을 구동하지 않는 것을 특징으로 하는 반도체 소자.
  8. 제1항에 있어서,
    상기 펌핑 제어신호 생성수단은,
    다수의 상기 액티브 신호 중 적어도 어느 하나의 신호가 활성화되는 것에 응답하여 상기 액티브 펌핑 제어신호를 활성화시켜 출력하는 것을 특징으로 하는 반도체 소자.
  9. 제1항에 있어서,
    상기 전압검출수단은,
    예정된 타겟 레벨을 기준으로 검출전원전압을 생성하기 위한 검출전원전압 생성부;
    상기 검출전원전압을 전원으로 사용하여 상기 백 바이어스 전압단의 레벨에 따라 아날로그적으로 변화하는 감지전압을 출력하기 위한 전압레벨 감지부; 및
    상기 검출전원전압의 레벨에 대응된 논리 문턱 레벨을 기준으로 상기 감지전압을 논리적으로 변화하는 백 바이어스 검출신호로서 출력하기 위한 레벨변환부를 구비하는 것을 특징으로 하는 반도체 소자.
  10. 다수의 액티브 신호에 응답하여 액티브 펌핑 제어신호를 생성하기 위한 액티브 펌핑 제어신호 생성수단;
    백 바이어스 전압단의 레벨을 검출하기 위한 전압검출수단;
    상기 전압검출수단의 출력신호에 응답하여 예정된 주파수로 발진하는 발진신호를 생성하기 위한 발진수단;
    상기 발진신호에 응답하여 전하펌핑 동작을 수행함으로써 상기 백 바이어스 전압단을 구동하되, 상기 액티브 펌핑 제어신호에 응답하여 상기 백 바이어스 전압단을 구동하기 위한 구동력이 변화하는 전하펌핑수단
    을 구비하는 반도체 소자.
  11. 제10항에 있어서,
    상기 전압검출수단은,
    상기 백 바이어스 전압단의 레벨이 예정된 레벨보다 높은 경우 검출신호 활성화시켜 출력하고, 상기 백 바이어스 전압단의 레벨이 예정된 레벨보다 낮은 경우 상기 검출신호를 비활성화시켜 출력하는 것을 특징으로 하는 반도체 소자.
  12. 제11항에 있어서,
    상기 발진수단은,
    활성화된 상기 검출신호에 대응하여 상기 예정된 주파수로 발진하는 발진신호를 출력하고, 비활성화된 상기 검출신호에 대응하여 발진하지 않고 일정한 전압레벨을 유지하는 발진신호를 출력하는 것을 특징으로 하는 반도체 소자.
  13. 제10항에 있어서,
    상기 전하펌핑수단은,
    상기 액티브 펌핑 제어신호가 활성화되고, 상기 발진신호가 상기 예정된 주 파수로 발진하는 경우, 상대적으로 강한 구동력으로 상기 백 바이어스 전압단을 구동하는 것을 특징으로 하는 반도체 소자.
  14. 제10항에 있어서,
    상기 전하펌핑수단은,
    상기 액티브 펌핑 제어신호가 비활성화되고, 상기 발진신호가 상기 예정된 주파수로 발진하는 경우, 상대적으로 약한 구동력으로 상기 백 바이어스 전압단을 구동하는 것을 특징으로 하는 반도체 소자.
  15. 제10항에 있어서,
    상기 전하펌핑수단은,
    상기 발진신호가 비활성화되는 경우, 상기 액티브 펌핑 제어신호의 상태와 상관없이 상기 백 바이어스 전압단을 구동하지 않는 것을 특징으로 하는 반도체 소자.
  16. 제10항에 있어서,
    상기 펌핑 제어신호 생성수단은,
    다수의 상기 액티브 신호 중 적어도 어느 하나의 신호가 활성화되는 것에 응답하여 상기 액티브 펌핑 제어신호를 활성화시켜 출력하는 것을 특징으로 하는 반도체 소자.
  17. 다수의 액티브 신호에 응답하여 액티브 펌핑 제어신호를 생성하는 단계;
    백 바이어스 전압단의 레벨을 검출하는 단계;
    상기 전압검출수단의 출력신호에 응답하여 예정된 주파수로 발진하는 발진신호를 생성하는 단계; 및
    상기 발진신호에 응답하여 전하펌핑 동작을 수행함으로써 상기 백 바이어스 전압단을 구동하되, 상기 액티브 펌핑 제어신호에 응답하여 상기 백 바이어스 전압단에 대한 구동력이 변화되도록 하는 단계
    를 포함하는 반도체 소자의 동작방법.
  18. 제17항에 있어서,
    상기 백 바이어스 전압단을 구동하기 위한 단계는,
    상기 액티브 펌핑 제어신호가 활성화되고, 상기 발진신호가 상기 예정된 주파수로 발진하는 경우, 상대적으로 강한 구동력으로 상기 백 바이어스 전압단을 구동하는 단계;
    상기 액티브 펌핑 제어신호가 비활성화되고, 상기 발진신호가 상기 예정된 주파수로 발진하는 경우, 상대적으로 약한 구동력으로 상기 백 바이어스 전압단을 구동하는 단계; 및
    상기 발진신호가 비활성화되는 경우, 상기 액티브 펌핑 제어신호의 상태와 상관없이 상기 백 바이어스 전압단을 구동하지 않는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 동작방법.
  19. 제17항에 있어서,
    상기 검출하는 단계는,
    예정된 타겟 레벨을 기준으로 검출전원전압을 생성하는 단계;
    상기 검출전원전압을 전원으로 사용하여 상기 백 바이어스 전압단의 레벨에 따라 아날로그적으로 변화하는 감지전압을 출력하는 단계; 및
    상기 검출전원전압의 레벨에 대응된 논리 문턱 레벨을 기준으로 상기 감지전압을 논리적으로 변화하는 백 바이어스 검출신호로서 출력단계를 포함하는 것을 특징으로 하는 반도체 소자의 동작방법.
KR1020070138582A 2007-12-27 2007-12-27 반도체 소자 KR100913958B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070138582A KR100913958B1 (ko) 2007-12-27 2007-12-27 반도체 소자
US12/165,028 US7768843B2 (en) 2007-12-27 2008-06-30 Semiconductor memory device for generating back-BIAS voltage with variable driving force

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070138582A KR100913958B1 (ko) 2007-12-27 2007-12-27 반도체 소자

Publications (2)

Publication Number Publication Date
KR20090070543A true KR20090070543A (ko) 2009-07-01
KR100913958B1 KR100913958B1 (ko) 2009-08-26

Family

ID=40798220

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070138582A KR100913958B1 (ko) 2007-12-27 2007-12-27 반도체 소자

Country Status (2)

Country Link
US (1) US7768843B2 (ko)
KR (1) KR100913958B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100079380A (ko) * 2008-12-31 2010-07-08 주식회사 동부하이텍 반도체소자 및 그 제조방법
KR20150029986A (ko) * 2013-09-11 2015-03-19 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동 방법
US9478297B2 (en) * 2014-01-31 2016-10-25 Taiwan Semiconductor Manufacturing Company Limited Multiple-time programmable memory
KR102571603B1 (ko) * 2018-12-24 2023-08-29 에스케이하이닉스 주식회사 내부 전압 생성 장치 및 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940008147B1 (ko) * 1991-11-25 1994-09-03 삼성전자 주식회사 저전력 데이타 리텐션 기능을 가지는 반도체 메모리장치
KR0172370B1 (ko) * 1995-12-30 1999-03-30 김광호 다단펌핑 머지드 펌핑전압 발생회로
KR100234701B1 (ko) * 1996-12-05 1999-12-15 김영환 외부전압에 둔감한 백바이어스전압 레벨 감지기
JP3904282B2 (ja) * 1997-03-31 2007-04-11 株式会社ルネサステクノロジ 半導体集積回路装置
KR20040051743A (ko) * 2002-12-11 2004-06-19 주식회사 하이닉스반도체 백바이어스 전압 제어 장치
KR20050005037A (ko) * 2003-07-01 2005-01-13 삼성전자주식회사 반도체 장치용 차아지 펌핑회로
KR100733407B1 (ko) * 2005-06-30 2007-06-29 주식회사 하이닉스반도체 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기
KR100780768B1 (ko) * 2006-04-12 2007-11-30 주식회사 하이닉스반도체 고전압 펌핑장치

Also Published As

Publication number Publication date
US20090168556A1 (en) 2009-07-02
KR100913958B1 (ko) 2009-08-26
US7768843B2 (en) 2010-08-03

Similar Documents

Publication Publication Date Title
US7397298B2 (en) Semiconductor device having internal power supply voltage generation circuit
KR100733407B1 (ko) 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기
KR100432890B1 (ko) 안정적으로 승압 전압을 발생하는 승압 전압 발생 회로 및그 승압 전압 제어 방법
US20100073078A1 (en) Internal voltage generating circuit
US7605639B2 (en) Internal voltage generator of semiconductor memory device
US7924073B2 (en) Semiconductor memory device having back-bias voltage in stable range
KR100913958B1 (ko) 반도체 소자
KR100586545B1 (ko) 반도체 메모리 장치의 오실레이터용 전원공급회로 및 이를이용한 전압펌핑장치
KR100904423B1 (ko) 반도체 메모리 소자
KR20060027175A (ko) 반도체 메모리 장치의 발진회로
KR20120068228A (ko) 반도체 장치 및 그 동작방법
US8587366B2 (en) Semiconductor device
KR100940826B1 (ko) 네거티브 전압 생성 장치
KR100897295B1 (ko) 반도체 메모리 장치의 벌크 바이어스 전압 생성 회로
KR20100064157A (ko) 내부 전압 생성회로
US9019781B2 (en) Internal voltage generation circuit
KR100449265B1 (ko) 고전압 발생 회로를 갖는 반도체 메모리 장치
KR100794991B1 (ko) 반도체 메모리 장치의 초기 전압 제어 회로
KR100543918B1 (ko) 전압 방전 회로
KR19990053727A (ko) 고전압 발생장치
KR100958799B1 (ko) 내부 전압 생성회로와 그의 구동 방법
KR100235965B1 (ko) 기판전위 발생기
KR20030047026A (ko) 파워-업 신호 발생 장치
KR101040001B1 (ko) 전압 공급 회로
KR20100076771A (ko) 반도체 메모리장치의 내부전압 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130723

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140723

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150721

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160721

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170724

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180725

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190724

Year of fee payment: 11