KR20030047026A - 파워-업 신호 발생 장치 - Google Patents

파워-업 신호 발생 장치 Download PDF

Info

Publication number
KR20030047026A
KR20030047026A KR1020010077397A KR20010077397A KR20030047026A KR 20030047026 A KR20030047026 A KR 20030047026A KR 1020010077397 A KR1020010077397 A KR 1020010077397A KR 20010077397 A KR20010077397 A KR 20010077397A KR 20030047026 A KR20030047026 A KR 20030047026A
Authority
KR
South Korea
Prior art keywords
power
signal
pulse
generator
output
Prior art date
Application number
KR1020010077397A
Other languages
English (en)
Inventor
정호돈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010077397A priority Critical patent/KR20030047026A/ko
Publication of KR20030047026A publication Critical patent/KR20030047026A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Dram (AREA)

Abstract

본 발명의 파워-업 발생 장치는 반도체 소자의 전원전압 인가시 내부회로의 초기화에 있어서 전원전압을 따라 상승하는 파워-업 신호를 사용하는 것이 아니고 컨트롤 신호를 제어 하기 위해 보장 되어 있는 임의 시간 내에 파워-업 펄스를 생성하여 사용함으로써 내부회로의 초기화를 안정적으로 수행하는 파워-업 발생 장치를 제공하기 위한 것으로, 이를 위한 본 발명의 파워-업 발생 장치는 외부전원 인가시에 파워-업 신호를 감지하는 파워-업 신호 감지부; 상기 파워-업 신호를 지연시키는 지연부; 및 상기 지연부의 출력을 받아서 펄스 출력을 하는 파워-업 펄스 발생부를 포함하여 이루어진다.

Description

파워-업 신호 발생 장치{Device for generating Power-up signal}
본 발명은 반도체 메모리소자의 파워-업(Power-Up) 신호 발생장치에 관한 것으로, 보다 상세하게는 파워-업 신호를 생성함에 있어 안정적인 초기화를 위해 펄스 형태로 파워-업 신호를 생성하는 파워-업 신호 발생장치에 관한 것이다.
일반적으로, 전원전압이 디램(DRAM)등의 반도체 소자에 인가된 후, 기판 바이어스 전압(substrate bias voltage: Vbb) 발생회로의 전하 펌프 동작에 의해 기판 바이어스 전압(Vbb)이 접지전압으로부터 소정의 네거티브(-)전압으로 될 때까지는 어느 정도의 시간이 필요하다. 이는 기판용량(Cs)이 클 뿐 아니라 전원전압도 0V에서 5V로 증가하고 있는 구간이어서 상기 기판 바이어스 전압 발생회로 내의 링 오실레이터(ring oscillator)의 발진 주파수도 낮아서 자체 전류공급 능력이 작기 때문이다.
또, 디램의 셀영역 전체를 덮고 있는 셀 플레이트(cell plate)에 인가되어 있는 전압(Vcp)이 0V에서 Vcc/2로 상승하게 되므로 기판과의 결합 캐패시턴스에 의해 기판 바이어스 전압(Vbb)도 포지티브(+)방향으로 함께 상승하여 기판 바이어스 전압 발생 회로에 부담을 주며, 큰 과도전류가 흐를 수 있게 된다.
따라서, 전원전압(Vext) 인가시 내부회로의 동작을 관여하는 컨트롤(Control) 신호 (/RAS, /CAS)들을 제어하기 전에 Vbb(Back Bias Voltage)가 안정화된 레벨(Level)까지 다다르는 시간이 필요하다. 그리고 그 시간안에 동작전 내부회로의 초기화가 이루어지게 된다.
현재 내부회로의 초기화를 시키기 위한 파워-업 신호는 외부에서 입력되는 전원전압을 따라 상승하여 내부회로에 구성되어 있는 초기화 회로를 동작시킴으로 회로의 초기화를 수행하여 컨트롤 신호를 제어할 수 있는 조건을 만족시킨 후 디스에이블(Disable)되게 된다.
도1은 종래에 기술로 구현한 파워-업 발생장치의 예를 나태낸 회로 구성도이다.
도1을 참조하여 살펴보면, 외부전원(Vext)의 전위가 일정 전위 이상이 됨을 감지하여 파워-업 신호를 출력하는 파워-업 신호 감지부(110)와 상기 파워-업 신호(노드 N2)를 버퍼링하여 출력하는 버퍼링부(120)를 구비하여 구성한다.
파워-업 신호 감지부(110)는 외부전원(Vext)과 접지전원 사이에 노드(N1)을 중심으로 같은 갯수로 직렬연결된 다수개의 저항(R1 ~ R4)과, 외부전원(Vext)와 상기 노드(N1) 사이에 다이오드로 연결된 N채널 모스 트랜지스터(MN1)와, 게이터가 상기 노드(N1)에 연결되며 연결노드(N2)와 접지전원 사이에 드레인과 소스가 연결된 N채널 모드 트랜지스터(MN2)와, 외부전원(Vext)과 상기 연결노드(N2) 사이에 직렬로 연결되며 각각의 게이트단이 공통으로 접지전원과 연결된 다수개의 P채널 모스 트랜지스터(MP1 ~ MP4)를 구비하여 구성한다.
또한, 버퍼링부(120)는 상호 직렬접속된 다수개의 인버퍼(I1 ~ I4)로 구성되어 파워-업 신호를 일정 전위 수준으로 발생시키게 된다.
상기 구성으로 이루어지는 파워-업 신호 발생 장치의 동작 타이밍도는 도4의 (a)에 나와 있다. 이하 도1및 도4의 (a)를 참조하여 종래 기술의 파워-업 신호 발생장치의 동작을 살펴보기로 한다.
외부전원(Vext)이 도4의 (a)에 나타난 것처럼 상승하여, 파워-업 신호 감지부(110)의 직렬로 연결된 다수개의 P채널 모스 트랜지스터(MP1 ~ MP4)의 문턱전압(threshold voltage;Vt) 보다 크지면 상기 다수개의 P채널 모스 트랜지스터(MP1 ~ MP4)가 턴-온(turn-on) 되어 노드(N2)의 전위를 '하이'(High)로 상승시키고, 이로 인해 버퍼링부(120)의 출력(파워-업)을 상승시킨다.
한편, 파워-업 신호 감지부(110)의 외부전원과 접지전원에 직렬연결된 다수개의 저항으로 인하여, 노드(N1)에는 바이어스(Vias)전압이 형성되고 외부전원보다 천천히 상승하게 된다. 상기 바이어스(Vias) 전압이 N채널 모스 트랜지스터(MN2)의 문턱전압보다 크게 되면, 상기 N채널 모스 트랜지스터(MN2)가 턴-온 되어 노드(N2)를 '로우'(Low)로 끌어 내리게 되고, 이로 인하여 출력(파워-업)를 '로우'로 끌어 내리게 된다. 상기의 출력(파워-업)신호의 파형이 도1의 (a)에 나와 있다.
이러한 파워-업 방식에서는 메모리 소자의 제작에 있어서 공정상 변수나 외부에서 입력되는 전원전압의 변화, 입력된 내부전원의 노이즈(Noise)등의 외부 영향에 따라서 설계시에 설정해 놓은 레벨을 만족시키지 못하게 되어 내부회로의 초기화가 되지 않는 문제를 발생시킬 수 있다.
본 발명의 파워-업 발생 장치는 반도체 소자의 전원전압 인가시 내부회로의 초기화에 있어서 전원전압을 따라 상승하는 파워-업 신호를 사용하는 것이 아니고 컨트롤 신호를 제어 하기 위해 보장 되어 있는 임의 시간 내에 파워-업 펄스를 생성하여 사용함으로써 내부회로의 초기화를 안정적으로 수행하는 파워-업 발생 장치를 제공함을 목적으로 한다.
도1은 종래의 파워-업 신호를 발생하는 발생 장치.
도2는 본 발명의 파워-업 신호 발생 장치를 나타내는 블럭 구성도.
도3는 본 발명의 파워-업 신호 발생 장치를 나타내는 회로도.
도4는 종래의 파워-업 신호 발생장치와 본 발명의 파워-업 신호 발생장치의 동작 타이밍도.
* 도면의 주요 부분에 대한 부호의 설명
100 : 파워업 신호 감지부200 : 지연부
300 : 파워-업 펄스 발생부
상기의 목적을 달서하기 위하여 본 발명의 파워-업 발생 장치는 외부전원 인가시에 파워-업 신호를 감지하는 파워-업 신호 감지부; 상기 파워-업 신호를 지연시키는 지연부; 및 상기 지연부의 출력을 받아서 펄스 출력을 하는 파워-업 펄스 발생부를 포함하여 이루어진다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도2는 본 발명에 의한 파워-업 신호 발생장치를 나타낸 블럭도로서, 동 도면은 외부 전원(Vext) 인가시에 파워-업 신호를 감지하는 파워-업 신호 감지부(100)와 상기 파워-업 신호 감지부(200)의 출력을 입력받아서 소정의 시간동안 지연시키는 지연부(200)와 상기 지연부(200)의 출력을 입력받아서 펄스 형태로 신호를 생성하여 내부 회로로 출력하는 파워-업 펄스 생성부(300)로 구성된다.
도3은 도2의 파워-업 신호 발생장치의 블럭도를 구체적인 회로로 표현한 도면이다. 상기 파워-업 신호 감지부(100)은 도1에서 도시된 종래의 파워-업 발생장치와 동일하므로 설명의 중복을 피하기 위해 자세한 구성 및 동작설명은 생략하기로 한다.
계속해서, 도3을 참조하여 설명하면, 지연부(200)는 파워-업 신호 발생기에서 발생한 신호를 입력받아서 소정의 지연시간을 가지도록 하는 회로로서, 직렬 연결된다수의 인버터를 이용하여 구성하거나, 주파수 배분기를 이용하여 구성한다.
또한 파워-업 펄스 발생부(300)는 상기 지연부(200)의 출력을 받아 직렬연결된 다수의 홀수개 인버터(I1 ~ I3)와, 상기 지연부(200)의 출력 신호와 상기 다수의 홀수개 인버터(I1 ~ I3)의 출력신호(N3)를 두입력으로 해서 반전된 파워-업 펄스(노드 N4)를 출력하는 낸드 게이터(NAND1)와, 상기 낸드 게이터(NAND1)의 출력인 반전된 파워-업 펄스를 반전하여 최종 파워-업 펄스로 출력하는 인버터(I4)를 구비하여 구성된다.
상기 구성으로 이루어지는 파워-업 신호 발생 장치의 동작 타이밍도는 도4의 (b)에 나와 있다. 이하 도3및 도4의 (b)를 참조하여 본 발명의 파워-업 신호 발생장치의 동작을 간략하게 살펴보기로 한다.
파워-업 신호 감지부(100)의 동작은 상술한 바와 같이 종래의 파워-업 신호발생장치와 같은 방식으로 동작하여 도4의 (a)의 파워-업 신호를 발생시켜 감지하고, 상기 감지된 파워-업 신호는 지연부(200)에서 소정의 지연시간을 유지한다. 파워-업 펄스 생성부(300)는 상기 지연된 파워-업 신호를 파워-업 펄스로 변환하여 출력한다.
펄스신호를 출력하는 파워-업 펄스 생성부(300)를 살펴보면, 낸드 게이터(NAMD1)의 두 입력 신호가 서로 반전 상태로 있기 때문에 입력 신호의 변화가 없는 경우에 출력은 '하이'를 유지한다. 그러나 낸드 게이터(NAND1) 한편의 입력 신호가 '하이'로 변하는 경우에는 일정 지연 시간 동안 두 입력 신호가 하이를 유지하게 되므로 일정 시간 동안만 '로우' 신호를 출력하게 되고, 이를 반전하여출력하면 펄스 신호를 출력할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
반도체 소자의 전원전압 인가시 임의의 시간내에 파워-업 펄스를 생성하여 내부회로의 안정적인 초기화를 수행함으로써 메모리 소자의 초기화가 이루어 지지 않는 불량의 원인을 제거할 수 있다.

Claims (1)

  1. 외부전압 인가시에 파워-업 신호를 감지하는 파워-업 신호 감지부;
    상기 파워-업 신호를 지연시키는 지연부; 및
    상기 지연부의 출력을 받아서 펄스 출력을 하는 파워-업 펄스 발생부
    를 구비하는 파워-업 신호 발생 장치.
KR1020010077397A 2001-12-07 2001-12-07 파워-업 신호 발생 장치 KR20030047026A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010077397A KR20030047026A (ko) 2001-12-07 2001-12-07 파워-업 신호 발생 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010077397A KR20030047026A (ko) 2001-12-07 2001-12-07 파워-업 신호 발생 장치

Publications (1)

Publication Number Publication Date
KR20030047026A true KR20030047026A (ko) 2003-06-18

Family

ID=29573685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010077397A KR20030047026A (ko) 2001-12-07 2001-12-07 파워-업 신호 발생 장치

Country Status (1)

Country Link
KR (1) KR20030047026A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100706829B1 (ko) * 2005-10-19 2007-04-13 주식회사 하이닉스반도체 반도체 메모리의 파워 업 신호 생성장치 및 방법
KR100825033B1 (ko) * 2001-12-14 2008-04-24 주식회사 하이닉스반도체 파워업신호 발생장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100825033B1 (ko) * 2001-12-14 2008-04-24 주식회사 하이닉스반도체 파워업신호 발생장치
KR100706829B1 (ko) * 2005-10-19 2007-04-13 주식회사 하이닉스반도체 반도체 메모리의 파워 업 신호 생성장치 및 방법
US7890785B2 (en) 2005-10-19 2011-02-15 Hynix Semiconductor Inc. Apparatus and method of generating power-up signal of semiconductor memory apparatus
US8112653B2 (en) 2005-10-19 2012-02-07 Hynix Semiconductor Inc. Apparatus and method of generating power-up signal of semiconductor memory apparatus

Similar Documents

Publication Publication Date Title
KR960009394B1 (ko) 동적 임의 접근 메모리용 전원 회로
KR100562501B1 (ko) 파워-온 초기화 회로 및 그를 포함하는 반도체 집적 회로장치
JPH043110B2 (ko)
EP3462274B1 (en) Semiconductor devices for sensing voltages
KR100954110B1 (ko) 파워업 신호 생성회로 및 그를 이용한 집적회로
KR0142967B1 (ko) 반도체 메모리장치의 기판 전압 제어회로
KR100626387B1 (ko) 반도체 메모리 장치의 발진회로
KR100818655B1 (ko) 파워-업 신호 발생 장치
KR100299816B1 (ko) 전압발생회로
KR20090070543A (ko) 반도체 소자
KR20030047026A (ko) 파워-업 신호 발생 장치
KR100406541B1 (ko) 파워-업 신호 발생 장치
KR100265594B1 (ko) 파워-업회로
KR100268801B1 (ko) 반도체 메모리 소자의 파워업 장치
KR0183874B1 (ko) 반도체 메모리장치의 내부 전원전압 발생회로
KR100449265B1 (ko) 고전압 발생 회로를 갖는 반도체 메모리 장치
KR100576490B1 (ko) 파워-업 회로
KR20000000994A (ko) 파워-업 신호 발생장치
KR950007839B1 (ko) 고전압 발생회로
KR100799099B1 (ko) 파워-업 신호 발생 장치
KR100256124B1 (ko) 파워-업 회로
KR100762842B1 (ko) 반도체 메모리 장치의 초기화 시스템
KR100390993B1 (ko) 파워 업 발생장치
KR100235965B1 (ko) 기판전위 발생기
KR100256129B1 (ko) 기판 바이어스전위 발생장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination