KR100406541B1 - 파워-업 신호 발생 장치 - Google Patents

파워-업 신호 발생 장치 Download PDF

Info

Publication number
KR100406541B1
KR100406541B1 KR10-2001-0088309A KR20010088309A KR100406541B1 KR 100406541 B1 KR100406541 B1 KR 100406541B1 KR 20010088309 A KR20010088309 A KR 20010088309A KR 100406541 B1 KR100406541 B1 KR 100406541B1
Authority
KR
South Korea
Prior art keywords
power
signal
voltage
output
level
Prior art date
Application number
KR10-2001-0088309A
Other languages
English (en)
Other versions
KR20030059447A (ko
Inventor
신윤철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0088309A priority Critical patent/KR100406541B1/ko
Publication of KR20030059447A publication Critical patent/KR20030059447A/ko
Application granted granted Critical
Publication of KR100406541B1 publication Critical patent/KR100406541B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits

Landscapes

  • Dram (AREA)

Abstract

본 발명은 내부회로의 동작전압을 이용하여 파워업신호를 발생시킴으로서 내부회로의 초기화를 안정적으로 수행하는 파워업신호 발생장치를 제공하기 위한 것으로 이를 위한 본 발명의 일측면에 의하면, 외부 전원전압이 인가되면, 내부 동작전압의 레벨이 일정한 목표치까지 증가하였는지를 감지하는 파워업신호 감지부; 및 상기 파워업신호 감지부에서 감지된 신호를 버퍼링하여 파워업신호로 출력하는 파워업신호 출력부를 구비하는 파워업신호 발생장치가 제공된다.

Description

파워-업 신호 발생 장치{Power-up signal Generator}
본 발명은 반도체 집적회로에 관한 것으로, 특히 파워업(Power-Up) 신호 발생장치에 관한 것이다.
일반적으로, 외부의 전원전압(Vext)이 디램(DRAM)등의 반도체 소자에 인가된 후, 기판 바이어스 전압(substrate bias voltage: Vbb) 발생회로의 전하 펌프 동작에 의해 기판 바이어스 전압(Vbb)이 접지전압으로부터 소정의 네거티브(-)전압으로 될 때까지는 어느 정도의 시간이 필요하다. 이는 기판용량(Cs)이 클 뿐 아니라 전원전압도 0V에서 5V로 증가하고 있는 구간이어서 상기 기판 바이어스 전압 발생회로 내의 링 오실레이터(ring oscillator)의 발진 주파수도 낮아서 자체 전류공급 능력이 작기 때문이다.
또, 디램의 셀영역 전체를 덮고 있는 셀 플레이트(cell plate)에 인가되어 있는 전압(Vcp)이 0V에서 Vcc/2로 상승하게 되므로 기판과의 결합 캐패시턴스에 의해 기판 바이어스 전압(Vbb)도 포지티브(+)방향으로 함께 상승하여 기판 바이어스 전압 발생 회로에 부담을 주며, 큰 과도전류가 흐를 수 있게 된다.
따라서, 외부의 전원전압(Vext) 인가시 내부회로의 동작을 관여하는 컨트롤(Control) 신호 (/RAS, /CAS)들을 제어하기 전에 Vbb(Back Bias Voltage)가 안정화된 레벨(Level)까지 다다르는 시간이 필요하다. 그리고 그 시간안에 동작전 내부회로의 초기화가 이루어지게 된다.
내부회로의 초기화를 시키기 위한 파워-업 신호는 외부에서 입력되는 전원전압에 따라 상승하여 내부회로에 구성되어 있는 초기화 회로를 동작시키고, 각 각의 초기화회로가 컨트롤 신호를 제어할 수 있는 조건이 만족되면 디스에이블(Disable)되는 신호이다.
도1은 종래 기술에 의한 파워-업 신호 발생 장치를 나타내는 회로도이다.
도1을 참조하여 살펴보면, 파워업 발생장치는 외부 전원전압(Vext)에 따라 일정한 파워업 바이어스 신호(pupbias)을 출력하는 기준전압부(10)와, 외부 전원전압(Vext)의 전위가 일정 전위 이상이 됨을 감지하여 파워-업 신호(pupb)를 발생시키는 파워업 신호 감지부(20)와, 파워-업 신호를 버퍼링하여 출력하는 파워업신호 출력부(20)를 구비한다.
기준전압부(10)는 게이트가 접지전원과 연결되고, 외부 전원전압(Vext)을 인가받아 노드(N1)로 연결시키는 제1 피 채널 모스 트랜지스터(MP1)과, 노드(N1)와 접지전원을 연결하며 게이트가 노드(N1)로 연결되어 다이오드를 구성하며 노드(N1)의 신호를 파워업 신호 감지부(20)의 기준전압(pupbias)로 출력하는 제1 앤모스 채널 트랜지스터(MN1)로 구성된다.
파워업신호 감지부(20)는 외부의 전원전압(Vext)을 스위치(S1,S2,S3,S4,S5)를 통해 노드(N2)로 각각 연결하며 게이트가 노드(N2)에 다이오드 접속된 제2,3,4,5,6 피채널 모스 트랜지스터(MP1,MP2,MP3,MP4,MP5,MP6)와, 노드(N2)을 스위치(S6,S7,S8,S9,S10)를 통해 노드(N3)로 각각 전달하며 게이트가 접지전원과 연결된 제7,8,9,10,11 피채널 모스트랜지스터(MP7,MP8,MP9,MP10,MP11,MP12)와, 접지전원을 노드(N3)으로 연결시키며 게이트로 기준전압(pubbias)을 인가받는 제2 앤채널 모스 트랜지스터(MN2)와, 기준전압(pubbias) 또는 접지전원을 제2 앤채널 모스 트랜지스터(MN2)의 게이트로 연결시키는 제11 스위치(S11)와, 노드(N3)와 접지전원과 각각 연결되며 모스트랜지스터로 이루어진 제1,2,3 커패시터(C1,C2,C3)와, 제1 커패시터와 노드(N1)를 스위칭하는 제12 스위치(S12)로 구성된다.
파워업신호 출력부(30)는 노드(N3)의 반전된 신호를 버퍼링하여 파워업신호(pupb)를 출력하는 제1,2,3,4,5 인버터(I1,I2,I3,I4,I5)와, 제1 인버터의 출력에 게이트가 연결되며 외부 전원전압(Vext)과 제1 인버터의 입력을 연결하는 제12 피채널 모스 트랜지스터(MP12)와, 노드(N3)와 접지를 연결하는 제4 커패시터(C4)와, 제1 인버터(I1)의 출력과 외부 전원전압(Vext)를 연결하는 제5 커패시터(C5)와, 제2 인버터(I2)의 출력과 접지를 연결하는 제6 커패시터(C6)로 구성된다.
이하 도1를 참조하여 파워업신호 발생장치의 동작에 대해 살펴본다.
반도체 소자에 외부 전원전압(Vext)이 인가되어 점차로 증가하게 되면, 기준전압 발생부(10)에서는 일정한 바이어스 기준전압(pupbias)을 출력하고, 이 기준전압에 따라 제2 앤채널 모스 트랜지스터(MN2)가 턴온되며, 이에 따라 출력되는 파워업신호(pupb)는 증가하게 된다.
한편, 파워업신호 감지부(20)에서는 외부의 전원전압(Vext)의 상승에 따라 노드(N3)의 전압을 증가시키게 되고 이에 따라 노드(N1)에서.전류의 파이팅(fighting)이 일어나게 된다. 따라서 기준전압부(10)에서 출력되는 기준전압(pupbias)은 일정한 반면, 파워업신호 감지부(20)에 입력되는 외부의 전원전압(vext)는 계속 증가하여 노드(N1)의 전압은 일정한 시간이 지나고 난 뒤에는 증가하게 되며, 이 때 파워업 신호(pupb)은 로우레벨로 천이 된다. 이때 스위치(S1 ~ S10)는 파워업 신호(pupb)은 로우레벨로 천이 되는 시점을 조정하기 위해 구비된 스위치이다.
결국 파워업 신호(pupb)는 처음 외부전원전압(Vext)이 증가할 때에 일정하게 증가하다가 일정시간이 지난 뒤에는 로우 레벨로 천이하게 되는 것이다.
그러나 전술한 파워업 신호 발생 장치는 반도체 소자내에 전원전압이 인가되고, 일정 레벨 이상임을 판별하여 파워업신호를 발생하지만, 이 때 내부의 이미 발생된 전압의 레벨에 관계없이 동작하게 된다. 따라서 상기와 같이 외부의 전압을 감지하여 파워업신호를 발생하면, 내부에서 생성된 전압 레벨이 안정적이지 못한 상태에서 반도체 전체 소자를 초기화 하게 되고, 동작시키게 되어 동작마진의 확보가 어렵고, 심할경우 오동작까지 유발되며 이는 반도체 소자의 동작에 신뢰성에 문제점을 가져오게된다.
본 발명은 내부회로의 동작전압을 이용하여 파워업신호를 발생시킴으로서 내부회로의 초기화를 안정적으로 수행하는 파워업신호 발생장치를 제공함을 목적으로 한다.
도1은 종래 기술에 의한 파워업 신호 발생 장치를 나타내는 회로도.
도2는 본 발명의 바람직한 실시예에 따른 파워업 신호 발생 장치를 나타내는 회로도.
도3은 도2의 파워업 신호 발생장치의 동작 파형도.
* 도면의 주요 부분에 대한 부호의 설명
100 : 파워업 신호 감지부
200 : 파워업 신호 출력부
300 : 레벨 안정화부
상기의 목적을 달성하기 위하여 본 발명의 일측면에 의하면, 외부 전원전압이 인가되면, 내부 동작전압의 레벨이 일정한 목표치까지 증가하였는지를 감지하는 파워업신호 감지부; 및 상기 파워업신호 감지부에서 감지된 신호를 버퍼링하여 파워업신호로 출력하는 파워업신호 출력부를 구비하는 파워업신호 발생장치가 제공된다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도2는 본 발명의 바람직한 실시예에 따른 파워업 신호 발생 장치를 나타내는 회로도이다.
도2를 참조하여 살펴보면, 외부의 전원전압(Vext)가 증가되어 감에 따라 내부의 비트라인 프리차지(VBLP)의 신호를 전압레벨을 감지하는 파워업신호 감지부(100)와, 파워업신호 감지부(100)에서 감지된 출력을 버퍼링하여 파워업신호(pupb)로 출력하는 파워업신호 출력부(100)와, 파워오프시 파워업신호 감지부(100)의 레벨을 일정하게 유지시켜 줄 수 있는 레벨안정부(300)로 구성된다.
여기서 비트라인 프리차지(VBLP)의 신호를 파워업 감지부의 감지신호로 사용하는 것은 내부구성 회로중에서 가장 나중에 자기목표 전압레벨로 상승하기 때문에 파워업감지부의 감지신호로 사용한 것이다.
파워업신호 감지부(100)는 외부전원전압(Vext)과 노드(N1)에 직렬연결되며 게이트가 드레인에 각각 연결되어 다이오드로 구성된 제15,16,17 피채널 모스 트랜지스터(MP15, MP16, MP17)와, 게이트로 비트라인센스앰프(VBLP) 신호를 입력받고 노드(N1)과 노드(N2)를 연결하는 제18 피채널 모스 트랜지스터(MP18)와, 노드(N2)와 노드(N3)을 연결하며 게이트가 노드(N3)에 연결되어 다이오드로 구성된 제19 피채널 모스 트랜지스터(MP19)와, 게이트로 비트라인프리차지(VBLP) 신호를 입력받고 노드(N3)과 노드(N4)를 연결하는 제5 앤채널 모스 트랜지스터(MN5)와, 노드(N4)와 접지전원을 연결하며, 게이트가 노드(N4)와 연결되어 다이오드로 구성된 제6 앤채널 모스 트랜지스터와, 제15 피채널 모스 트랜지스터(MP15)의 소스와 드레인을 연결한 제12 스위치(S12)로 구성된다.
파워업신호 출력부(200)는 노드(N3)의 출력을 버퍼링하여 파워업신호(pupb)를 출력하는 제1,2,3,4 인버터(IN1,IN2,IN3,IN4)와, 제2 인버터(IN2)의 출력에 게이트가 연결되고 외부의 전원전압(Vext)과 제2 인버터(IN2)의 입력을 연결하는 제20 피채널 모스 트랜지스터(MP20)와, 제2 인버터(IN2)의 입력과 접지전원을 연결하는 제1 커패시터(C7)와, 제2 인버터(IN2)의 출력과 외부 전원전압(Vext)을 연결하는 제2 커패시터(C8)로 구성된다.
레벨안정부(300)는 노드(N1)와 접지전원을 연결하며 게이트가 접지전원으로 연결되어 다이오드 구성된 제7 앤채널 모스 트랜지스터(MN7)와, 노드(N2)와 접지전원을 연결하며 게이트가 접지전원으로 연결되어 다이오드 구성된 제8 앤채널 모스 트랜지스터(MN8)와, 노드(N3)와 접지전원을 연결하며 게이트가 접지전원으로 연결되어 다이오드 구성된 제9 앤채널 모스 트랜지스터(MN9)로 구성된다.
도3는 도2의 파워업 신호 발생장치의 동작신호 파형도이다.
이하 도2 내지 3을 참조하여 파워업신호 발생 장치의 동작에 대해서 살펴본다.
먼저 외부의 전원전압(Vext)이 반도체 소자에 인가되면, 이에 따라 제15 피채널 모스 트랜지스터(MP15)의 소스측이 증가된다. 한편, 초기 외부의 전원전압(Vext)이 인가되기 시작하여 0V 에서 일정한 레벨의 전압이 되면 이에 따라 비트라인 프리차지(VBLP)전압이 목표레벨의 전압에 이르게 된다.
비트라인 프리차지(VBLP) 전압이 제18 피채널 모스 트랜지스터(MP18) 및 제5 앤채널 모스 트랜지스터(MN5)의 게이트의 게이트로 인가되어, 제18 피채널 모스 트랜지스터(MN18)는 턴오프되고, 제5 앤채널 모스 트랜지스터(MN5)는 턴온된다.
따라서 노드(N3)의 전압레벨을 살펴보면, 외부 전원전압(Vext)이 인가되는 초기에는 전원전압(Vext)를 따라 상승하다가 제5 앤채널 모스 트랜지스터(MN5)가 턴온되는 시점에서 로우 레벨로 하강하게 된다. 이후 노드(N3)의 전압레벨은 파워업신호 출력부(200)를 통해 버퍼링되어 파워업신호(pupb)로 출력된다.
한편 레벨 안정부(300)를 구성하는 다이오드형 제7,8,9 앤채널 모스 트랜지스터(MN7,MN8MN9)는 파워가 오프시 노드(N1,N2,N3)가 접지전원보다 일정량 이하의 마이너스 전압레벨로 떨어져 회로가 오동작을 일으키지 않도록 하는 역할을 하는 부분이다.
또한, 파워업신호 감지부(100)의 스위치(S12)는 비트라인프리차지(VBLP)신호의 감지 레벨을 변경하는 스위치 역할을 한다. 또한, 파위업신호 출력부(200)의 제20 피채널 모스 트랜지스터(MP20)은 커패시터(C7,C8)의 출력에 연결되어 래치하는 기능을 하며, 커패시터(C7,C8)는 초기 외부전원전압(Vext)이 증가할 때에 노이즈(Noise)에 의해 생길 수 있는 각 노드의 전압레벨 변화를 방지하기 위해 연결되었다.
상기와 같이 파워업신호를 생성하는 데 있어서, 외부전원전압(Vext)에 의해 생성된 내부전압(비트라인 프리차지 전압)을 감지하여 동작하기 때문에 내부전원전압의 레벨이 원하는 목표치에 도달하는 것을 확인하고 동작한다.
이렇게 함으로서 내부전압은 전압레벨이 낮아도 무방하기 때문에 전류소모를 감소시킬 수 있으며, 오동작 방지와 내부동작 마진을 확보 할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명의 파워업신호 발생장치에 의해, 반도체 소자의 오동작 방지와 내부동작 마진이 증가되고, 전류소모가 감소된 효과를 얻을 수 있다.

Claims (8)

  1. 외부 전원전압이 인가되면, 내부 동작전압의 레벨이 일정한 목표치까지 증가하였는지를 감지하는 파워업신호 감지부; 및
    상기 파워업신호 감지부에서 감지된 신호를 버퍼링하여 파워업신호로 출력하는 파워업신호 출력부
    를 구비하는 파워업신호 발생장치.
  2. 제 1 항에 있어서,
    상기 파워업신호 감지부는,
    상기 내부 동작전압의 레벨이 일정한 목표치까지 증가할 때까지 상기 외부 전원전압을 출력전압으로 전달하는 외부전원전달부; 및
    상기 내부의 동작전압 레벨이 상기 목표치에 도달 했을 때에 상기 출력전압으로 접지전원을 연결하는 접지전원전달부를 구비하는 것을 특징으로 하는 파워업신호 발생장치.
  3. 제 2 항에 있어서,
    상기 외부전원전달부는,
    상기 내부 동작전압을 입력받아 상기 목표치에 도달 했을 때 턴오프 되는 제1 스위치를 구비하는 것을 특징으로 하는 파워업신호 발생장치.
  4. 제 3 항에 있어서,
    상기 접지전원 전달부는,
    상기 내부 동작전압을 입력받아 상기 목표치에 도달했을 때 턴온되는 제2 스위치를 구비하는 것을 특징으로 하는 파워업신호 발생장치.
  5. 제 4 항에 있어서,
    상기 제1 및 제2 스위치는 모스트랜지스터로 이루어지는 것을 특징으로 하는 파워업신호 발생장치.
  6. 제 1 항에 있어서,
    상기 외부전압이 입력되지 않을 때 상기 파워업신호 감지부의 전압레벨이 일정한 전압레벨 이하로 하강하는 것을 방지하는 레벨안정부를 더 구비하는 것을 특징으로 하는 파워업신호 발생장치.
  7. 제 6 항에 있어서,
    상기 레벨안정부는,
    접지전원과 상기 파워업신호 감지부를 연결하는 다이오드형 모스 트랜지스터를 구비하는 것을 특징으로 하는 파워업신호 발생장치.
    .
  8. 제 1 항에 있어서,
    상기 파워업신호 출력부는,
    상기 파워업신호 감지부의 출력을 버퍼링하여 파워업신호로 출력하는 다수개의 인버터; 및
    상기 다수개의 인버터의 입력전압 또는 출력전압을 안정화 시키기 위한 안정화 커패시터; 및
    외부전원전압과 상기 인버터의 입력 또는 출력에 연결되며 게이트가 상기 인버터의 다음단 출력에 접속된 피드백 트랜지스터를 구비하는 것을 특징으로 하는 파워업신호 발생장치.
KR10-2001-0088309A 2001-12-29 2001-12-29 파워-업 신호 발생 장치 KR100406541B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0088309A KR100406541B1 (ko) 2001-12-29 2001-12-29 파워-업 신호 발생 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0088309A KR100406541B1 (ko) 2001-12-29 2001-12-29 파워-업 신호 발생 장치

Publications (2)

Publication Number Publication Date
KR20030059447A KR20030059447A (ko) 2003-07-10
KR100406541B1 true KR100406541B1 (ko) 2003-11-20

Family

ID=32215881

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0088309A KR100406541B1 (ko) 2001-12-29 2001-12-29 파워-업 신호 발생 장치

Country Status (1)

Country Link
KR (1) KR100406541B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100574498B1 (ko) * 2004-12-28 2006-04-27 주식회사 하이닉스반도체 반도체 장치의 초기화 회로
KR100815184B1 (ko) * 2005-09-29 2008-03-19 주식회사 하이닉스반도체 반도체 소자의 파워 업 신호 생성장치
KR100656427B1 (ko) * 2005-11-09 2006-12-11 주식회사 하이닉스반도체 반도체 메모리의 파워 업 신호 발생장치
KR100925394B1 (ko) 2008-09-25 2009-11-09 주식회사 하이닉스반도체 반도체 메모리 장치
WO2011040739A2 (ko) * 2009-09-30 2011-04-07 Kang Kyung Man 마우스 프롭용 엘이디 유니트

Also Published As

Publication number Publication date
KR20030059447A (ko) 2003-07-10

Similar Documents

Publication Publication Date Title
KR100854419B1 (ko) 파워 업 신호 생성장치
KR100733407B1 (ko) 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기
US5694072A (en) Programmable substrate bias generator with current-mirrored differential comparator and isolated bulk-node sensing transistor for bias voltage control
JP2003152096A (ja) 半導体装置
KR100190763B1 (ko) 차동 증폭기
JPH05101658A (ja) ダイナミツク型ランダムアクセスメモリ装置
JPH04351791A (ja) 半導体メモリー装置のデータ入力バッファー
JP2008048298A (ja) 半導体集積回路装置
KR100406541B1 (ko) 파워-업 신호 발생 장치
KR100403341B1 (ko) 파워-업 신호 발생회로
US6194933B1 (en) Input circuit for decreased phase lag
KR100799099B1 (ko) 파워-업 신호 발생 장치
KR100554840B1 (ko) 파워 업 신호 발생 회로
KR19990019750A (ko) 기판 바이어스전압 감지장치
KR100576490B1 (ko) 파워-업 회로
KR100256129B1 (ko) 기판 바이어스전위 발생장치
KR0183874B1 (ko) 반도체 메모리장치의 내부 전원전압 발생회로
KR100807595B1 (ko) 반도체 메모리 장치
KR20030047026A (ko) 파워-업 신호 발생 장치
KR100390993B1 (ko) 파워 업 발생장치
KR100401518B1 (ko) 반도체 장치의 내부전압발생회로
KR100235965B1 (ko) 기판전위 발생기
KR200284963Y1 (ko) 안정된 고전압을 발생하는 고전압발생기
KR20000000994A (ko) 파워-업 신호 발생장치
KR0132748B1 (ko) 반도체 소자의 파우어-업 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee