KR100799099B1 - 파워-업 신호 발생 장치 - Google Patents

파워-업 신호 발생 장치 Download PDF

Info

Publication number
KR100799099B1
KR100799099B1 KR1020010087775A KR20010087775A KR100799099B1 KR 100799099 B1 KR100799099 B1 KR 100799099B1 KR 1020010087775 A KR1020010087775 A KR 1020010087775A KR 20010087775 A KR20010087775 A KR 20010087775A KR 100799099 B1 KR100799099 B1 KR 100799099B1
Authority
KR
South Korea
Prior art keywords
power
reference voltage
signal
voltage
unit
Prior art date
Application number
KR1020010087775A
Other languages
English (en)
Other versions
KR20030057699A (ko
Inventor
윤혁수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010087775A priority Critical patent/KR100799099B1/ko
Publication of KR20030057699A publication Critical patent/KR20030057699A/ko
Application granted granted Critical
Publication of KR100799099B1 publication Critical patent/KR100799099B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 외부전원이 인가되는 슬루레이트에 상관없이 안정적으로 파워업 감지를 수행하는 파워-업 발생 장치를 제공하기 위한 것으로, 이를 위해 본 발명의 일측면에 의하면, 시간 경과에 따라 상승하는 전원전압을 입력받아 기준전압을 출력하며, 상기 기준전압의 안정화 여부에 따른 제어신호를 출력하는 기준전압부; 상기 기준전압에 대해 상기 전원전압이 증가되는 정도를 감지하는 파워업신호 감지부; 및 상기 제어신호를 입력받아 상기 파워업신호 감지부를 인에이블시키는 파워업신호 감지 인에이블부를 구비하는 파워업신호 발생장치가 제공된다.
반도체, 파워-업, 스위치, 피채널 모스 트랜지스터, 앤채널 모스 트랜지스터

Description

파워-업 신호 발생 장치{Power-up signal Generator }
도1은 종래 기술에 의한 파워업 신호 발생 장치를 나타내는 회로도.
도2는 본 발명의 바람직한 실시예에 따른 파워업 신호 발생 장치를 나타내는 블럭 구성도.
도3은 도2의 파워업신호 발생장치의 구체적인 회로 구성도.
* 도면의 주요 부분에 대한 부호의 설명
100 : 기준전압부
200 : 파워업신호 감지부
300 : 파워업신호 감지 인에이블부
400 : 파워업신호출력부
본 발명은 반도체 소자의 파워업(Power-Up) 신호 발생장치에 관한 것으로, 특히 외부전원전압(Vext)이 인가 되는 슬루레이트(slew-rate)에 관계없이 파워-업신호를 안정적으로 출력하는 파워-업 신호 발생장치에 관한 것이다.
일반적으로, 외부의 전원전압(Vext)이 디램(DRAM)등의 반도체 소자에 인가된 후, 기판 바이어스 전압(substrate bias voltage: Vbb) 발생회로의 전하 펌프 동작에 의해 기판 바이어스 전압(Vbb)이 접지전압으로부터 소정의 네거티브(-)전압으로 될 때까지는 어느 정도의 시간이 필요하다. 이는 기판용량(Cs)이 클 뿐 아니라 전원전압도 0V에서 5V로 증가하고 있는 구간이어서 상기 기판 바이어스 전압 발생회로 내의 링 오실레이터(ring oscillator)의 발진 주파수도 낮아서 자체 전류공급 능력이 작기 때문이다.
또, 디램의 셀영역 전체를 덮고 있는 셀 플레이트(cell plate)에 인가되어 있는 전압(Vcp)이 0V에서 Vcc/2로 상승하게 되므로 기판과의 결합 캐패시턴스에 의해 기판 바이어스 전압(Vbb)도 포지티브(+)방향으로 함께 상승하여 기판 바이어스 전압 발생 회로에 부담을 주며, 큰 과도전류가 흐를 수 있게 된다.
따라서, 외부의 전원전압(Vext) 인가시 내부회로의 동작을 관여하는 컨트롤(Control) 신호 (예컨대 /RAS, /CAS)들을 제어하기 전에 Vbb(Back Bias Voltage)가 안정화된 레벨(Level)까지 다다르는 시간이 필요하다. 그리고 그 시간안에 내부회로의 초기화가 이루어지게 된다.
내부회로의 초기화를 시키기 위한 파워-업 신호는 외부에서 입력되는 전원전압에 따라 상승하여 내부회로에 구성되어 있는 초기화 회로를 동작시키고, 각 각의 초기화회로가 컨트롤 신호를 제어할 수 있는 조건을 만족되면 디스에이블(Disable) 되는 신호이다.
도1은 종래 기술에 의한 파워-업 신호를 발생 장치를 나타내는 회로도이다.
도1을 참조하여 살펴보면, 파워업 발생장치는 외부 전원전압(Vext)에 따라 일정한 파워업 바이어스신호(pupbias)을 출력하는 기준전압부(10)와, 외부 전원전압(Vext)의 전위가 일정 전위 이상이 됨을 감지하여 파워-업 신호(pupb)를 발생시키는 파워업 신호 감지부(20)와, 파워-업 신호를 버퍼링하여 출력하는 파워업신호 출력부(20)를 구비한다.
기준전압부(10)는 게이트가 접지전원과 연결되고, 외부 전원전압(Vext)을 인가받아 노드(N1)로 연결시키며 제1 피채널 모스 트랜지스터(MP1)와, 노드(N1)와 접지전원을 연결하며 게이트가 노드(N1)로 연결되어 다이오드를 구성하며 노드(N1)의 신호를 파워업 신호 감지부(20)의 기준전압(pupbias)로 출력하는 제1 앤모스 채널 트랜지스터(MN1)로 구성된다.
파워업신호 감지부(20)는 외부의 전원전압(Vext)을 인가받아 스위치(S1,S2,S3)를 통해 노드(N2)로 각각 전류를 보내는 역할을 하며, 게이트가 전원전압(Vext)이 인가되는 쪽으로 연결되어 다이오드 접속된 제3,5,7 앤채널 모스 트랜지스터(MN3,MN5,MN7) 및 다이오드 접속된 제3,5,7 앤채널 모스 트랜지스터(MN3,MN5,MN7)와 직렬 접속되며 게이트가 전원전압(Vext)이 인가되는 쪽으로 연결된 제4,6,8 앤채널 모스 트랜지스터(MP4,MP6,MP8)와, 접지전원을 노드(N2)로 연결시키며 게이트로 기준전압(pupbias)을 인가받는 제2 앤채널 모스 트랜지스터(MN2)로 구성된다.
파워업신호 출력부(30)는 노드(N3)의 반전된 신호를 버퍼링하여 파워업신호(out)로 출력하는 제1,2,3 인버터(I1,I2,I3)로 구성된다.
이하 도1를 참조하여 파워업신호 발생장치의 동작에 대해 살펴본다.
반도체 소자에 외부 전원전압(Vext)이 인가되어 점차로 증가하게 되면, 기준전압부(10)에서는 일정한 바이어스 기준전압(pupbias)을 출력하고, 이 기준전압에 따라 제2 앤채널 모스 트랜지스터(MN2)가 턴온되며, 이에 따라 출력되는 파워업신호(out)는 증가하게 된다.
한편, 파워업신호 감지부(20)에서는 외부의 전원전압(Vext)의 상승에 따라 노드(N2)의 전압을 증가시키게 되고 이에 따라 노드(N2)에서 전류의 파이팅(fighting)이 일어나게 된다. 따라서 기준전압부(10)에서 출력되는 기준전압(pupbias)은 일정한 반면, 파워업신호 감지부(20)에 입력되는 외부의 전원전압(vext)는 계속 증가하여 노드(N2)의 전압은 일정한 시간이 지나고 난 뒤에는 증가하게 되며, 노드(N2)의 전압이 증가되기 시작하면 파워업 신호(out)은 로우레벨로 천이 된다. 이때 스위치(S1 ~ S3)는 파워업신호(out)를 로우레벨로 천이되는 시점을 조정하기 위해 구비된 것이다.
결국 파워업 신호(out)는 처음 외부전원전압(Vext)이 증가함에 따라 일정하게 증가하다가 일정시간이 지난 뒤에는 로우 레벨로 천이하게 되는 것이다.
전술한 파워업 발생장치에는 전류소모를 줄이기 위해, 기준전압부(10)에서 출력되는 기준전압(pupbias)은 '1Vt'정도의 기준전압을 만들어 사용하고 있으나 기준전압부(10) 자체에서도 소모전류를 줄이기 위해 항상 턴온되어 있는 제1 피채널 모스트랜지스터(MN1)를 와이드(Wide) 채널(Channel) 길이(Length)를 가지는 트랜지스터를 사용하고 있다.
와이드 채널 길이를 가지는 트랜지스터의 경우 그 응답특성이 느려 외부 전원전압이 빠르게 인가될 때와 느리게 인가될 때에 기준전압(pupbias)이 변화하는 정도가 차이가 발생하여 정확한 파워업 감지를 하기 힘든 문제가 발생한다.
통상적으로 외부전원전압(Vext)은 시스템에 따라 인가되는 슬루레이트가 다르고, 이에 따라 정확한 파워업 감지가 하기 힘들어 실장시 보드 종류에 따라 파워업 페일(Fail)이 자주 유발되는 문제점을 가지고 있다.
본 발명은 외부전원이 인가되는 슬루레이드에 상관없이 안정적으로 파워업 감지를 수행하는 파워-업 발생 장치를 제공함을 목적으로 한다.
상기의 목적을 달성하기 위하여 본 발명의 일측면에 의하면, 시간 경과에 따라 상승하는 전원전압을 입력받아 기준전압을 출력하며, 상기 기준전압의 안정화 여부에 따른 제어신호를 출력하는 기준전압부; 상기 기준전압에 대해 상기 전원전압이 증가되는 정도를 감지하는 파워업신호 감지부; 및 상기 제어신호를 입력받아 상기 파워업신호 감지부를 인에이블시키는 파워업신호 감지 인에이블부를 구비하는 파워업신호 발생장치가 제공된다.
본 발명에서는 반도체소자에 인가되는 외부전원전압(Vext)이 빠르게 또는 느리게 증가되어 나타나는 문제점을 해결하기 위해 초기 기준전압부 전압이 안정화 되지 않았을때는 파워업 신호 감지를 하고 있지 않다가 기준전압부의 출력전압이 일정레벨 이상이 되면 파워업 감지를 하도록 회로를 구성함으로써 안정적으로 파워업신호를 출력할 수 있는 파워업신호 발생장치에 관한 것이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도2는 본 발명의 바람직한 실시예에 따른 파워업 신호 발생 장치를 나타내는 회로도이다.
도2를 참조하여 살펴보면, 외부의 전원전압(Vext)를 입가받아 파워업신호 감지부(200)로 기준전압(pupbias)을 출력하며, 기준전압(pupbias)의 안정화 여부에 따라 파워업신호 감지 인에이블부(300)를 제어하는 기준전압부(100)와, 입력되는 기준전압(pupbias)에 대해 외부의 전원전압(Vext)이 증가되는 정도를 감지하는 파워업신호 감지부(200)와, 기준전압(100)에서 출력되는 제어신호(pup)를 입력받아 파워업신호 감지부(200)를 인에이블시키는 파워업신호 감지 인에이블부(300)와, 파워업신호 감지부(200)에서 감지된 반전 신호를 버퍼링하여 출력하는 파워업신호 출력부(400)로 구성된다.
도3은 도2의 파워업신호 발생장치의 구체적인 회로 구성도이다.
도3을 참조하여 살펴보면, 기준전압부(100)는 게이트가 접지전원과 연결되고, 외부 전원전압(Vext)을 인가받아 노드(N1)로 연결시키며 제2 피채널 모스 트랜지스터(MP2)와, 노드(N1)와 접지전원을 연결하며 게이트가 노드(N1)로 연결되어 다이오드를 구성하며 노드(N1)의 신호를 파워업 신호 감지부(20)의 기준전압(pupbias)으로 출력하는 제9 앤모스 채널 트랜지스터(MN9)와, 게이트가 접지전원과 연결되고, 외부 전원전압(Vext)을 인가받아 노드(N2)로 연결시키며 제3 피채널 모스 트랜지스터(MP3)과, 노드(N2)와 접지전원을 연결하며 게이트가 노드(N1)과 연결되어 전류미러(mirror)를 구성하는 제10 앤채널 모스 트랜지스터(MN10)로 구성된다.
또한, 파워업신호 감지부(200)는 외부의 전원전압(Vext)을 인가받아 스위치(S4,S5,S6)를 통해 노드(N3)로 각각 전류를 보내는 역할을 하며, 게이트가 전원전압(Vext)이 인가되는 쪽으로 연결되어 다이오드 접속된 제13,15,17 앤채널 모스 트랜지스터(MP13,MP15,MP17) 및 다이오드 접속된 제13,15,17 앤채널 모스 트랜지스터(MP13,MP15,MP17)와 각각 직렬 접속되며 게이트가 전원전압(Vext)이 인가되는 쪽으로 연결된 제14,16,18 앤채널 모스 트랜지스터(MN14,MN16,MN18)와, 접지전원을 노드(N2)로 연결시키며 게이트로 기준전압(pupbias)을 인가받는 제12 앤채널 모스 트랜지스터(MN12)로 구성된다.
또한, 파워업신호 감지 인에이블부(300)는 기준전압부(100)에서 출력되는 제어신호(pup)를 입력받아 버퍼링하여 출력하는 제4, 5 인버터(I4,I5)와 제5 인버터(I5)의 출력을 게이트로 입력받고 접지전원을 노드(N3)로 연결하여 제11 앤 채널 모스트랜지스터(MN11)로 구성된다.
또한, 파워업신호 출력부(400)는 노드(N3)의 출력을 버퍼링하여 파워업신호(out)를 출력하는 제6,7,8 인버터(I6,I7,I8)로 구성된다.
이하 도2 내지 3을 참조하여 파워업신호 발생 장치의 동작에 대해서 살펴본다.
반도체 소자에 외부 전원전압(Vext)이 인가되어 점차로 증가하게 되면, 기준전압부(100)에서는 일정한 바이어스 기준전압(pupbias)을 출력하고, 이 기준전압에 따라 제12 앤채널 모스 트랜지스터(MN12)가 턴온되며, 이에 따라 출력되는 파워업신호(out)는 증가하게 된다.
한편, 파워업신호 감지부(200)에서는 외부의 전원전압(Vext)의 상승에 따라 노드(N)의 전압을 증가시키게 되고 이에 따라 노드(N3)에서 전류의 파이팅(fighting)이 일어나게 된다. 따라서 기준전압부(100)에서 출력되는 기준전압(pupbias)은 일정한 반면, 파워업신호 감지부(200)에 입력되는 외부의 전원전압(vext)는 계속 증가하여 노드(N3)의 전압은 일정한 시간이 지나고 난 뒤에는 증가하게 되며, 노드(N3)의 전압이 증가되기 시작하면 파워업 신호(out)은 로우레벨로 천이 된다.
그러나 시스템에 따라 외부전원전압(Vext)가 빠르게 인가되는 경우에는. 아직기준전압부(100)의 제2 피채널 모스 트랜지스터(MP2)가 늦게 동작하여 기준전압이 발생되지 않은 상태에서는, 제10 앤채널 모스트랜지스터(MN10)는 턴오프되어 노드(N2)의 전압은 하이로 유지된다. 이는 제2 피채널 모스 트랜지스터(MP2)는 다른 트랜지스터보다 채널길이를 크게 설계하고, 제3 피채널 모스트랜지스터(MN3)는 상대적으로 제2 피채널 모스 트랜지스터(MP2)보다 채널길이를 작게 설계되어 있기 때문이다.
파워업신호 감지 인에이블부(300)에서는 기준전압부(100)에서 출력되는 제어신호(pup)가 하이로 유지될 때에는 제11 앤채널 모스 트랜지스터를 턴온시켜 노드(N3)의 전압을 로우로 계속 유지시켜준다. 따라서 이때에는 파워업신호 감지부(200)는 동작을 하지 않게 된다.
이후 제2 피채널 모스트랜지스터(MN2)가 충분히 턴온되어 노드(N1)의 전압이 증가되고, 이로 인해 기준전압(pupbias)에서는 '1Vt'정도의 전압이 유지되고, 제어신호(pup)는 하이에서 로우로 변하게 되어 제11 앤채널 모스 트랜지스터(MN11)는 턴오프로 된다. 이때부터는 파워업신호 감지부가(200)가 파워업신호 감지를 시작하게 되고 이미 기준전압(pupbias)은 안정적으로 셋팅되어 있기 때문에 출력되는 파워업신호에 오류가 발생하지 않는다.
결국, 파워업신호를 감지하는데 있어서 기준전압이 안정되었는지에 따라 파워업신호를 출력하기 때문에 외부전원전압(vext)이 인가되는 정도에 관계없이 안정적인 파워업 신호를 발생시킬 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 의해 반도체 소자에 인가되는 전원전압의 슬루레이트에 관계없이 안정적인 파워업신호를 발생시키는 파워업 발생장치를 제공할 수 있다.

Claims (6)

  1. 시간 경과에 따라 상승하는 전원전압을 입력받아 기준전압을 출력하며, 상기 기준전압의 안정화 여부에 따른 제어신호를 출력하는 기준전압부;
    상기 기준전압에 대해 상기 전원전압이 증가되는 정도를 감지하는 파워업신호 감지부; 및
    상기 제어신호를 입력받아 상기 파워업신호 감지부를 인에이블시키는 파워업신호 감지 인에이블부
    를 구비하는 파워업신호 발생장치.
  2. 제 1 항에 있어서,
    상기 기준전압부는,
    상기 전원전압을 입력받아 일정한 기준전압을 출력하는 기준전압출력부; 및
    상기 기준전압이 출력될 때 디스에이블되는 제어신호를 출력하는 제어신호출력부를 구비하는 것을 특징으로 하는 파워업신호 발생장치.
  3. 제 2 항에 있어서,
    기준전압출력부는,
    항상 턴온상태를 유지하며 상기 전원전압을 인가받아 전달하는 제1 모스트랜지스터; 및
    상기 제1 모스트랜지스터에 의해 전달된 전압에 의해 일정한 기준전압을 유지하는 다이오드형 제2 모스트랜지스터를 구비하는 것을 특징으로 하는 파워업신호 발생장치.
  4. 제 3 항에 있어서,
    상기 제어신호출력부는,
    항상 턴온상태를 유지하며 상기 전원전압을 인가받아 전달하며 상기 제1 모스트랜지스터보다는 전류능력이 큰 제3 모스트랜지스터; 및
    상기 제3 모스트랜지스터에 의해 전달된 전압을 상기 제어신호로 출력하며 게이트가 상기 제2 모스트랜지스터의 게이트에 연결되어 상기 제2 모스트랜지스터와 전류미러를 형성하는 제4 모스트랜지스터를 구비하는 것을 특징으로 하는 파워업신호 발생장치.
  5. 제 1 항에 있어서,
    상기 파워업신호 감지 인에이블부는,
    상기 제어신호를 입력받아 상기 파워업신호 감지부의 출력노드에 접지전압을 전달하는 스위치를 구비하는 것을 특징으로 하는 파워업신호 발생장치.
  6. 제 5 항에 있어서,
    상기 스위치는 모스트랜지스터를 포함하는 것을 특징으로 하는 파워업신호 발생장치.
KR1020010087775A 2001-12-29 2001-12-29 파워-업 신호 발생 장치 KR100799099B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010087775A KR100799099B1 (ko) 2001-12-29 2001-12-29 파워-업 신호 발생 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010087775A KR100799099B1 (ko) 2001-12-29 2001-12-29 파워-업 신호 발생 장치

Publications (2)

Publication Number Publication Date
KR20030057699A KR20030057699A (ko) 2003-07-07
KR100799099B1 true KR100799099B1 (ko) 2008-01-29

Family

ID=32215461

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010087775A KR100799099B1 (ko) 2001-12-29 2001-12-29 파워-업 신호 발생 장치

Country Status (1)

Country Link
KR (1) KR100799099B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100815184B1 (ko) * 2005-09-29 2008-03-19 주식회사 하이닉스반도체 반도체 소자의 파워 업 신호 생성장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950004272A (ko) * 1993-07-08 1995-02-17 김광호 반도체 메모리 장치의 칩 초기화 신호 발생장치
JPH08181591A (ja) * 1994-08-05 1996-07-12 Advanced Micro Devices Inc パワーオンリセット回路
JPH08242148A (ja) * 1995-03-02 1996-09-17 Toshiba Corp パワーオンリセット回路
KR20000001716A (ko) * 1998-06-12 2000-01-15 윤종용 파워 온 리셋 회로
KR20020031842A (ko) * 2000-10-24 2002-05-03 박종섭 파워업 리셋 회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950004272A (ko) * 1993-07-08 1995-02-17 김광호 반도체 메모리 장치의 칩 초기화 신호 발생장치
JPH08181591A (ja) * 1994-08-05 1996-07-12 Advanced Micro Devices Inc パワーオンリセット回路
JPH08242148A (ja) * 1995-03-02 1996-09-17 Toshiba Corp パワーオンリセット回路
KR20000001716A (ko) * 1998-06-12 2000-01-15 윤종용 파워 온 리셋 회로
KR20020031842A (ko) * 2000-10-24 2002-05-03 박종섭 파워업 리셋 회로

Also Published As

Publication number Publication date
KR20030057699A (ko) 2003-07-07

Similar Documents

Publication Publication Date Title
KR100854419B1 (ko) 파워 업 신호 생성장치
US7436226B2 (en) Power-up detection circuit that operates stably regardless of variations in process, voltage, and temperature, and semiconductor device thereof
EP3462274B1 (en) Semiconductor devices for sensing voltages
KR20050119078A (ko) 리셋 회로
KR100549947B1 (ko) 집적회로용 기준전압 발생회로
JP2008048298A (ja) 半導体集積回路装置
US8044647B2 (en) Voltage down converter
KR20040035065A (ko) 파워 업 신호 발생기
KR100403341B1 (ko) 파워-업 신호 발생회로
KR100799099B1 (ko) 파워-업 신호 발생 장치
KR100406541B1 (ko) 파워-업 신호 발생 장치
JP4934396B2 (ja) 半導体集積回路装置
KR20080060374A (ko) 반도체 소자의 파워업 회로
KR100554840B1 (ko) 파워 업 신호 발생 회로
KR100576490B1 (ko) 파워-업 회로
KR100860976B1 (ko) 파워업신호 생성장치
KR100203133B1 (ko) 반도체 메모리 장치의 스탠바이 모드 전압 발생 회로
KR100807595B1 (ko) 반도체 메모리 장치
KR100390993B1 (ko) 파워 업 발생장치
KR0183874B1 (ko) 반도체 메모리장치의 내부 전원전압 발생회로
KR100390904B1 (ko) 내부 전원 전압 발생회로
KR20030047026A (ko) 파워-업 신호 발생 장치
KR100235965B1 (ko) 기판전위 발생기
KR100256129B1 (ko) 기판 바이어스전위 발생장치
KR19990001995A (ko) 파워-업 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee