KR20150029986A

KR20150029986A - 반도체 장치 및 그의 구동 방법

Info

Publication number: KR20150029986A
Application number: KR20130109129A
Authority: KR
Inventors: 이진우; 조현철
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2013-09-11
Filing date: 2013-09-11
Publication date: 2015-03-19
Also published as: US20150070068A1; US9134749B2

Abstract

내부전압을 이용하는 반도체 장치 및 그의 구동 방법에 관한 것으로, 내부전압의 전압레벨에 따라 인에이블신호를 생성하기 위한 내부전압 제어부; 인에이블신호와 클럭에 응답하여 토글링 구간이 제한된 내부 클럭을 생성하되 내부 클럭의 토글링 횟수를 조절하여 출력하기 위한 클럭 제어부; 및 내부 클럭에 응답하여 내부전압을 생성하기 위한 내부전압 생성부를 포함하는 반도체 장치가 제공된다.

Description

반도체 장치 및 그의 구동 방법{SEMICONDUCTOR DEVICE AND METHOD OF DRIVING THE SAME}

본 발명은 반도체 설계 기술에 관한 것으로, 더욱 상세하게는 내부전압을 이용하는 반도체 장치 및 그의 구동 방법에 관한 것이다.

일반적으로, 플래시 메모리(flash memory)를 비롯한 대부분의 반도체 장치는 외부에서 공급되는 외부 전원전압(VDD) 및 외부 접지전압(VSS) 이외에 내부동작에 필요한 내부전압을 생성하여 사용한다.

여기서, 외부 전원전압(VDD)보다 높거나 또는 외부 접지전압(VSS)보다 낮은 전압 레벨을 가지는 내부전압은 펌프(Pump) 회로에 의해 생성될 수 있다. 예컨대, 펌프 회로는 타겟 레벨에 대응하는 기준전압에 기초한 전하 펌핑(charge pumping) 방식을 통해 내부전압을 생성한다. 통상적으로, 외부 전원전압(VDD)보다 높은 레벨의 내부전압으로는 승압전압 등이 있고, 외부 접지전압(VSS)보다 낮은 레벨의 내부전압으로는 백 바이어스 전압 등이 있다.

도 1에는 승압전압을 생성하기 위한 통상의 반도체 장치가 블록 구성도로 도시되어 있고, 도 2에는 도 1에 도시된 펌핑 회로부가 개략적으로 도시된 내부 구성도가 도시되어 있다.

도 1을 참조하면, 반도체 장치(10)는 기준전압(VREF)과 승압전압(VPUMP)에 응답하여 펌핑 인에이블신호(PUMP_CLK_EN)를 생성하기 위한 펌핑 제어부(12)와, 펌핑 인에이블신호(PUMP_CLK_EN)와 클럭(CLK)에 응답하여 승압전압(VPUMP)을 생성하기 위한 펌핑 회로부(14)를 포함한다.

여기서, 펌핑 제어부(12)는 기준전압(VREF)과 승압전압(VPUMP)을 비교하고 그 비교결과 승압전압(VPUMP)이 기준전압(VREF)보다 낮아지면 펌핑 인에이블신호(PUMP_CLK_EN)를 활성화하기 위한 비교기를 포함할 수 있다. 비교기는 공지공용의 기술이므로 자세한 설명을 생략하도록 한다.

또한, 펌핑 회로부(14)는 펌핑 인에이블신호(PUMP_CLK_EN)가 활성화된 구간 동안 클럭(CLK)에 응답하여 승압전압(VPUMP)을 생성한다. 도 2를 참조하면, 펌핑 회로부(14)는 클럭(CLK)과 펌핑 인에이블신호(PUMP_CLK_EN)를 논리 연산하기 위한 논리 연산부(14_1)와, 논리 연산부(14_1)로부터 출력되는 펌핑신호(PUMP_CLK)에 기초하여 승압전압(VPUMP)을 생성하기 위한 펌핑부(14_3)를 포함할 수 있다. 여기서, 논리 연산부(14_1)는 낸드 게이트를 포함하며, 펌핑부(14_3)는 커패시터를 포함할 수 있다.

이하, 상기와 같은 구성을 가지는 반도체 장치(10)의 동작을 도 3을 참조하여 설명한다.

도 3에는 도 1에 도시된 반도체 장치(10)의 동작을 설명하기 위한 타이밍도가 도시되어 있다.

도 3을 참조하면, 펌핑 제어부(12)는 승압전압(VPUMP)의 전압레벨에 대응하는 펌핑 인에이블신호(PUMP_CLK_EN)를 생성한다. 예컨대, 펌핑 제어부(12)는 기준전압(VREF)과 승압전압(VPUMP)을 지속적으로 비교하고 그 비교결과 승압전압(VPUMP)이 기준전압(VREF)보다 낮은 전압레벨을 가질 때 펌핑 인에이블신호(PUMP_CLK_EN)를 논리 하이 레벨로 활성화한다.

그리고, 펌핑 회로부(14)는 클럭(CLK)과 펌핑 인에이블신호(PUMP_CLK_EN)에 응답하여 승압전압(VPUMP)을 생성한다. 예컨대, 논리 연산부(14_1)는 클럭(CLK)과 펌핑 인에이블신호(PUMP_CLK_EN)를 부정 논리 곱 연산하여 펌핑 클럭(PUMP_CLK)을 생성하고, 펌핑부(14_3)는 펌핑 클럭(PUMP_CLK)에 응답하여 승압전압(VPUMP)을 생성한다.

그러나, 상기와 같은 구성을 가지는 반도체 장치(10)는 다음과 같은 문제점이 있다.

펌핑부(14_3)는 펌핑 클럭(CLK)에 응답하여 승압전압(VPUMP)을 생성한다. 그런데, 펌핑 클럭(CLK)이 논리 하이 레벨에서 논리 로우 레벨로 천이되면, 펌핑부(14_3)에 포함된 커패시터는 채워놨던 전하(charge)를 방전(discharge)시키게 된다. 커패시터에 채워진 전하가 방전되면 그에 대응하는 만큼의 전류 소모가 발생한다. 도 3을 다시 참조하면, 펌핑 클럭(CLK)은 펌핑 인에이블신호(PUMP_CLK_EN)의 활성화 구간 내에서 토글링하기 때문에, 펌핑 인에이블신호(PUMP_CLK_EN)의 활성화 구간에 따라 펌핑 클럭(CLK)의 토그링 횟수가 결정된다. 이때, 펌핑 클럭(CLK)은 불필요하게 토글링하는 구간(A)이 발생할 수 있으며, 이러한 경우 펌핑부(14_3)에 의해 더 많은 전류 소모가 발생하는 문제점이 있다.

본 발명은 내부전압 생성시 이용되는 내부 클럭의 토글링 횟수가 감소된 반도체 장치 및 그의 구동 방법을 제공하는 것이다.

본 발명의 일 측면에 따르면, 본 발명은 내부전압의 전압레벨에 따라 인에이블신호를 생성하기 위한 내부전압 제어부; 인에이블신호와 클럭에 응답하여 토글링 구간이 제한된 내부 클럭을 생성하되 내부 클럭의 토글링 횟수를 조절하여 출력하기 위한 클럭 제어부; 및 내부 클럭에 응답하여 내부전압을 생성하기 위한 내부전압 생성부를 포함할 수 있다.

본 발명의 다른 측면에 따르면, 본 발명은 기준전압과 내부전압을 비교하고 그 비교결과에 대응하는 인에이블신호를 생성하기 위한 내부전압 제어부; 인에이블신호와 클럭에 응답하여 활성화용 클럭과 비활성화용 클럭를 생성하기 위한 제1 클럭 생성부; 활성화용 클럭에 응답하여 활성화되고 비활성화용 클럭에 응답하여 비활성화되는 제1 내부 클럭를 생성하기 위한 제2 클럭 생성부; 및 제1 내부 클럭에 응답하여 내부전압을 생성하기 위한 내부전압 생성회로부를 포함할 수 있다.

본 발명의 또 다른 측면에 따르면, 본 발명은 내부전압의 전압 레벨에 대응하는 인에이블신호를 생성하는 단계; 인에이블신호와 클럭에 응답하여 내부 클럭를 생성하는 단계; 내부 클럭에 응답하여 내부전압을 생성하는 단계를 포함할 수 있다. 이때, 내부 클럭를 생성하는 단계는 인에이블신호가 비활성화될 때 클럭의 논리 레벨을 래치할 수 있다. 단, 내부 클럭을 생성하는 단계는 인에이블신호가 다시 활성화될 때까지 클럭의 논리 레벨을 래치할 수 있다.

내부전압 생성시 불필요한 전류 소모를 방지할 수 있는 효과가 있다.

도 1은 종래기술에 따른 반도체 장치의 블록 구성도이다.
도 2는 도 1에 도시된 펌핑 회로부의 내부 구성을 보인 개략도이다.
도 3은 종래기술에 따른 반도체 장치의 동작을 설명하기 위한 타이밍도이다.
도 4는 본 발명의 실시예에 따른 반도체 장치의 블록 구성도이다.
도 5는 도 4에 도시된 클럭 제어부의 일예를 보인 내부 구성도이다.
도 6은 도 4에 도시된 펌핑 회로부의 내부 구성을 보인 개략도이다.
도 7은 본 발명의 실시예에 따른 반도체 장치의 동작을 설명하기 위한 타이밍도이다.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.

본 발명의 실시예에서는 내부전압으로써 승압전압을 예로 들어 설명하기로 한다.

도 4에는 본 발명의 실시예에 따른 반도체 장치가 블록 구성도로 도시되어 있고, 도 5에는 도 4에 도시된 클럭 제어부의 일예를 보인 내부 구성도가 도시되어 있으며, 도 6에는 도 4에 도시된 펌핑 회로부의 일예를 개략적으로 보인 내부 구성도가 도시되어 있다.

도 4를 참조하면, 반도체 장치(100)는 승압전압(VPUMP)의 전압 레벨에 따라 펌핑 인에이블신호(PUMP_CLK_EN)를 생성하기 위한 펌핑 제어부(110)와, 펌핑 인에이블신호(PUMP_CLK_EN)와 클럭(CLK)에 응답하여 토글링 구간이 제한된 제1 펌핑 클럭(PUMP_CLK_EN_E)을 생성하되 제1 펌핑 클럭(PUMP_CLK_EN_E)의 토글링 횟수를 조절하여 출력하기 위한 클럭 제어부(120)와, 제1 펌핑 클럭(PUMP_CLK_EN_E)에 응답하여 승압전압(VPUMP)을 생성하기 위한 펌핑 회로부(130)를 포함한다.

여기서, 펌핑 제어부(110)는 기준전압(VREF)과 승압전압(VPUMP)을 비교하고 그 비교결과 승압전압(VPUMP)이 기준전압(VREF)보다 낮아지면 펌핑 인에이블신호(PUMP_CLK_EN)를 활성화하기 위한 비교기를 포함할 수 있다. 비교기는 공지공용의 기술이므로 자세한 설명을 생략하도록 한다.

또한, 클럭 제어부(120)는 도 5에 도시된 바와 같이, 펌핑 인에이블신호(PUMP_CLK_EN)와 클럭(CLK)에 응답하여 토글링 구간이 제한된 제한 클럭(S, R)을 생성하기 위한 제한 클럭 생성부(122)와, 제한 클럭(S, R)에 응답하여 제1 펌핑 클럭(PUMP_CLK_EN_E)을 생성하기 위한 펌핑 클럭 생성부(124)를 포함한다. 여기서, 제한 클럭(S, R)은 활성화용 클럭(S)과 비활성화용 클럭(R)을 포함하며, 제한 클럭 생성부(122)는 펌핑 인에이블신호(PUMP_CLK_EN)와 클럭(CLK)을 부정 논리 곱 연산하기 위한 제1 낸드 게이트와, 낸드 게이트의 출력신호를 반전하여 활성화용 클럭(S)을 출력하기 위한 제1 인버터와, 펌핑 인에이블신호(PUMP_CLK_EN)를 반전하기 위한 제2 인버터와, 제2 인버터의 출력신호와 클럭(CLK)을 부정 논리 합 연산하여 비활성화용 클럭(R)을 생성하기 위한 제1 노어 게이트를 포함할 수 있다. 이와 같이 구성되는 제한 클럭 생성부(122)는 펌핑 인에이블신호(PUMP_CLK_EN)와 클럭(CLK)에 응답하여 펌핑 인에이블신호(PUMP_CLK_EN)의 활성화 구간 내에서 서로 반전 관계인 활성화용 클럭(S)과 비활성화용 클럭(R)을 생성한다. 그리고, 펌핑 클럭 생성부(124)는 활성화용 클럭(S)에 응답하여 활성화되고 비활성화용 클럭(R)에 응답하여 비활성화되는 제1 펌핑 클럭(PUMP_CLK_EN_E)를 생성하기 위한 SR 래치를 포함할 수 있다. 이와 같이 구성되는 펌핑 클럭 생성부(124)는 활성화용 클럭(S)과 비활성화용 클럭(R)에 응답하여 활성화용 클럭(S)의 펄싱 폭이 예정된 구간 이하인 경우 다음 펄싱 구간까지 래치된 제1 펌핑 클럭(PUMP_CLK_EN_E)을 생성한다.

한편, 펌핑 회로부(130)는 도 6에 도시된 바와 같이, 제1 펌핑 클럭(PUMP_CLK_EN_E)과 제어신호(CTRL)에 응답하여 제2 펌핑 클럭(PUMP_CLK)을 생성하기 위한 펌핑 클럭 드라이버(132)와, 제2 펌핑 클럭(PUMP_CLK)에 응답하여 승압전압(VPUMP)을 생성하기 위한 펌핑부(134)를 포함할 수 있다. 펌핑 클럭 드라이버(132)는 제1 펌핑 클럭(PUMP_CLK_EN_E)과 제어신호(CTRL)를 부정 논리 곱 연산하기 위한 제2 낸드 게이트를 포함할 수 있다. 여기서, 제어신호(CTRL)는 예정된 전압레벨(예:논리 하이 레벨)로 고정된 신호이다. 펌핑부(134)는 커패시터를 포함할 수 있다.

이하, 상기와 같은 구성을 가지는 본 발명의 실시예에 따른 반도체 장치(100)의 구동 방법을 도 7을 참조하여 설명한다.

도 7에는 본 발명의 실시예에 따른 반도체 장치(100)의 구동 방법을 설명하기 위한 타이밍도가 도시되어 있다.

도 7을 참조하면, 반도체 장치(100)의 구동 방법은 승압전압(VPUMP)의 전압 레벨에 대응하는 펌핑 인에이블신호(PUMP_CLK_EN)를 생성하는 단계와, 펌핑 인에이블신호(PUMP_CLK_EN)와 클럭(CLK)에 응답하여 제1 펌핑 클럭(PUMP_CLK_EN_E)을 생성하는 단계와, 제1 펌핑 클럭(PUMP_CLK_EN_E)에 응답하여 승압전압(VPUMP)을 생성하는 단계를 포함한다.

여기서, 펌핑 인에이블신호(PUMP_CLK_EN)를 생성하는 단계는 기준전압(VREF)과 승압전압(VPUMP)을 비교하고, 그 비교결과에 따라 펌핑 인에이블신호(PUMP_CLK_EN)를 생성한다. 예컨대, 펌핑 제어부(110)는 승압전압(VPUMP)이 기준전압(VREF)보다 낮아지면 펌핑 인에이블신호(PUMP_CLK_EN)를 논리 하이 레벨로 활성화한다.

그리고, 제1 펌핑 클럭(PUMP_CLK_EN_E)을 생성하는 단계는 펌핑 인에이블신호(PUMP_CLK_EN)가 활성화된 구간 동안만 클럭(CLK)을 제한적으로 출력한다. 단, 제1 펌핑 클럭(PUMP_CLK_EN_E)을 생성하는 단계는 펌핑 인에이블신호(PUMP_CLK_EN)가 비활성화될 때 클럭(CLK)의 논리 레벨을 래치하고 펌핑 인에이블신호(PUMP_CLK_EN)가 다시 활성화될 때까지 클럭(CLK)의 논리 레벨을 래치한다. 예컨대, 제한 클럭 생성부(122)는 펌핑 인에이블신호(PUMP_CLK_EN)가 논리 하이 레벨로 활성화된 구간 동안, 클럭(CLK)에 대응하는 활성화용 클럭(S)과 클럭(CLK)의 반전된 신호에 대응하는 비활성화용 클럭(R)을 생성하고, 펌핑 클럭 생성부(124)는 활성화용 클럭(S)에 응답하여 활성화되고 비활성화용 클럭(R)에 응답하여 비활성화되는 제1 펌핑 클럭(PUMP_CLK_EN_E)을 생성한다.

또한, 승압전압(VPUMP)을 생성하는 단계는 제1 펌핑 클럭(PUMP_CLK_EN_E)에 응답하여 펌핑 동작을 통해 승압전압(VPUMP)이 기준전압(VREF)보다 높아질 때까지 승압전압(VPUMP)의 전압 레벨을 상승시킨다. 예컨대, 펌핑 클럭 드라이버(132)는 논리 하이 레벨로 고정된 제어신호(CTRL)에 응답하여 제1 펌핑 클럭(PUMP_CLK_EN_E)과 대응하는 제2 펌핑 클럭(PUMP_CLK)을 생성하며, 펌핑부(134)는 제2 펌핑 클럭(PUMP_CLK)에 응답하여 펌핑 동작을 수행한다.

이와 같은 본 발명의 실시예에 따르면, 승압전압을 생성할 때 이용되는 펌핑 클럭의 토글링 횟수를 감소시킴으로써 펌핑 클럭이 불필요하게 토글링되어 발생하는 전류 소모를 감소할 수 있는 이점이 있다.

본 발명의 기술 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.

100 : 반도체 장치 110 : 펌핑 제어부
120 : 클럭 제어부 122 : 제한 클럭 생성부
124 : 펌핑 클럭 생성부 130 : 펌핑 회로부
132 : 펌핑 클럭 드라이버 134 : 펌핑부

Claims

내부전압의 전압레벨에 따라 인에이블신호를 생성하기 위한 내부전압 제어부;
상기 인에이블신호와 클럭에 응답하여 토글링 구간이 제한된 내부 클럭을 생성하되 상기 내부 클럭의 토글링 횟수를 조절하여 출력하기 위한 클럭 제어부; 및
상기 내부 클럭에 응답하여 상기 내부전압을 생성하기 위한 내부전압 생성부
를 포함하는 반도체 장치.
제1항에 있어서,
상기 내부전압은 승압전압을 포함하는 반도체 장치.
제1항에 있어서,
상기 클럭 제어부는 상기 인에이블신호와 클럭에 응답하여 토글링 구간이 제한된 제한 클럭를 생성하고, 상기 제한 클럭의 펄싱 폭이 예정된 구간 이하인 경우 다음 펄싱 구간까지 래치된 상기 내부 클럭를 생성하는 반도체 장치.
기준전압과 내부전압을 비교하고 그 비교결과에 대응하는 인에이블신호를 생성하기 위한 내부전압 제어부;
상기 인에이블신호와 클럭에 응답하여 활성화용 클럭과 비활성화용 클럭를 생성하기 위한 제1 클럭 생성부;
상기 활성화용 클럭에 응답하여 활성화되고 상기 비활성화용 클럭에 응답하여 비활성화되는 제1 내부 클럭를 생성하기 위한 제2 클럭 생성부; 및
상기 제1 내부 클럭에 응답하여 상기 내부전압을 생성하기 위한 내부전압 생성회로부
를 포함하는 반도체 장치.
제4항에 있어서,
상기 내부전압은 승압전압을 포함하는 반도체 장치.
제4항에 있어서,
상기 제1 클럭 생성부는 상기 인에이블신호가 활성화된 구간 동안, 상기 클럭에 대응하는 상기 활성화용 클럭과 상기 클럭의 반전된 신호에 대응하는 상기 비활성화용 클럭를 생성하는 반도체 장치.
제4항에 있어서,
상기 내부 클럭 생성부는 SR 래치를 포함하는 반도체 장치.
제4항에 있어서,
상기 내부전압 생성회로부는,
상기 제1 내부 클럭과 제어신호에 응답하여 제2 내부 클럭을 생성하기 위한 클럭 드라이버; 및
상기 제2 내부 클럭에 응답하여 상기 내부전압을 생성하기 위한 내부전압 생성부를 포함하는 반도체 장치.
제8항에 있어서,
상기 제어신호는 예정된 전압레벨로 고정된 신호를 포함하는 반도체 장치.
내부전압의 전압 레벨에 대응하는 인에이블신호를 생성하는 단계;
상기 인에이블신호와 클럭에 응답하여 내부 클럭를 생성하는 단계;
상기 내부 클럭에 응답하여 상기 내부전압을 생성하는 단계를 포함하며,
상기 내부 클럭를 생성하는 단계는 상기 인에이블신호가 비활성화될 때 상기 클럭의 논리 레벨을 래치하는 반도체 장치의 구동 방법.
제10항에 있어서,
상기 내부 클럭를 생성하는 단계는 상기 인에이블신호가 다시 활성화될 때까지 상기 클럭의 논리 레벨을 래치하는 반도체 장치의 구동 방법.
제10항에 있어서,
상기 내부전압을 생성하는 단계는 펌핑 동작을 통해 승압전압을 생성하는 반도체 장치의 구동 방법.