JP2013106463A - チャージポンプ回路およびそれを用いた半導体装置 - Google Patents

Abstract

【課題】起動時の消費電流を小さく抑制できるチャージポンプ回路を提供する。
【解決手段】このチャージポンプ回路３０では、ポンプ回路１０の起動期間は分周クロック信号ＣＬＫＤをポンプ回路１０に与えてポンプ回路１０の電流供給能力を低く設定し、起動期間の終了後はクロック信号ＣＬＫをポンプ回路１０に与えてポンプ回路１０の電流供給能力を高く設定する。したがって、起動期間はポンプ回路１０の消費電流を小さく抑制し、起動期間の終了後はポンプ回路１０の電流供給能力を高めることができる。
【選択図】図４

Description

この発明はチャージポンプ回路およびそれを用いた半導体装置に関し、特に、ポンプクロック信号によって駆動されて電流を供給するチャージポンプ回路と、それを用いた半導体装置に関する。

フラッシュメモリでは、プログラム動作時や消去動作時に高電圧が使用される。このため、フラッシュメモリには、電源電圧を昇圧して高電圧を生成するチャージポンプ回路が設けられている。このチャージポンプ回路の動作時には大きな電流が消費される。チャージポンプ回路の起動時には特に大きな電流が消費される。このため、フラッシュメモリを搭載したＩＣ(Integrated Circuit)製品の消費電流の最大値は、チャージポンプ回路の起動時の消費電流値であることが多い。

なお、特許文献１には、互いに周波数の異なる複数のクロック信号のうちのいずれかのクロック信号を選択するセレクタと、セレクタによって選択されたクロック信号によって駆動されるチャージポンプ回路とを備えた半導体装置が開示されている。この半導体装置では、電源投入時には最高周波数のクロック信号が選択され、昇圧時間の短縮化が図られる。

また、特許文献２には、クロック信号を生成する発振回路と、チャージポンプ回路と、昇圧電圧が動作モードに応じた所定の電圧になるように発振回路の発振動作を制御するレベルセンス回路とを備えた昇圧回路が開示されている。

また、特許文献３には、クロック制御信号に応じて昇圧用クロックを可変的に発生できるクロック発生回路と、昇圧用クロックを用いて昇圧した電圧を発生する昇圧回路と、昇圧回路の出力電圧に基づいてクロック制御信号を生成する電圧レベル検知回路とを備えた半導体装置が開示されている。この半導体装置では、電源投入時には高い周波数の昇圧クロックが生成され、昇圧時間の短縮化が図られる。

特開２０００−２３６６５７号公報 特開２００３−２１７２９１号公報 特開平１１−３０６７８１号公報

フラッシュメモリを搭載したＩＣ製品は様々な用途に使用されている。モバイル機器などの最大消費電流の制限が厳しい用途向けのＩＣ製品では、チャージポンプ回路の起動時の消費電流が問題になる可能性がある。

それゆえに、この発明の主たる目的は、起動時の消費電流を小さく抑制することが可能なチャージポンプ回路およびそれを用いた半導体装置を提供することである。

この発明に係るチャージポンプ回路は、ポンプクロック信号によって駆動されて電源ノードに電流を供給するポンプ回路と、電源ノードの電圧を検出し、検出値が目標電圧に到達していない場合はポンプ回路を活性化させ、検出値が目標電圧に到達した場合はポンプ回路を非活性化させる検出回路と、ポンプ回路の起動期間はポンプ回路の電流供給能力を第１のレベルに設定し、起動期間の終了後はポンプ回路の電流供給能力を第１のレベルよりも高い第２のレベルに設定する制御回路とを備えたものである。

この発明に係るチャージポンプ回路では、起動期間におけるポンプ回路の電流供給能力が、起動期間の終了後におけるポンプ回路の電流供給能力よりも低いレベルに設定される。したがって、起動期間の消費電流を小さく抑制することができる。

本願発明の基礎となるマイコンチップの構成を示すブロック図である。 図１に示したチャージポンプ回路の構成を示す回路図である。 図２に示したチャージポンプ回路の動作を示すタイムチャートである。 この発明の実施の形態１によるチャージポンプ回路の構成を示す回路ブロック図である。 図４に示した分周回路の構成を示す回路ブロック図である。 図４に示したセレクタの構成を示す回路図である。 図４に示したチャージポンプ回路の動作を示すタイムチャートである。 この発明の実施の形態２によるチャージポンプ回路の構成を示す回路ブロック図である。 図８に示したチャージポンプ回路を備えたマイコンチップの構成を示すブロック図である。

本願発明の実施の形態について説明する前に、まず本願発明の基礎となるマイコンチップ１について説明する。マイコンチップ１は、図１に示すように、四角形の半導体基板２を備える。半導体基板２の表面には、ＣＰＵ（Central Processing Unit）コア３、フラッシュメモリ４、ＳＲＡＭ（Static Random Access Memory）６、周辺回路７、複数の信号入出力端子８、および電源端子９が設けられている。フラッシュメモリ４にはチャージポンプ回路（ＣＰ）５が設けられている。

チャージポンプ回路５は、ＣＰＵコア３からポンプ起動信号ＰＡＣＴおよびクロック信号ＣＬＫを受けるとともに、外部から電源端子９を介して外部電源電圧ＶＰＰを受ける。チャージポンプ回路５は、ポンプ起動信号ＰＡＣＴに応答して活性化され、クロック信号ＣＬＫによって駆動され、外部電源電圧ＶＰＰを昇圧して高電圧ＶＰを生成する。高電圧ＶＰは、フラッシュメモリ４のプログラム動作時や消去動作時に使用される。

このようなマイコンチップ１は様々な用途に使用される。モバイル機器などの最大消費電流の制限が厳しい用途向けのマイコンチップ１では、チャージポンプ回路５の起動開始時の消費電流が問題になる可能性がある。

詳しく説明すると、チャージポンプ回路５は、図２に示すように、ポンプ回路１０、レベル検出回路２０、およびポンプ制御回路２４を備える。ポンプ回路１０は、複数（たとえば３個）のＮチャネルＭＯＳトランジスタ１１〜１３、インバータ１４、ＡＮＤゲート１５，１６、およびキャパシタ１７，１８を含む。

ＮチャネルＭＯＳトランジスタ１１〜１３は、外部電源電圧ＶＰＰのラインと電源ノードＮ１３との間に直列接続される。トランジスタ１１〜１３のゲートは、それぞれトランジスタ１１〜１３のドレインに接続される。すなわち、トランジスタ１１〜１３の各々はダイオード接続されている。

クロック信号ＣＬＫは、インバータ１４を介してＡＮＤゲート１５の一方入力ノードに与えられるとともに、ＡＮＤゲート１６の一方入力ノードに直接与えられる。ＡＮＤゲート１５，１６の他方入力ノードは、ともにポンプ活性化信号ＰＥＮを受ける。ＡＮＤゲート１５の出力信号φ１５は、キャパシタ１７を介してトランジスタ１１のソース（ノードＮ１１）に与えられる。ＡＮＤゲート１６の出力信号φ１６は、キャパシタ１８を介してトランジスタ１２のソース（ノードＮ１２）に与えられる。

ポンプ活性化信号ＰＥＮが活性化レベルの「Ｈ」レベルである場合は、ＡＮＤゲート１５の出力信号φ１５はクロック信号ＣＬＫの反転信号／ＣＬＫとなり、ＡＮＤゲート１６の出力信号φ１６はクロック信号ＣＬＫとなる。信号φ１５，φ１６がそれぞれ「Ｌ」レベルおよび「Ｈ」レベルにされると、外部電源電圧ＶＰＰのラインからトランジスタ１１を介してキャパシタ１７に電流が流れ、キャパシタ１７が充電される。また、キャパシタ１８からトランジスタ１３を介して電源ノードＮ１３に電流が流れ、電源ノードＮ１３の電圧が上昇する。

信号φ１５，φ１６がそれぞれ「Ｈ」レベルおよび「Ｌ」レベルにされると、キャパシタ１７からトランジスタ１２を介してキャパシタ１８に電流が流れ、キャパシタ１８が充電される。したがって、クロック信号ＣＬＫが「Ｌ」レベルから「Ｈ」レベルに立ち上げられる毎に電源ノードＮ１３に電流が供給され、電源ノードＮ１３の電圧が上昇する。

ポンプ活性化信号ＰＥＮが非活性化レベルの「Ｌ」レベルである場合は、ＡＮＤゲート１５，１６の出力信号φ１５，φ１６はともに「Ｌ」レベルに固定され、ポンプ回路１０は非活性化される。

レベル検出回路２０は、抵抗素子２１，２２およびコンパレータ２３を含む。抵抗素子２１，２２は、電源ノードＮ１３と接地電圧ＶＳＳのラインとの間に直列接続される。電源ノードＮ１３の電圧ＶＰは、抵抗素子２１，２２によって分圧されて電圧ＶＤとなる。コンパレータ２３は、電圧ＶＤと参照電圧ＶＲの高低を比較し、比較結果を示す信号ＤＥＴを出力する。ＶＤ＜ＶＲである場合は検出信号ＤＥＴが「Ｈ」レベルになり、ＶＤ＞ＶＲである場合は検出信号ＤＥＴが「Ｌ」レベルになる。

ポンプ制御回路２４は、ＡＮＤゲート２５を含み、ポンプ起動信号ＰＡＣＴと検出信号ＤＥＴの論理積信号をポンプ活性化信号ＰＥＮとして出力する。ポンプ制御回路２４は、ポンプ起動信号ＰＡＣＴと検出信号ＤＥＴの両方が「Ｈ」レベルである場合だけポンプ回路１０を活性化させる。

図３（ａ）〜（ｈ）は、チャージポンプ回路５の動作を示すタイムチャートである。初期状態では、ポンプ起動信号ＰＡＣＴが非活性化レベルの「Ｌ」レベルにされており、ポンプ活性化信号ＰＥＮが「Ｌ」レベルになっている。また、ポンプ活性化信号ＰＥＮが「Ｌ」レベルであるので、ＡＮＤゲート１５，１６の出力信号φ１５，φ１６はともに「Ｌ」レベルに固定されており、ポンプ回路１０は非活性化されている。またポンプ起動信号ＰＡＣＴが「Ｌ」レベルである場合は参照電圧ＶＲが０Ｖにされており、コンパレータ２３の出力信号である検出信号ＤＥＴは「Ｌ」レベルになっている。

ある時刻ｔ０においてポンプ起動信号ＰＡＣＴが活性化レベルの「Ｈ」レベルに立ち上げられると、所定時間経過後の時刻ｔ１において参照電圧ＶＲが所定の電圧に立ち上げられ、検出信号ＤＥＴが「Ｈ」レベルに立ち上げられる。これにより、ポンプ活性化信号ＰＥＮが「Ｈ」レベルとなり、ＡＮＤゲート１５の出力信号φ１５がクロック信号ＣＬＫの反転信号／ＣＬＫになるとともに、ＡＮＤゲート１６の出力信号φ１６がクロック信号ＣＬＫとなる。

信号φ１５，φ１６が交互に「Ｌ」レベルから「Ｈ」レベルに立ち上げられると、外部電源電圧ＶＰＰのラインからトランジスタ１１〜１３を介して電源ノードＮ１３に電荷が転送され、電源ノードＮ１３の電圧ＶＰが上昇する。その後、時刻ｔ７において昇圧電圧ＶＰが目標電圧ＶＴに到達すると、ＶＤ＞ＶＲとなって検出信号ＤＥＴが「Ｌ」レベルになり、ポンプ活性化信号ＰＥＮが「Ｌ」レベルになる。ポンプ活性化信号ＰＥＮが「Ｌ」レベルになると、信号φ１５，φ１６がともに「Ｌ」レベルに固定されてポンプ回路１０が非活性化され、電源ノードＮ１３への電荷の供給が停止される。

ポンプ回路１０が非活性化されると、電源ノードＮ１３の電圧ＶＰが徐々に低下する。昇圧電圧ＶＰが目標電圧ＶＴよりも低下すると、ＶＤ＜ＶＲとなって検出信号ＤＥＴが「Ｈ」レベルになり、ポンプ活性化信号ＰＥＮが「Ｈ」レベルになる。ポンプ活性化信号ＰＥＮが「Ｈ」レベルになると、ポンプ回路１０が活性化されて電源ノードＮ１３に電荷が供給される。このようにポンプ回路１０の活性化と非活性化を繰り返すことにより、昇圧電圧ＶＰが所定の目標電圧ＶＴに維持される。

このようなチャージポンプ回路５の電流供給能力は、所定のセットアップ時間内に昇圧電圧ＶＰが目標電圧ＶＴに到達することができ、かつ昇圧電圧ＶＰが目標電圧ＶＴに到達したときに要求される電流を供給することができるように設定される。チャージポンプ回路５の電流供給能力は、ポンプ回路１０のキャパシタ１７，１８の容量値、クロック信号ＣＬＫの周波数などで決まる。チャージポンプ回路５の電流供給能力を大きくすると、当然のことながら、チャージポンプ回路５の消費電流も大きくなる。

また、チャージポンプ回路５の電流供給能力は出力電圧ＶＰに依存し、出力電圧ＶＰが高くなるにつれて電流供給能力が低下する。チャージポンプ回路５を停止状態から起動させる場合、起動初期はチャージポンプ回路５の出力電圧ＶＰは低いため供給電流は大きくなり、出力電圧ＶＰが目標電圧ＶＴに近づくにつれて供給電流は低下する。したがって、図３（ｈ）に示すように、チャージポンプ回路５の消費電流ＩＰは、起動初期に最も大きくなり、出力電圧ＶＰが目標電圧ＶＴに近づくにつれて低下する。

一般にチャージポンプ回路５は消費電流が大きく、チャージポンプ回路５を使用するシステムの電源の電流容量が小さい場合、上記のチャージポンプ回路５の起動初期の消費電流ＩＰの大きさが問題になる可能性がある。

本願発明は、チャージポンプ回路の起動初期にチャージポンプ回路の電流供給能力を調整することにより、昇圧電圧ＶＰが目標電圧ＶＴに到達したときの電流供給能力を変えることなく、起動初期の消費電流を抑制するものである。

［実施の形態１］
図４は、この発明の実施の形態１によるチャージポンプ回路３０の構成を示す回路ブロック図であって、図２と対比される図である。図４を参照して、このチャージポンプ回路３０が図２のチャージポンプ回路５と異なる点は、分周回路３１、セレクタ３２、およびポンプ能力制御回路３３が追加されている点である。

分周回路３１は、クロック信号ＣＬＫを分周して、クロック信号ＣＬＫよりも低い周波数の分周クロック信号ＣＬＫＤを生成する。分周回路３１は、図５に示すように、Ｄフリップフロップ４５およびインバータ４６を含む。クロック信号ＣＬＫは、Ｄフリップフロップ４５のクロック端子（ＣＫ）に与えられる。インバータ４６は、Ｄフリップフロップ４５の出力端子（Ｑ）と入力端子（Ｄ）の間に接続される。Ｄフリップフロップ４５の出力信号が分周クロック信号ＣＬＫＤとなる。図５の分周回路３１では、分周クロック信号ＣＬＫＤの周波数は、クロック信号ＣＬＫの周波数の１／２倍になる。

セレクタ３２は、図６に示すように、インバータ５０およびＮＡＮＤゲート５１〜５３を含む。ポンプ能力制御信号ＰＣＮＴは、インバータ５０を介してＮＡＮＤゲート５１の一方入力ノードに与えられるとともに、ＮＡＮＤゲート５２の一方入力ノードに直接与えられる。クロック信号ＣＬＫおよび分周クロック信号ＣＬＫＤは、それぞれＮＡＮＤゲート５１，５２の他方入力ノードに与えられる。ＮＡＮＤゲート５３は、ＮＡＮＤゲート５１，５２の出力信号を受け、ポンプクロック信号ＣＬＫＰを出力する。ポンプクロック信号ＣＬＫＰは、ポンプ回路１０のインバータ１４およびＮＡＮＤゲート１６に与えられる。

ポンプ能力制御信号ＰＣＮＴが「Ｌ」レベルである場合は、ＮＡＮＤゲート５２の出力信号が「Ｈ」レベルに固定され、ＮＡＮＤゲート５１，５３の各々がインバータとして動作し、クロック信号ＣＬＫがポンプクロック信号ＣＬＫＰとして出力される。

また、ポンプ能力制御信号ＰＣＮＴが「Ｈ」レベルである場合は、ＮＡＮＤゲート５１の出力信号が「Ｈ」レベルに固定され、ＮＡＮＤゲート５２，５３の各々がインバータとして動作し、分周クロック信号ＣＬＫＤがポンプクロック信号ＣＬＫＰとして出力される。

ポンプ能力制御回路３３は、図４に示すように、インバータ３４〜４０、ＡＮＤゲート４１，４２、およびＲＳフリップフロップ４３を含む。インバータ３４〜３６およびＡＮＤゲート４１は、パルス発生回路を構成し、ポンプ起動信号ＰＡＣＴの立ち上がりエッジに応答してワンショットパルス信号ＳＥＴを出力する。インバータ３７〜４０およびＡＮＤゲート４２は、パルス発生回路を構成し、検出信号ＤＥＴの立ち下がりエッジに応答してワンショットパルス信号ＲＳＴを出力する。ワンショットパルス信号ＳＥＴ，ＲＳＴは、それぞれＲＳフリップフロップ４３のセット端子（Ｓ）およびリセット端子（Ｒ）に与えられる。ＲＳフリップフロップ４３の出力信号がポンプ能力制御信号ＰＣＮＴとなる。

図７（ａ）〜（ｍ）は、チャージポンプ回路３０の起動時の動作を示すタイムチャートであって、図３（ａ）〜（ｈ）と対比される図である。初期状態では、ポンプ起動信号ＰＡＣＴが非活性化レベルの「Ｌ」レベルにされており、ポンプ活性化信号ＰＥＮが「Ｌ」レベルになっている。また、ポンプ活性化信号ＰＥＮが「Ｌ」レベルであるので、ＡＮＤゲート１５，１６の出力信号φ１５，φ１６はともに「Ｌ」レベルに固定されており、ポンプ回路１０は非活性化されている。

また、ＲＳフリップフロップ４３はリセットされており、ポンプ能力制御信号ＰＣＮＴは「Ｌ」レベルになっている。このため、クロック信号ＣＬＫがセレクタ３２を通過してポンプクロック信号ＣＬＫＰとなっている。またポンプ起動信号ＰＡＣＴが「Ｌ」レベルである場合は参照電圧ＶＲが０Ｖにされており、コンパレータ２３の出力信号である検出信号ＤＥＴは「Ｌ」レベルになっている。

ある時刻ｔ０においてポンプ起動信号ＰＡＣＴが活性化レベルの「Ｈ」レベルに立ち上げられると、ワンショットパルス信号ＳＥＴが生成されてＲＳフリップフロップ４３がセットされ、ポンプ能力制御信号ＰＣＮＴが「Ｈ」レベルにされる。これにより、分周クロック信号ＣＬＫＤがセレクタ３２を通過してポンプクロック信号ＣＬＫＰとなる。

時刻ｔ０から所定時間経過後の時刻ｔ１において参照電圧ＶＲが所定の電圧に立ち上げられ、検出信号ＤＥＴが「Ｈ」レベルに立ち上げられる。これにより、ポンプ活性化信号ＰＥＮが「Ｈ」レベルとなり、ＡＮＤゲート１５の出力信号φ１５がポンプクロック信号ＣＬＫＰの反転信号／ＣＬＫＰになるとともに、ＡＮＤゲート１６の出力信号φ１６がポンプクロック信号ＣＬＫＰとなる。

信号φ１５，φ１６が交互に「Ｌ」レベルから「Ｈ」レベルに立ち上げられると、外部電源電圧ＶＰＰのラインからトランジスタ１１〜１３を介して電源ノードＮ１３に電荷が転送され、電源ノードＮ１３の電圧ＶＰが上昇する。ポンプクロック信号ＣＬＫＰは分周クロック信号ＣＬＫＤであるので、図３の場合に比べ、昇圧電圧ＶＰが目標電圧ＶＴに到達するまでの期間が長くなる。

時刻ｔ７において昇圧電圧ＶＰが目標電圧ＶＴに到達すると、ＶＤ＞ＶＲとなって検出信号ＤＥＴが「Ｌ」レベルになり、ポンプ活性化信号ＰＥＮが「Ｌ」レベルになる。ポンプ活性化信号ＰＥＮが「Ｌ」レベルになると、信号φ１５，φ１６がともに「Ｌ」レベルに固定されてポンプ回路１０が非活性化され、電源ノードＮ１３への電荷の供給が停止される。

また、検出信号ＤＥＴの立ち下がりエッジに応答してワンショットパルス信号ＲＳＴが生成され、ＲＳフリップフロップ４３がリセットされてポンプ能力制御信号ＰＣＮＴが「Ｌ」レベルにされる。これにより、クロック信号ＣＬＫがセレクタ３２を通過してポンプクロック信号ＣＬＫＰとなる。

ポンプ回路１０が非活性化されると、電源ノードＮ１３の電圧ＶＰが徐々に低下する。昇圧電圧ＶＰが目標電圧ＶＴよりも低くなると、ＶＤ＜ＶＲとなって検出信号ＤＥＴが「Ｈ」レベルになり、ポンプ活性化信号ＰＥＮが「Ｈ」レベルになる。ポンプ活性化信号ＰＥＮが「Ｈ」レベルになると、ポンプ回路１０が活性化されて電源ノードＮ１３に電荷が供給される。このようにポンプ回路１０の活性化と非活性化を繰り返すことにより、昇圧電圧ＶＰが所定の目標電圧ＶＴに維持される。

本実施の形態１のチャージポンプ回路３０では、ポンプ起動信号ＰＡＣＴが活性化レベルの「Ｈ」レベルに立ち上げられてから検出信号ＤＥＴが最初に「Ｌ」レベルに立ち下げられるまでの期間(ｔ１〜ｔ７)、すなわち、ポンプ回路１０を起動させてから最初に昇圧電圧ＶＰが目標電圧ＶＴに到達するまでの期間、ポンプ回路１０は分周クロック信号ＣＬＫＤによって駆動される。したがって、ポンプ回路１０が常にクロック信号ＣＬＫによって駆動されるチャージポンプ回路５に比べ、起動時におけるポンプ回路１０の電流供給能力が小さくなり、消費電流ＩＰが小さく抑制される。

また、このチャージポンプ回路３０では、昇圧電圧ＶＰが目標電圧ＶＴに到達した後（時刻ｔ７以降）は、ポンプ回路１０は通常のクロック信号ＣＬＫによって駆動される。したがって、昇圧電圧ＶＰが目標電圧ＶＴに到達した場合におけるポンプ回路１０の電流供給能力はチャージポンプ回路５と変わらない。したがって、このチャージポンプ回路３０では、昇圧電圧ＶＰが目標電圧ＶＴに到達した後におけるポンプ回路１０の電流供給能力を変えることなく、起動時の消費電流を削減することができる。

なお、この実施の形態１では、ポンプ回路１０の電流供給能力を小さくする方法としてポンプ回路１０の動作クロック周波数を遅くする方法を示したが、ポンプ回路の電流供給能力を小さくする方法はこれ以外にもあり、それらを適用しても同等の効果が得られる。

［実施の形態２］
実施の形態１では、ポンプ回路１０の起動時の電流供給能力を小さくすることにより消費電流を削減した。しかし、起動時の電流供給能力を小さくするとポンプ回路１０の起動時間が長くなり、フラッシュメモリ４のプログラム動作、消去動作などの動作時間が長くなる。特に、高速動作を特徴とするＩＣ製品においては、保証する動作時間のスペックを満たせなくなる可能性がある。この実施の形態２では、この問題の解決が図られる。

図８は、この発明の実施の形態２によるチャージポンプ回路６０の構成を示す回路ブロック図であって、図４と対比される図である。図８を参照して、このチャージポンプ回路６０が図４のチャージポンプ回路３０と異なる点は、ポンプ能力選択回路６１が追加されている点である。

ポンプ能力選択回路６１は、ＡＮＤゲート６２を含み、ポンプ能力選択信号ＰＣＮＴＥＮとポンプ能力制御信号ＰＣＮＴの論理積信号をセレクタ３２に与える。ポンプ能力選択信号ＰＣＮＴＥＮが「Ｈ」レベルである場合は、ポンプ能力制御信号ＰＣＮＴがＡＮＤゲート６２を通過してセレクタ３２に与えられる。この場合、チャージポンプ回路６０は、チャージポンプ回路３０と同じ構成になる。また、ポンプ能力選択信号ＰＣＮＴＥＮが「Ｌ」レベルである場合は、「Ｌ」レベルの信号がセレクタ３２に与えられ、クロック信号ＣＬＫがポンプクロック信号ＣＬＫＰとなる。つまり、このチャージポンプ回路６０では、ポンプ能力選択信号ＰＣＮＴＥＮの論理レベルによって、ポンプ回路１０の能力調整を行なうか否かを選択することが可能となっている。

ＩＣ製品の仕様において、消費電流の低減化よりも動作速度の高速化の要求が強いモードではポンプ能力選択信号ＰＣＮＴＥＮを非活性化レベルの「Ｌ」レベルにし、動作速度の高速化よりも消費電流の低減化の要求の強いモードではポンプ能力選択信号ＰＣＮＴＥＮを活性化レベルの「Ｈ」レベルにする。これにより、同一製品においても異なる要求を満足することが可能となる。

図９は、チャージポンプ回路６０を含むフラッシュメモリ４を搭載したマイコンチップ６５の構成を示すブロック図である。マイコンチップ６５の仕様に消費電流に関する動作モードを設け、そのモード設定によりＣＰＵコア３からフラッシュメモリ４に入力されるポンプ能力選択信号ＰＣＮＴＥＮの論理レベルを内部で変更することにより、同一マイコンチップ６５において、消費電流の低減化の要求と動作速度の高速化の要求のうちのいずれか一方の要求を選択的に満たすことが可能となる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１，６５ マイコンチップ、２ 半導体基板、３ ＣＰＵコア、４ フラッシュメモリ、５，３０，６０ チャージポンプ回路、６ ＳＲＡＭ、７ 周辺回路、８ 信号入出力端子、９ 電源端子、１０ ポンプ回路、１１〜１３ ＮチャネルＭＯＳトランジスタ、１４，３４〜４０，４６，５０ インバータ、１５，１６，２５，４１，４２，６２ ＡＮＤゲート、１７，１８ キャパシタ、２０ レベル検出回路、２１，２２ 抵抗素子、２３ コンパレータ、２４ ポンプ制御回路、３１ 分周回路、３２ セレクタ、３３ ポンプ能力制御回路、４３ ＲＳフリップフロップ、４５ Ｄフリップフロップ、５１〜５３ ＮＡＮＤゲート、６１ ポンプ能力選択回路。

Claims (5)

1. ポンプクロック信号によって駆動されて電源ノードに電流を供給するポンプ回路と、
   前記電源ノードの電圧を検出し、検出値が目標電圧に到達していない場合は前記ポンプ回路を活性化させ、検出値が前記目標電圧に到達した場合は前記ポンプ回路を非活性化させる検出回路と、
   前記ポンプ回路の起動期間は前記ポンプ回路の電流供給能力を第１のレベルに設定し、前記起動期間の終了後は前記ポンプ回路の電流供給能力を前記第１のレベルよりも高い第２のレベルに設定する制御回路とを備える、チャージポンプ回路。
2. 前記制御回路は、
   クロック信号を分周する分周回路と、
   前記起動期間は前記分周回路の出力信号を前記ポンプクロック信号として出力し、前記起動期間の終了後は前記クロック信号を前記ポンプクロック信号として出力するセレクタとを含む、請求項１に記載のチャージポンプ回路。
3. 前記起動期間は、前記ポンプ回路の起動が指示されてから前記検出回路によって前記電源ノードの電圧が前記目標電圧に到達したことが最初に検出されるまでの期間である、請求項１または請求項２に記載のチャージポンプ回路。
4. 前記制御回路は、選択信号が活性化レベルである場合は前記起動期間と前記起動期間の終了後で前記ポンプ回路の電流供給能力を切換え、前記選択信号が非活性化レベルである場合は前記ポンプ回路の電流供給能力を前記第２のレベルに固定する、請求項１から請求項３までのいずれかに記載のチャージポンプ回路。
5. 請求項４に記載のチャージポンプ回路と、
   消費電流の低減化が要求される第１のモードでは前記選択信号を活性化レベルにし、動作速度の高速化が要求される第２のモードでは前記選択信号を非活性化レベルにする信号発生回路とを備える、半導体装置。

Images