KR101097444B1 - 내부전압 생성회로 및 내부전압 생성방법 - Google Patents

내부전압 생성회로 및 내부전압 생성방법 Download PDF

Info

Publication number
KR101097444B1
KR101097444B1 KR1020090132766A KR20090132766A KR101097444B1 KR 101097444 B1 KR101097444 B1 KR 101097444B1 KR 1020090132766 A KR1020090132766 A KR 1020090132766A KR 20090132766 A KR20090132766 A KR 20090132766A KR 101097444 B1 KR101097444 B1 KR 101097444B1
Authority
KR
South Korea
Prior art keywords
voltage
power supply
periodic pulse
level
signal
Prior art date
Application number
KR1020090132766A
Other languages
English (en)
Other versions
KR20110076137A (ko
Inventor
권이현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090132766A priority Critical patent/KR101097444B1/ko
Priority to US12/838,352 priority patent/US8212607B2/en
Publication of KR20110076137A publication Critical patent/KR20110076137A/ko
Application granted granted Critical
Publication of KR101097444B1 publication Critical patent/KR101097444B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465Internal voltage generators for integrated circuits, e.g. step down generators
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/36Means for starting or stopping converters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)
  • Dram (AREA)

Abstract

내부전압 생성회로는 주기펄스신호의 제어에 따라 전하 펌핑(Charge Pumping)을 수행하여 내부전압을 생성하며, 생성된 내부전압을 내부 전압단으로 출력하는 전하 펌핑부와, 내부 전압단의 전압레벨을 검출하는 전압 검출부와, 전압 검출부의 검출결과에 따라 제1 전원전압 또는 제1 전원전압 보다 높은 전압레벨을 갖는 제2 전원전압을 공급하는 구동전원 공급부와, 구동전원 공급부에서 공급되는 구동전원으로 주기펄스신호를 구동하는 주기펄스 발생부를 구비하며, 제2 전원전압으로 구동되는 주기펄스신호는, 제1 전원전압으로 구동되는 주기펄스신호보다 더 긴 펄싱 주기를 갖는 것을 특징으로 한다.
내부전압, 전압검출, 전류소모, 클럭, 기준전압

Description

내부전압 생성회로 및 내부전압 생성방법{INTERNAL VOLTAGE GENERATOR AND METHOD OF GENERATING INTERNAL VOLTAGE}
본 발명은 반도체 장치에 관한 것으로서, 내부전압을 생성하는 기술에 관한 것이다.
일반적으로 반도체 장치는 전력소모를 감소시키고 효율적으로 전원을 이용하기 위해서, 외부에서 인가되는 전원전압을 이용하여 내부전압을 생성하는 내부전압 생성회로를 구비하고 있다. 내부전압 생성회로에서 생성되는 내부전압은 전원이 안정되지 않았을 때, 전원전압의 레벨이 상승하면 그에 대응하여 상승하게 된다. 이때, 내부전압은 전원전압이 목표된 전압레벨에 도달한 이후에는 일정한 전압레벨을 유지하게 되며, 전원전압이 목표된 전압레벨 이상 상승하더라도 일정한 전압레벨을 유지하게 된다.
한편, 전원전압을 이용하여 전원전압 보다 높은 전압레벨을 갖는 내부전압을 생성하는 내부전압 생성회로는 전하 펌핑(Charge Pumping) 등의 동작을 수행하여 내부전압(승압전압)을 생성한다. 전원전압 보다 높은 전압레벨을 갖는 승압전압을 생성하기 위해서는 많은 전류가 소모되므로, 전류소모를 감소시키는 기술이 요구되고 있다.
본 발명은 전력소모를 감소시킨 내부전압 생성회로 및 내부전압 생성방법을 제공한다.
본 발명의 일 실시예에 따르면, 주기펄스신호의 제어에 따라 전하 펌핑(Charge Pumping)을 수행하여 내부전압을 생성하며, 생성된 상기 내부전압을 내부 전압단으로 출력하는 전하 펌핑부; 상기 내부 전압단의 전압레벨을 검출하는 전압 검출부; 상기 전압 검출부의 검출결과에 따라 제1 전원전압 또는 상기 제1 전원전압 보다 높은 전압레벨을 갖는 제2 전원전압을 공급하는 구동전원 공급부; 및 상기 구동전원 공급부에서 공급되는 구동전원으로 상기 주기펄스신호를 구동하는 주기펄스 발생부를 구비하며, 상기 제2 전원전압으로 구동되는 상기 주기펄스신호는, 상기 제1 전원전압으로 구동되는 상기 주기펄스신호보다 더 긴 펄싱 주기를 갖는 것을 특징으로 하는 내부전압 생성회로가 제공된다.
또한, 본 발명의 다른 실시예에 따르면, 주기펄스신호의 제어에 따라 전하 펌핑(Charge Pumping)을 수행하여 내부전압을 생성하는 방법에 있어서, 내부 전압단의 전압레벨이 예정된 전압레벨까지 상승하는 제1 구간동안, 제1 전원전압 및 접지전압으로 구동되는 상기 주기펄스신호의 제어에 따라 전하 펌핑(Charge Pumping)을 수행하는 제1 펌핑단계; 및 상기 제1 펌핑단계 이후 상기 내부 전압단의 전압레 벨이 상기 예정된 전압레벨에서 목표된 전압레벨까지 상승하여 상기 목표된 전압레벨을 유지하는 제2 구간동안 상기 제1 전원전압 보다 높은 전압레벨을 갖는 제2 전원전압 및 상기 접지전압으로 구동되는 상기 주기펄스신호의 제어에 따라 전하 펌핑을 수행하는 제2 펌핑단계를 포함하며,상기 제2 전원전압 및 상기 접지전압으로 구동되는 상기 주기펄스신호는, 상기 제1 전원전압 및 상기 접지전압으로 구동되는 상기 주기펄스신호 보다 더 긴 펄싱 주기를 갖는 것을 특징으로 하는 내부전압 생성방법이 제공된다.
또한, 본 발명의 또 다른 실시예에 따르면, 주기펄스신호의 제어에 따라 전하 펌핑(Charge Pumping)을 수행하여 내부전압을 생성하며, 생성된 상기 내부전압을 내부 전압단으로 출력하는 전하 펌핑부; 클럭 출력 인에이블 신호에 응답하여 상기 주기펄스신호를 구동하는 주기펄스 발생부; 제1 구간신호의 활성화 구간동안 상기 주기펄스 발생부에 제1 전원전압을 구동전원으로 제공하고, 제2 구간신호의 활성화 구간동안 상기 주기펄스 발생부에 상기 제1 전원전압 보다 높은 전압레벨을 갖는 제2 전원전압을 구동전원으로 제공하는 구동전원 공급부; 상기 내부 전압단의 전압레벨이 목표된 레벨보다 낮으면 상기 클럭 출력 인에이블 신호를 활성화 하여 출력하는 전압 검출부; 및 상기 내부 전압단의 전압레벨이 목표된 레벨까지 상승하는 제1 구간동안 상기 제1 구간신호를 활성화 하여 출력하고, 상기 제1 구간 이후 상기 목표된 레벨을 유지하기 위한 제2 구간동안 상기 제2 구간신호를 활성화 하여 출력하는 구간신호 발생부를 구비하는 내부전압 생성회로가 제공된다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부한 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 제1 실시예에 따른 내부전압 생성회로의 구성도이다.
도 1을 참조하면 내부전압 생성회로는 오실레이터(10)와, 클럭 드라이버(20)와, 전하 펌핑부(30)와, 전압 검출부(40)를 구비한다.
오실레이터(10)는 예정된 주기를 갖는 클럭신호(CLK_REF)를 생성한다.
클럭 드라이버(20)는 클럭 출력 인에이블 신호(CLK_EN)가 활성화 되었을 때, 클럭신호(CLK_REF)에 대응하는 주기펄스신호(CLK,CLKB)를 구동한다. 이때 클럭 드라이버(20)는 전원전압(VDD) 및 접지전압(VSS)을 구동전원으로 이용하여 주기펄스신호(CLK,CLKB)를 구동한다. 본 실시예에서 주기펄스신호(CLK,CLKB)는 차동형태의 클럭신호이다.
전하 펌핑부(30)는 주기펄스신호(CLK,CLKB)의 제어에 따라 전하 펌핑(Charge Pumping)을 수행하여 내부전압(V_PUMP)을 생성하며, 생성된 내부전압(V_PUMP)을 내부 전압단(N0)으로 출력한다. 전하 펌핑부(30)는 전원전압(VDD)을 이용하여 내부전압(V_PUMP)을 생성하는데, 생성된 내부전압(V_PUMP)의 전압레벨은 전원전압(VDD) 보다 높다.
전압 검출부(40)는 내부 전압단(N0)의 전압레벨이 목표된 전압레벨에 도달했 는지 여부를 검출하여 클럭 출력 인에이블 신호(CLK_EN)를 출력한다. 전압 검출부(40)는 전압 분배부(42)와, 전압 비교부(44)로 구성된다. 전압 분배부(42)는 내부 전압단(N0)의 전압을 분배한다. 전압 분배부(42)는 내부 전압단(N0)과 접지전압단(VSS) 사이에 접속된 복수의 전압강하소자(R1,R2)로 구성되며, 복수의 전압강하소자(R1,R2)를 통해서 분배된 분배전압(V_DIV)을 출력한다. 비교부(44)는 기준전압(VREF)과 전압 분배부(42)에서 출력되는 분배전압(V_DIV)을 비교하여 클럭 출력 인에이블 신호(CLK_EN)를 출력하는데, 비교부(44)는 분배전압(V_DIV)이 기준전압(VREF) 보다 낮을 때 클럭 출력 인에이블 신호(CLK_EN)가 활성화 시킨다.
제1 실시예에 따른 내부전압 생성회로는 내부 전압단(N0)의 전압레벨이 목표된 레벨에 도달할 때까지 전하 펌핑(Charge Pumping)을 수행한다. 내부 전압단(N0)의 전압레벨이 목표된 레벨에 도달하면 전압 검출부(40)는 이를 검출하여 클럭 출력 인에이블 신호(CLK_EN)를 비활성화 시킨다. 따라서 클럭 드라이버(20)는 주기펄스신호(CLK,CLKB)를 구동하지 않게 되며 전하 펌핑부(30)는 전하 펌핑(Charge Pumping) 동작을 중지하게 된다. 한편, 내부 전압단(N0)의 전압레벨이 목표된 레벨보다 하강하게 되면 전압 검출부(40)는 이를 검출하여 클럭 출력 인에이블 신호(CLK_EN)를 활성화 시킨다. 따라서 클럭 드라이버(20)는 주기펄스신호(CLK,CLKB)를 구동하게 되고, 전하 펌핑부(30)는 주기펄스신호(CLK,CLKB)의 제어에 따라 전하 펌핑(Charge Pumping)을 수행하게 되어 내부 전압단(N0)의 전압레벨은 다시 상승하게 된다.
도 2는 본 발명의 제2 실시예에 따른 내부전압 생성회로의 구성도이다.
도 2를 참조하면, 내부전압 생성회로는 전하 펌핑부(600A)와, 전압 검출부(700A)와, 구동전원 공급부(500A)와, 주기펄스 발생부(400A)와, 구간신호 발생부(800A)를 구비한다.
상기와 같이 구성되는 내부전압 생성회로의 세부구성과 주요동작을 살펴보면 다음과 같다.
전하 펌핑부(600A)는 주기펄스신호(CLK,CLKB)의 제어에 따라 전하 펌핑(Charge Pumping)을 수행하여 내부전압(V_PUMP)을 생성하며, 생성된 내부전압(V_PUMP)을 내부 전압단(N0)으로 출력한다. 전하 펌핑부(600A)는 전원전압(VDD1)을 이용하여 내부전압(V_PUMP)을 생성하는데, 생성된 내부전압(V_PUMP)의 전압레벨은 전원전압(VDD1) 보다 높다.
전압 검출부(700A)는 내부 전압단(N0)의 전압레벨이 예정된 레벨에 도달했는지 여부를 검출하여 전압검출신호(V_DET)를 출력한다. 여기에서 예정된 레벨은 내부 전압단(N0)의 목표된 레벨 즉, 내부전압(V_PUMP)의 목표된 전압레벨 보다 낮게 설정되는 것이 바람직하다. 도면에는 도시되지 않았지만, 전압 검출부(700A)는 전압 분배부와 비교부로 구성될 수 있다. 전압 분배부는 내부 전압단(N0)의 전압을 분배한다. 전압 분배부는 내부 전압단(N0)과 접지전압단(VSS) 사이에 접속된 복수의 전압강하소자로 구성되며, 복수의 전압강하소자를 통해서 분배된 분배전 압(V_DIV)을 출력한다. 비교부는 기준전압과 전압 분배부에서 출력되는 분배전압(V_DIV)을 비교하여, 비교결과에 대응하는 전압검출신호(V_DET)를 출력한다. 참고적으로 기준전압은 밴드 갭 레퍼런스(Band Gap Reference) 회로에서 생성된 전압이다. 따라서 기준전압은 온도변화에 관계없이 일정한 전압레벨을 유지한다.
구동전원 공급부(500A)는 전압 검출부(700A)의 검출결과에 따라 제1 전원전압(VDD1) 또는 제1 전원전압(VDD1) 보다 높은 전압레벨을 갖는 제2 전원전압(VDD2)을 공급한다. 본 실시예에서 구동전원 공급부(500A)는 구간신호 발생부(800A)에서 출력되는 제1 구간신호(DYNAMIC_ENB) 및 제2 구간신호(STEADY_ENB)의 제어에 따라 제1 전원전압(VDD1) 또는 제2 전원전압(VDD2)을 선택적으로 공급한다. 즉, 구동전원 공급부(500A)는 제1 구간신호(DYNAMIC_ENB)가 활성화 되면 제1 전원전압(VDD1)을 공급하며, 제2 구간신호(STEADY_ENB)가 활성화 되면 제2 전원전압(VDD2)를 공급한다. 이때, 구간신호 발생부(800A)는 전압 검출부(700A)에서 출력되는 전압검출신호(V_DET)의 제어에 따라 제1 구간신호(DYNAMIC_ENB)와 제2 구간신호(STEADY_ENB)를 생성한다. 즉, 전압검출신호(V_DET)가 활성화 되면 제1 구간신호(DYNAMIC_ENB)가 활성화 되어 출력되고, 전압검출신호(V_DET)가 비활성화 되면 제2 구간신호(STEADY_ENB)가 활성화 되어 출력된다. 결론적으로 전압 검출부(700A)의 검출결과에 따라서 구동전원 공급부(500A)가 공급하는 구동전원이 변경된다. 따라서 구간신호 발생부(800A)가 구비되지 않고 전압 검출부(700A)의 제어만을 통해서도 내부전압 생성회로가 실시될 수 있을 것이다. 구간신호 발생부(800A)의 좀 더 상세한 실시예는 후술하는 다른 실시예를 통해서 기술하기로 한다.
주기펄스 발생부(400A)는 구동전원 공급부(500A)에서 공급되는 구동전원으로 주기펄스신호(CLK,CLKB)를 구동한다. 즉, 제1 전원전압(VDD1) 또는 제1 전원전압(VDD1) 보다 높은 전압레벨을 갖는 제2 전원전압(VDD2)을 구동전원으로 이용하여 주기펄스신호(CLK,CLKB)를 구동한다. 이때, 제2 전원전압(VDD2) 및 접지전압(VSS)으로 구동되는 주기펄스신호(CLK,CLKB)는, 제1 전원전압(VDD1) 및 접지전압(VSS)으로 구동되는 주기펄스신호(CLK,CLKB)보다 더 긴 펄싱 주기를 갖는다. 즉, 제2 전원전압(VDD2)으로 구동되는 주기펄스신호(CLK,CLKB)는 제1 전원전압(VDD1)으로 구동되는 주기펄스신호(CLK,CLKB)보다 더 긴 펄싱 주기를 갖지만, 제1 전원전압(VDD1)보다 높은 제2 전원전압(VDD2)으로 구동되므로 주기펄스신호(CLK,CLKB)의 펄싱시점이 상대적으로 빠르다. 참고적으로 본 실시예에서 주기펄스신호(CLK,CLKB)는 차동형태의 클럭신호이다.
제2 실시예에 따른 내부전압 생성회로는 내부 전압단(N0)의 전압레벨이 목표된 레벨에 도달할 때까지 전하 펌핑(Charge Pumping)을 수행하면서 내부 전압단(N0)의 전압을 상승시킨다. 이와 같은 동작을 좀 더 상세히 살펴보면 다음과 같다.
우선, 전하 펌핑부(600A)의 전하 펌핑(Charge Pumping)이 수행되기 이전에 내부 전압단(N0)의 전압레벨은 거의 접지전압(VSS) 레벨을 유지하고 있다. 이때 전압 검출부(700A)는 내부 전압단(N0)이 예정된 전압레벨에 도달할 때까지 전압검출신호(V_DET)를 활성화 시켜 출력한다. 주기펄스 발생부(400A)는 전압검출신 호(V_DET)가 활성화 되었을 때 제1 전원전압(VDD1) 및 접지전압(VSS)을 이용하여 주기펄스신호(CLK,CLKB)를 구동하고, 전하 펌핑부(600A)는 주기펄스신호(CLK,CLKB)의 제어에 따라 전하 펌핑(Charge Pumping)을 수행하여 내부 전압단(N0)의 전압레벨을 상승시킨다.
다음으로, 내부 전압단(N0)의 전압레벨이 예정된 전압레벨에 도달하면 전압 검출부(700A)는 전압검출신호(V_DET)를 비활성화 시켜 출력한다. 이때 예정된 전압레벨은 내부 전압단(N0)의 목표된 레벨보다는 조금 낮은 레벨이며, 내부 전압단(N0)의 전압레벨이 이미 충분히 상승하여 전하 펌핑(Charge Pumping)을 제한적으로 수행하기 시작하는 레벨로 설정되는 것이 바람직하다. 이때 주기펄스 발생부(400A)는 제1 전원전압(VDD1)보다 높은 전압레벨의 제2 전원전압(VDD2) 및 접지전압(VSS)을 이용하여 주기펄스신호(CLK,CLKB)를 구동한다. 제2 전원전압(VDD2)으로 구동되는 주기펄스신호(CLK,CLKB)는 제1 전원전압(VDD1)으로 구동되는 주기펄스신호(CLK,CLKB)보다 더 긴 펄싱 주기를 가지므로, 전하 펌핑부(600A)의 전하 펌핑(Charge Pumping) 횟수는 상대적으로 감소한다. 하지만, 주기펄스신호(CLK,CLKB)가 더 높은 전압으로 구동되므로 펌핑 동작은 더 빠르게 수행된다. 따라서 펌핑 횟수가 감소하더라도 내부 전압단(N0)의 전압레벨이 목표된 전압레벨을 유지할 수 있게 된다.
요약하면, 내부 전압단(N0)의 전압레벨을 목표된 레벨까지 상승시키기 위한 펌핑 동작은 2단계로 나누어서 수행된다. 첫 번째로 내부 전압단(N0)의 레벨을 예정된 전압레벨까지 충분히 상승시켜야 할 때는 제1 전원전압(VDD1)으로 주기펄스신 호(CLK,CLKB)를 구동하여 전하 펌핑(Charge Pumping)을 수행한다. 두 번째로 내부 전압단(N0)의 레벨을 예정된 전압레벨에서 목표된 전압레벨까지 상승시킨 후 목표된 전압레벨을 유지시켜야 할 때는 제2 전원전압(VDD2)으로 주기펄스신호(CLK,CLKB)를 구동하여 전하 펌핑(Charge Pumping)을 수행한다. 이와 같은 방식을 통해서 내부전압(V_PUMP)을 생성할 경우, 전하 펌핑(Charge Pumping) 동작의 횟수를 감소시킬 수 있으므로 전체적인 전류소모가 감소한다. 참고적으로 본 실시예에서 전압검출신호(V_DET)는 활성화 및 비활성화로 구분되는 디지털 신호로 구성되었으나, 실시예에 따라 전압레벨의 변화를 통해서 상태를 나타내는 아날로그 신호로 구성될 수도 있을 것이다.
상술한 바와 같이 내부전압(V_PUMP)은, 내부 전압단의 전압레벨이 예정된 전압레벨까지 상승하는 제1 구간동안 제1 전원전압(VDD1) 및 접지전압(VSS)으로 구동되는 주기펄스신호(CLK,CLKB)의 제어에 따라 전하 펌핑(Charge Pumping)을 수행하는 제1 펌핑단계와, 제1 펌핑단계 이후 내부 전압단(N0)의 전압레벨이 예정된 전압레벨에서 목표된 전압레벨까지 상승하여 목표된 전압레벨을 유지하는 제2 구간동안 제1 전원전압(VDD1) 보다 높은 전압레벨을 갖는 제2 전원전압(VDD2) 및 접지전압(VSS)으로 구동되는 주기펄스신호(CLK,CLKB)의 제어에 따라 전하 펌핑을 수행하는 제2 펌핑단계를 통해서 생성된다. 여기에서 제2 전원전압(VDD2) 및 접지전압(VSS)으로 구동되는 주기펄스신호(CLK,CLKB)는, 제1 전원전압(VDD1) 및 접지전압(VSS)으로 구동되는 주기펄스신호(CLK,CLKB) 보다 더 긴 펄싱 주기를 갖는다.
도 3은 도 2의 내부전압 생성회로의 좀 더 구체적인 실시예를 나타낸 도면이다.
도 3을 참조하면, 내부전압 생성회로는 전하 펌핑부(600)와, 주기펄스 발생부(400)와, 구동전원 공급부(500)와, 전압 검출부(700)와, 구간신호 발생부(800)를 구비한다.
상기와 같이 구성되는 내부전압 생성회로의 세부구성과 주요동작을 살펴보면 다음과 같다.
전하 펌핑부(600)는 주기펄스신호의 제어에 따라 전하 펌핑(Charge Pumping)을 수행하여 내부전압(V_PUMP)을 생성하며, 생성된 내부전압(V_PUMP)을 내부 전압단(N0)으로 출력한다. 전하 펌핑부(600)는 제1 전원전압(VDD1)을 이용하여 내부전압(V_PUMP)을 생성하는데, 생성된 내부전압(V_PUMP)의 전압레벨은 제1 전원전압(VDD1) 보다 높다.
주기펄스 발생부(400)는 클럭 출력 인에이블 신호(CLK_EN)에 응답하여 주기펄스신호(CLK,CLKB)를 구동한다. 주기펄스 발생부(400)는 오실레이터(410)와, 클럭 드라이버(420)로 구성된다. 오실레이터(410)는 예정된 주기를 갖는 클럭신호(CLK_REF)를 출력한다. 클럭 드라이버(420)는 클럭 출력 인에이블 신호(CLK_EN) 활성화시에 구동전원 공급부(500)에서 제공된 구동전원을 이용하여 클럭신호(CLK_REF)에 대응하는 주기펄스신호(CLK,CLKB)를 구동한다. 여기에서 주기펄스신호(CLK,CLKB)는 차동형태의 클럭신호이다.
구동전원 공급부(500)는 제1 구간신호(DYNAMIC_ENB)의 활성화 구간동안 주기펄스 발생부(400)에 제1 전원전압(VDD1)을 구동전원으로 제공하고, 제2 구간신호(STEADY_ENB)의 활성화 구간동안 주기펄스 발생부(400)에 제1 전원전압(VDD1) 보다 높은 전압레벨을 갖는 제2 전원전압(VDD2)을 구동전원으로 제공한다. 구동전원 공급부(500)는 제1 전압 공급부(MP1)와, 제2 전압 공급부(MP2)로 구성된다. 제1 전압 공급부(MP1)는 제1 구간신호(DYNAMIC_ENB)의 제어에 따라 주기펄스 발생부(400)에 제1 전원전압(VDD1)을 선택적으로 공급하며, 제2 전압 공급부(MP2)는 제2 구간신호(STEADY_ENB)의 제어에 따라 주기펄스 발생부(400)에 제2 전원전압(VDD2)을 선택적으로 공급한다.
전압 검출부(700)는 내부 전압단(N0)의 전압레벨이 목표된 레벨보다 낮으면 클럭 출력 인에이블 신호(CLK_EN)를 활성화 하여 출력한다. 전압 검출부(700)는 전압 분배부(710), 제1 비교부(720)로 구성된다. 전압 분배부(710)는 내부 전압단(N0)의 전압을 분배한다. 전압 분배부(710)는 내부 전압단(N0)과 접지전압단(VSS) 사이에 접속된 복수의 전압강하소자(R1,R2)로 구성되며, 복수의 전압강하소자(R1,R2)를 통해서 분배된 분배전압(V_DIV)을 출력한다. 제1 비교부(720)는 제1 기준전압(VREF1)과 전압 분배부(710)에서 출력되는 분배전압(V_DIV)을 비교하여 클럭 출력 인에이블 신호(CLK_EN)를 출력한다.
구간신호 발생부(800)는 내부 전압단(N0)의 전압레벨이 목표된 레벨까지 상승하는 제1 구간동안 제1 구간신호(DYNAMIC_ENB)를 활성화 하여 출력하고, 제1 구간 이후 목표된 레벨을 유지하기 위한 제2 구간동안 제2 구간신호(STEADY_ENB)를 활성화 하여 출력한다. 구간신호 발생부(800)는 제2 비교부(730) 및 인버터(INV1)로 구성된다. 제2 비교부(730)는 제1 기준전압(VREF1)보다 낮은 전압레벨을 갖는 제2 기준전압(VREF2)과 분배전압(V_DIV)을 비교하여 제1 및 제2 구간신호(DYNAMIC_ENB, STEADY_ENB)를 출력한다. 여기에서 제1 구간신호(DYNAMIC_ENB) 및 제2 구간신호(STEADY_ENB)는 서로 반전된 관계를 갖는다.
참고적으로 제1 및 제2 기준전압(VREF1,VREF2)은 밴드 갭 레퍼런스(Band Gap Reference) 회로에서 생성된 전압이므로, 온도변화에 관계없이 일정한 전압레벨을 유지한다. 또한, 제2 기준전압(VREF2)의 전압레벨은 제1 구간 및 제2 구간을 구분하기 위해서 조절될 수 있으며, 전류소모를 최소화 시킬 수 있는 전압레벨로 설계되는 것이 바람직하다.
도 4는 본 발명의 실시예에 따른 내부전압 생성회로의 내부동작을 나타낸 도면이다.
도 4 및 도 3을 참조하여, 내부전압 생성회로의 내부동작을 설명하면 다음과 같다.
내부 전압단(N0)의 전압레벨을 목표된 레벨까지 상승시키기 위한 펌핑 동작은 제1 구간과 제2 구간으로 나누어서 수행된다. 여기에서 제1 구간은 내부 전압단(N0)의 전압레벨이 목표된 레벨까지 상승하는 구간으로 정의되고, 제2 구간은 제1 구간 이후 내부 전압단(N0)의 목표된 레벨을 유지하기 위한 구간으로 정의된다.
제1 구간에서는 내부 전압단(N0)의 전압레벨이 목표된 레벨보다 낮으므로 클 럭 출력 인에이블 신호(CLK_EN)는 하이레벨로 활성화 된다. 따라서 클럭 드라이버(420)는 제1 전압 공급부(MP1)에서 공급되는 제1 전원전압(VDD1) 및 접지전압(VSS)을 구동전원으로 이용하여 주기펄스신호(CLK,CLKB)를 구동하게 되고, 전하 펌핑부(600)는 주기펄스신호(CLK,CLKB)를 이용하여 전하 펌핑(Charge Pumping)을 수행하여 내부 전압단(N0)의 전압레벨을 상승시킨다.
제1 구간 이후의 제2 구간에서 내부 전압단(N0)의 전압레벨이 내부전압(V_PUMP)의 소모량 등에 따라 순간적으로 목표된 레벨보다 하강하는 경우가 발생할 수 있다. 따라서 제2 구간에서는 내부 전압단(N0)의 전압레벨이 목표된 레벨보다 순간적으로 하강했을 때 클럭 출력 인에이블 신호(CLK_EN)가 활성화 된다. 이때 클럭 드라이버(420)는 제2 전압 공급부(MP2)에서 공급되는 제2 전원전압(VDD2) 및 접지전압(VSS)을 구동전원으로 이용하여 주기펄스신호(CLK,CLKB)를 구동하게 되고, 전하 펌핑부(600)는 주기펄스신호(CLK,CLKB)를 이용하여 전하 펌핑(Charge Pumping)을 수행하여 내부 전압단(N0)의 전압레벨을 상승시킨다. 제2 구간에서는 클럭 출력 인에이블 신호(CLK_EN)가 항상 활성화 되어 있는 것이 아니라, 내부 전압단(N0)의 전압레벨이 목표된 레벨 보다 하강했을 때만 활성화 된다. 따라서 제2 구간에서는 전하 펌핑(Charge Pumping)이 제한적으로 수행된다. 이와 같은 방식을 통해서 내부전압(V_PUMP)을 생성할 경우, 전하 펌핑(Charge Pumping) 동작의 횟수를 감소시킬 수 있으므로 전체적인 전류소모가 감소한다.
도 5는 본 발명의 실시예에 따른 내부전압 생성회로의 전류 소모량을 측정한 결과를 나타낸 도면이다.
도 5를 참조하면, 점선은 전원전압(VDD) 및 접지전압(VSS)으로만 주기펄스신호(CLK,CLKB)를 구동하는 내부전압 생성회로의 전류 소모량이며, 실선은 제1 전원전압(VDD1) 및 접지전압(VSS)과, 제2 전원전압(VDD2) 및 접지전압(VSS)을 이용하여 제1 및 제2 구간으로 구분하여 주기펄스신호(CLK,CLKB)를 구동하는 내부전압 생성회로의 전류 소모량을 나타낸 것이다. 제1 및 제2 구간으로 구분하여 주기펄스신호(CLK,CLKB)를 구동하는 내부전압 생성회로의 평균 전류소모량은 '4.7mA'이고, 구간을 구분하지 않고 전원전압(VDD)만을 이용하여 주기펄스신호(CLK,CLKB)를 구동하는 내부전압 생성회로의 평균 전류소모량은 '11.1mA' 이다.
이상, 본 발명의 실시예에 따라 구체적인 설명을 하였다. 참고적으로 본 발명의 기술적 사상과는 직접 관련이 없는 부분이지만, 본 발명을 보다 자세히 설명하기 위하여 추가적인 구성을 포함한 실시예를 예시할 수 있다. 또한, 신호 및 회로의 활성화 상태를 나타내기 위한 액티브 하이(Active High) 또는 액티브 로우(Active Low)의 구성은 실시예에 따라 달라질 수 있다. 실시의 변경에 따른 구체적인 설명은 너무 경우의 수가 많고, 이에 대한 변경은 통상의 전문가라면 누구나 쉽게 유추할 수 있기에 그에 대한 열거는 생략하기로 한다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예 시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 본 발명의 제1 실시예에 따른 내부전압 생성회로의 구성도이다.
도 2는 본 발명의 제2 실시예에 따른 내부전압 생성회로의 구성도이다.
도 3은 도 2의 내부전압 생성회로의 좀 더 구체적인 실시예를 나타낸 도면이다.
도 4는 본 발명의 실시예에 따른 내부전압 생성회로의 내부동작을 나타낸 도면이다.
도 5는 본 발명의 실시예에 따른 내부전압 생성회로의 전류 소모량을 측정한 결과를 나타낸 도면이다.
*도면의 주요 부분에 대한 부호의 설명
40, 700 : 전압 검출부
42, 710 : 전압 분배부
44 : 비교부
720 : 제1 비교부
800 : 구간신호 발생부
810 : 제2 비교부
도면에서 PMOS 트랜지스터와 NMOS 트랜지스터는 각각 MPi, MNi (i=0,1,2, … ) 으로 표시함.

Claims (13)

  1. 주기펄스신호의 제어에 따라 전하 펌핑(Charge Pumping)을 수행하여 내부전압을 생성하며, 생성된 상기 내부전압을 내부 전압단으로 출력하는 전하 펌핑부;
    상기 내부 전압단의 전압레벨을 검출하는 전압 검출부;
    상기 전압 검출부의 검출결과가 상기 내부 전압단의 전압레벨이 예정된 레벨보다 낮다는 것을 나타낼 때 제1 전원전압을 공급하고, 상기 전압 검출부의 검출결과가 상기 내부 전압단의 전압레벨이 목표된 레벨보다 낮고 상기 예정된 레벨보다 높다는 것을 나타낼 때 상기 제1 전원전압보다 높은 전압레벨을 갖는 제2 전원전압을 선택적으로 공급하는 구동전원 공급부; 및
    상기 구동전원 공급부에서 공급되는 구동전원으로 상기 주기펄스신호를 구동하는 주기펄스 발생부를 구비하며,
    상기 제2 전원전압으로 구동되는 상기 주기펄스신호는, 상기 제1 전원전압으로 구동되는 상기 주기펄스신호보다 더 긴 펄싱 주기를 갖는 것을 특징으로 하는 내부전압 생성회로.
  2. 제1항에 있어서,
    상기 전압 검출부는 상기 내부 전압단의 전압레벨이 상기 예정된 레벨 - 상기 내부 전압단의 상기 목표된 레벨보다는 낮은 레벨임 - 에 도달했는지 여부를 검출하는 것을 특징으로 하는 내부전압 생성회로.
  3. 제1항에 있어서,
    상기 전압 검출부는,
    상기 내부 전압단의 전압을 분배하는 전압 분배부; 및
    기준전압과 상기 전압 분배부에서 출력되는 분배전압을 비교하는 비교부를 포함하는 것을 특징으로 하는 내부전압 생성회로.
  4. 제3항에 있어서,
    상기 기준전압은 밴드 갭 레퍼런스(Band Gap Reference) 회로에서 생성된 전압인 것을 특징으로 하는 내부전압 생성회로.
  5. 제1항에 있어서,
    상기 주기펄스신호는 차동형태의 클럭신호인 것을 특징으로 하는 내부전압 생성회로.
  6. 주기펄스신호의 제어에 따라 전하 펌핑(Charge Pumping)을 수행하여 내부전압을 생성하는 방법에 있어서,
    내부 전압단의 전압레벨이 예정된 전압레벨까지 상승하는 제1 구간동안, 제1 전원전압 및 접지전압으로 구동되는 상기 주기펄스신호의 제어에 따라 전하 펌핑(Charge Pumping)을 수행하는 제1 펌핑단계; 및
    상기 제1 펌핑단계 이후 상기 내부 전압단의 전압레벨이 상기 예정된 전압레벨에서 목표된 전압레벨까지 상승하여 상기 목표된 전압레벨을 유지하는 제2 구간동안 상기 제1 전원전압 보다 높은 전압레벨을 갖는 제2 전원전압 및 상기 접지전압으로 구동되는 상기 주기펄스신호의 제어에 따라 전하 펌핑을 수행하는 제2 펌핑단계를 포함하며,
    상기 제2 전원전압 및 상기 접지전압으로 구동되는 상기 주기펄스신호는, 상기 제1 전원전압 및 상기 접지전압으로 구동되는 상기 주기펄스신호 보다 더 긴 펄싱 주기를 갖는 것을 특징으로 하는 내부전압 생성방법.
  7. 주기펄스신호의 제어에 따라 전하 펌핑(Charge Pumping)을 수행하여 내부전압을 생성하며, 생성된 상기 내부전압을 내부 전압단으로 출력하는 전하 펌핑부;
    클럭 출력 인에이블 신호에 응답하여 상기 주기펄스신호를 구동하는 주기펄스 발생부;
    제1 구간신호의 활성화 구간동안 상기 주기펄스 발생부에 제1 전원전압을 구동전원으로 제공하고, 제2 구간신호의 활성화 구간동안 상기 주기펄스 발생부에 상기 제1 전원전압 보다 높은 전압레벨을 갖는 제2 전원전압을 구동전원으로 제공하는 구동전원 공급부;
    상기 내부 전압단의 전압레벨이 목표된 레벨보다 낮으면 상기 클럭 출력 인에이블 신호를 활성화 하여 출력하는 전압 검출부; 및
    상기 내부 전압단의 전압레벨이 목표된 레벨까지 상승하는 제1 구간동안 상기 제1 구간신호를 활성화 하여 출력하고, 상기 제1 구간 이후 상기 목표된 레벨을 유지하기 위한 제2 구간동안 상기 제2 구간신호를 활성화 하여 출력하는 구간신호 발생부
    를 구비하는 내부전압 생성회로.
  8. 제7항에 있어서,
    상기 주기펄스 발생부는,
    클럭신호를 출력하는 오실레이터; 및
    상기 클럭 출력 인에이블 신호 활성화시에 상기 구동전원 공급부에서 제공된 구동전원을 이용하여 상기 클럭신호에 대응하는 상기 주기펄스신호를 구동하는 클럭 드라이버를 포함하는 것을 특징으로 하는 내부전압 생성회로.
  9. 제7항에 있어서,
    상기 구동전원 공급부는,
    상기 제1 구간신호의 제어에 따라 상기 주기펄스 발생부에 상기 제1 전원전 압을 선택적으로 공급하는 제1 전압 공급부; 및
    상기 제2 구간신호의 제어에 따라 상기 주기펄스 발생부에 상기 제2 전원전압을 선택적으로 공급하는 제2 전압 공급부를 포함하는 것을 특징으로 하는 내부전압 생성회로.
  10. 제7항에 있어서,
    상기 주기펄스신호는 차동형태의 클럭신호인 것을 특징으로 하는 내부전압 생성회로.
  11. 제7항에 있어서,
    상기 전압 검출부는,
    상기 내부 전압단의 전압을 분배하는 전압 분배부; 및
    제1 기준전압과 상기 전압 분배부에서 출력되는 분배전압을 비교하여 상기 클럭 출력 인에이블 신호를 출력하는 제1 비교부를 포함하는 것을 특징으로 하는 내부전압 생성회로.
  12. 제11항에 있어서,
    상기 구간신호 발생부는,
    상기 제1 기준전압보다 낮은 전압레벨을 갖는 제2 기준전압과 상기 분배전압을 비교하여 상기 제1 및 제2 구간신호를 출력하는 제2 비교부를 포함하며, 상기 제1 구간신호 및 상기 제2 구간신호는 서로 반전관계임을 특징으로 하는 내부전압 생성회로.
  13. 제12항에 있어서,
    상기 제1 및 제2 기준전압은 밴드 갭 레퍼런스(Band Gap Reference) 회로에서 생성된 전압인 것을 특징으로 하는 내부전압 생성회로.
KR1020090132766A 2009-12-29 2009-12-29 내부전압 생성회로 및 내부전압 생성방법 KR101097444B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090132766A KR101097444B1 (ko) 2009-12-29 2009-12-29 내부전압 생성회로 및 내부전압 생성방법
US12/838,352 US8212607B2 (en) 2009-12-29 2010-07-16 Internal voltage generator and method of generating internal voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090132766A KR101097444B1 (ko) 2009-12-29 2009-12-29 내부전압 생성회로 및 내부전압 생성방법

Publications (2)

Publication Number Publication Date
KR20110076137A KR20110076137A (ko) 2011-07-06
KR101097444B1 true KR101097444B1 (ko) 2011-12-23

Family

ID=44186763

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090132766A KR101097444B1 (ko) 2009-12-29 2009-12-29 내부전압 생성회로 및 내부전압 생성방법

Country Status (2)

Country Link
US (1) US8212607B2 (ko)
KR (1) KR101097444B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI397248B (zh) * 2009-06-22 2013-05-21 Richtek Technology Corp 多輸入電荷幫浦,其控制電路與操作方法
KR102010091B1 (ko) 2012-12-20 2019-08-12 에스케이하이닉스 주식회사 내부전압 생성회로
KR20170013050A (ko) * 2015-07-27 2017-02-06 에스케이하이닉스 주식회사 전압 생성 회로
KR102455877B1 (ko) * 2016-02-15 2022-10-21 에스케이하이닉스 주식회사 전압 생성 회로 및 이를 포함하는 집적 회로
US11190182B2 (en) * 2017-02-13 2021-11-30 Skyworks Solutions, Inc. Control circuitry for silicon-on-insulator chip
CN107493013B (zh) * 2017-07-31 2019-09-17 上海华力微电子有限公司 一种降低存储器擦写功耗的电荷泵电路
US20220180944A1 (en) * 2020-12-08 2022-06-09 Stmicroelectronics International N.V. Device and method to generate bias voltages in non-volatile memory
US11927635B2 (en) * 2022-04-28 2024-03-12 Sandisk Technologies Llc Determining charge pump efficiency using clock edge counting

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100776760B1 (ko) 2006-06-29 2007-11-19 주식회사 하이닉스반도체 반도체 메모리 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0142403B1 (ko) 1994-12-20 1998-07-15 김광호 반도체 메모리장치의 전원승압회로
US6373753B1 (en) 1999-02-13 2002-04-16 Robert J. Proebsting Memory array having selected word lines driven to an internally-generated boosted voltage that is substantially independent of VDD
US6852567B1 (en) * 1999-05-31 2005-02-08 Infineon Technologies A.G. Method of assembling a semiconductor device package
US6347058B1 (en) 2000-05-19 2002-02-12 International Business Machines Corporation Sense amplifier with overdrive and regulated bitline voltage
JP2003030985A (ja) 2001-07-11 2003-01-31 Mitsubishi Electric Corp 半導体記憶装置の電源制御回路
KR100520138B1 (ko) 2002-11-28 2005-10-10 주식회사 하이닉스반도체 펌핑전압 발생장치
KR100542708B1 (ko) 2003-05-28 2006-01-11 주식회사 하이닉스반도체 고전압 발생기
KR100541367B1 (ko) 2003-07-15 2006-01-11 주식회사 하이닉스반도체 오버드라이빙 구조를 가진 반도체 메모리 소자
KR100525099B1 (ko) 2003-07-24 2005-11-01 주식회사 하이닉스반도체 반도체 장치용 고전압 발생기
JP4565883B2 (ja) 2004-04-27 2010-10-20 ルネサスエレクトロニクス株式会社 半導体集積回路装置
KR100604660B1 (ko) 2004-04-30 2006-07-26 주식회사 하이닉스반도체 오버드라이버의 구동력을 조절하는 반도체 메모리 소자
KR20060022161A (ko) 2004-09-06 2006-03-09 삼성전자주식회사 안정적으로 승압 전압을 공급하는 승압 전압 제공 회로
KR100680503B1 (ko) 2004-11-08 2007-02-08 주식회사 하이닉스반도체 반도체 메모리 장치의 내부전압 발생기
KR100639208B1 (ko) * 2004-11-15 2006-10-30 주식회사 하이닉스반도체 반도체 장치용 내부전압 발생기
KR100625793B1 (ko) 2004-12-28 2006-09-20 주식회사 하이닉스반도체 반도체메모리소자
KR100813527B1 (ko) * 2006-04-06 2008-03-17 주식회사 하이닉스반도체 반도체 메모리의 내부 전압 발생 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100776760B1 (ko) 2006-06-29 2007-11-19 주식회사 하이닉스반도체 반도체 메모리 장치

Also Published As

Publication number Publication date
US8212607B2 (en) 2012-07-03
US20110156805A1 (en) 2011-06-30
KR20110076137A (ko) 2011-07-06

Similar Documents

Publication Publication Date Title
KR101097444B1 (ko) 내부전압 생성회로 및 내부전압 생성방법
US7733162B2 (en) Plumping voltage generating circuit
KR20080045526A (ko) 클럭조절회로 및 이를 이용한 전압펌핑장치
KR20030094676A (ko) 안정적으로 승압 전압을 발생하는 승압 전압 발생 회로 및그 승압 전압 제어 방법
JP2004319011A (ja) 昇圧電源回路
US20090219081A1 (en) Internal voltage generator of semiconductor memory device
KR20080100539A (ko) 반도체 소자의 내부전압 발생기 및 발생방법
US8509009B2 (en) Semiconductor apparatus
KR20140017221A (ko) 반도체 장치 및 반도체 장치의 동작방법
KR102639719B1 (ko) 전압 생성 회로 및 이를 포함하는 집적 회로
KR101024137B1 (ko) 반도체 장치의 고전압 발생장치 및 고전압 발생 방법
KR100889312B1 (ko) 반도체 소자의 문턱전압 검출부 및 검출방법, 이를 이용한내부전압 생성회로
KR20130050795A (ko) 반도체 장치
US20020181310A1 (en) Semiconductor memory device internal voltage generator and internal voltage generating method
KR100941631B1 (ko) 반도체장치의 고전압제어회로
KR100592772B1 (ko) 고전압 발생회로
KR100813550B1 (ko) 반도체 메모리 장치의 기준 전압 생성 회로
KR20090003623A (ko) 반도체 메모리 소자
KR100761372B1 (ko) 승압전압 생성기의 발진회로
KR20100064157A (ko) 내부 전압 생성회로
KR20070056443A (ko) 고전압 발생 장치
KR100958799B1 (ko) 내부 전압 생성회로와 그의 구동 방법
KR20100076747A (ko) 파워 업 신호 생성회로
US20080116957A1 (en) Circuit for initializing voltage pump and voltage pumping device using the same
US9134749B2 (en) Internal voltage generator and method of generating internal voltage

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee