KR100639208B1 - 반도체 장치용 내부전압 발생기 - Google Patents

반도체 장치용 내부전압 발생기 Download PDF

Info

Publication number
KR100639208B1
KR100639208B1 KR1020040093120A KR20040093120A KR100639208B1 KR 100639208 B1 KR100639208 B1 KR 100639208B1 KR 1020040093120 A KR1020040093120 A KR 1020040093120A KR 20040093120 A KR20040093120 A KR 20040093120A KR 100639208 B1 KR100639208 B1 KR 100639208B1
Authority
KR
South Korea
Prior art keywords
pulse signal
internal voltage
voltage
level
output signal
Prior art date
Application number
KR1020040093120A
Other languages
English (en)
Other versions
KR20060053429A (ko
Inventor
김관언
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040093120A priority Critical patent/KR100639208B1/ko
Priority to US11/108,493 priority patent/US7227403B2/en
Publication of KR20060053429A publication Critical patent/KR20060053429A/ko
Application granted granted Critical
Publication of KR100639208B1 publication Critical patent/KR100639208B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dram (AREA)

Abstract

내부전압의 레벨을 검출하는 검출수단과, 상기 검출수단의 출력신호에 응답하여 펄스 신호를 생성하는 오실레이타와, 상기 펄스 신호를 수신하여 제 1 펄스 신호를 출력하는 제 1 구동부와, 상기 펄스 신호를 수신하여 제 2 펄스 신호를 출력하는 제 2 구동부와, 상기 제 1 펄스와 제 2 펄스 신호중의 하나를 선택적으로 수신하여 상기 내부전압의 전위 레벨을 변화시키는 펌핑부를 구비하는 내부전압 발생기를 개시한다.

Description

반도체 장치용 내부전압 발생기{Internal voltage generator for semiconductor device}
도 1은 일반적인 반도체 장치용 내부전압 발생기의 블록도이다.
도 2는 본 발명에 따른 반도체 장치용 내부전압 발생기의 일예이다.
본 발명은 내부전압 발생기에 관한 것으로, 특히 반도체 장치의 기판 바이어스 전압으로 사용되는 백바이스 전압을 출력하는 내부전압 발생기에 관한 것이다.
일반적으로, 내부전압 발생기는 반도체 장치의 내부에 사용되는 내부전압을 발생하는 회로로서, 공급전압보다 높은 내부전압을 생성하는 고전압 발생기, 접지전압보다 낮은 내부전압을 생성하는 백바이어스 전압 발생기, 소정의 기준전압을 생성하는 기준전압 발생기 등이 있다.
예컨대, 반도체 장치의 하나인 메모리 장치의 경우, 고전압 발생기는 워드라인을 활성화하기 위하여 사용되며, 백바이어스 전압 발생기에서 생성된 백바이어스 전압은 PMOS 트랜지스터가 형성되는 N웰에 인가되어 PMOS 트랜지스터의 문턱전압을 조절한다.
도 1은 일반적인 내부전압 발생기(특히, 백바이어스 전압 발생기)의 블록도이다.
도시된 바와같이, 내부전압인 백바이어스 전압(VBB)을 생성하는 백바이어스 전압 발생기는 백바이어스 전압을 검출하는 회로(101)와, 검출 회로(101)의 출력신호에 응답하여 소정의 펄스 신호를 출력하는 구동회로(102)와, 구동회로(102)로부터 펄스 신호가 인가되는 경우 펌핑 동작에 의하여 백바이어스 전압을 낮추는 펌핑 회로(103)를 구비한다.
동작에 있어서, 펌핑 회로(103)에서 출력되는 백바이어스 전압이 목표치에 도달할 때까지 펌핑 회로(103)는 계속 펌핑 동작을 수행한다. 따라서, 백바이어스 전압이 목표치에 도달한 후에는 펌핑 동작을 중지하고 그 때의 백바이어스 전압을 유지하게 된다.
그런데, 종래의 경우, 백바이어스 전압 발생기의 구동 회로를 구동하는 공급전압(VDD)이 불안정한 경우, 펌핑 회로에 인가되는 펄스 신호도 함께 불안하게 되어 안정된 백바이어스 전압을 생성하기 어렵다는 문제점이 있었다.
특히, 최근들어, 반도체 장치의 공급전압(VDD)이 낮아짐에 따라 공급전압의 불안정은 즉시 내부전압의 불안정을 초래할 수 있다는 문제점이 있었다.
본 발명은 전술한 문제점을 해결하기 위하여 제안된 것으로, 공급전압을 사용하는 펄스 구동부와, 안정된 내부전압을 사용하는 펄스 구동부를 선택적으로 사용하여 안정된 펌핑 동작을 할 수 있는 내부전압 발생기를 제공한다.
본 발명의 실시예인 반도체 장치용 내부전압 발생기는 상기 내부전압의 레벨을 검출하는 검출수단과, 상기 검출수단의 출력신호에 응답하여 구동 펄스 신호를 생성하는 오실레이타와, 상기 구동 펄스 신호를 수신하여 제 1 펄스 신호를 출력하는 제 1 구동부와, 상기 구동 펄스 신호를 수신하여 제 2 펄스 신호를 출력하는 제 2 구동부와, 상기 제 1 펄스와 제 2 펄스 신호중의 하나를 선택적으로 수신하여 상기 내부전압의 전위 레벨을 변화시키는 펌핑부를 구비한다.
본 발명의 실시예인 반도체 장치용 내부전압 발생기는 상기 내부전압의 레벨을 검출하는 제 1 및 제 2 검출부와, 상기 제 2 검출부의 출력신호에 응답하여 구동 펄스 신호를 생성하는 오실레이타와, 상기 구동 펄스 신호를 수신하여 제 1 펄스 신호를 출력하는 제 1 구동부와, 상기 구동 펄스 신호를 수신하여 제 2 펄스 신호를 출력하는 제 2 구동부와, 상기 제 1 펄스와 제 2 펄스 신호중의 하나를 선택적으로 수신하여 상기 내부전압의 전위 레벨을 변화시키는 펌핑부를 구비하며, 상기 제 1 검출부의 출력신호에 의하여 상기 제 1 및 제 2 구동부중의 하나가 활성화되는 것을 특징으로 한다.
(실시예)
이하, 도면을 참조하여 본 발명의 실시예에 대하여 보다 구체적으로 설명하기로 한다.
도 2는 본 발명의 일예로서, 백바이어스 전압을 출력하는 내부전압 발생기를 도시한다.
도시된 바와같이, 도 2의 내부전압 발생기는 내부전압인 백바이어스 전압(VBB)의 전위 레벨을 검출하는 검출기(201, 202)와, 검출기(202)의 출력신호에 응답하여 소정 주기의 펄스 신호를 생성하는 오실레이타(205)와, 상기 오실레이타의 출력신호를 수신하며 상기 검출기(201)의 출력신호에 의하여 제어되는 구동부(203, 204)와, 구동부(203, 204)의 출력 신호에 응답하여 내부전압인 백바이어스 전압(VBB)을 출력하는 백바이어스 펌핑부(206)를 구비한다.
검출기(201)는 전원전압과 노드(a)사이에 연결된 PMOS 트랜지스터(P21)와, 노드(a)와 접지사이에 연결된 PMOS트랜지스터(P22)와, 노드(a)의 전위 레벨을 수신하는 인버터(21), 인버터(21)의 출력신호를 수신하는 인버터(22)와, 인버터(22)의 출력신호를 수신하는 인버터(23)와, 인버터(23)의 출력신호를 수신하는 인버터(24)를 포함한다. 여기서, 인버터(23)의 출력신호는 "Φ2"로 표시되고, 인버터(24)의 출력신호는 "Φ3"로 표시된다.
동작에 있어서, 펌핑부(206)에서 생성된 백바이어스 전압(VBB)이 VSS레벨인 칩 초기화 때에는 트랜지스터(P21)만이 턴온되므로, 출력신호(Φ3)는 하이 레벨이다.
펌핑 동작에 의하여, 백바이어스 전압(VBB)이 점점 낮아지는 경우, 어느 시점에서 트랜지스터(P22)가 턴온된다. 트랜지스터(P22)가 턴온된 상태에서, 백바이어스 전압이 계속 낮아짐에 따라 트랜지스터(P22)에 흐르는 전류는 점점 증가할 것이다. 따라서, 노드(a)의 전위 레벨은 점점 낮아질 것이다. 노드(a)의 전위 레벨이 계속 다운되다가 특정 레벨에 도달하면 인버터(21)의 출력은 로우 레벨에서 하 이 레벨로 천이할 것이다. 본 실시예에서, 인버터(21)의 출력을 로우 레벨에서 하이 레벨로 천이시키는 데 필요한 백바이어스 전압을 검출 전압이라고 한다. 본 실시예의 경우, 백바이어스 전압이 -0.7V정도인 경우, 인버터(21)의 출력이 로우 레벨에서 하이 레벨로 천이한다.
검출기(202)는 전원전압과 노드(b)사이에 연결된 PMOS 트랜지스터(P23)와, 노드(b)와 접지사이에 연결된 PMOS트랜지스터(P24)와, 노드(b)의 전위 레벨을 수신하는 인버터(25), 인버터(25)의 출력신호를 수신하는 인버터(26)와, 인버터(26)의 출력신호를 수신하는 인버터(27)와, 인버터(27)의 출력신호를 수신하는 인버터(28)를 포함한다. 여기서, 인버터(28)의 출력신호는 "Φ1"로 표시된다.
검출기(202)의 동작은 기본적으로 검출기(201)의 동작과 유사하다. 다만, 검출기(202)의 검출 전압은 약 -0.8V이다. 따라서, 백바이어스 전압이 -0.8V정도인 경우, 인버터(25)의 출력이 로우 레벨에서 하이 레벨로 천이한다.
오실레이타(205)는 낸드 게이트(29)와, 낸드 게이트(29)의 출력신호를 수신하는 인버터(30)와, 인버터(30)의 출력신호를 수신하는 인버터(31)를 구비한다. 낸드 게이트(29)는 검출기(202)의 출력신호(Φ1) 및 인버터(31)의 출력신호를 수신한다.
본 발명에서 사용된 오실레이타(205)는 소정 주기의 펄스를 출력하는 회로로 당업자는 동일한 기능을 갖는 다양한 구성의 오실레이타를 구현할 수 있을 것이다.
구동부(203)는 공급전압(VDD)과 노드(c)사이에 연결된 PMOS 트랜지스터(P25)와, 노드(c)와 노드(d)사이에 연결된 PMOS 트랜지스터(P26), 노드(d)와 접지 사이 에 연결된 NMOS 트랜지스터(N21)와, 노드(d)와 노드(g)사이에 연결된 구동단(32: driving stage)을 구비한다.
PMOS 트랜지스터(P25)의 게이트에는 검출기의 출력신호(Φ2)가 인가된다. PMOS 트랜지스터(P26)의 게이트와 NMOS 트랜지스터(N21)의 게이트는 공통 연결되어 있으며, 인버터(31)의 출력신호를 수신한다. 구동단(32)은 CMOS형 인버터 등으로 구현된다. 구동단(32)은 PMOS 트랜지스터(P25)가 턴온되어 노드(c)에 공급전원(VDD)이 전달되는 경우에 동작한다. 인에이블된 구동단(32)의 출력신호(Φ4)는 펄스 신호이다.
구동부(204)는 기준전압(VREF)과 노드(e)사이에 연결된 PMOS 트랜지스터(P27)와, 노드(e)와 노드(f)사이에 연결된 PMOS 트랜지스터(P28), 노드(f)와 접지 사이에 연결된 NMOS 트랜지스터(N22)와, 노드(f)와 노드(g)사이에 연결된 구동단(33)을 구비한다. 여기서, 기준전압(VREF)은 공급전압(VDD)보다 낮은 전위 레벨을 갖는다.
PMOS 트랜지스터(P27)의 게이트에는 검출기(201)의 출력신호(Φ3)가 인가된다. PMOS 트랜지스터(P27)의 게이트와 NMOS 트랜지스터(N22)의 게이트는 공통 연결되어 있으며, 인버터(31)의 출력신호를 수신한다. 구동단(33)은 CMOS형 인버터 등으로 구현된다. 구동단(33)은 PMOS 트랜지스터(P27)가 턴온되어 노드(e)에 기준전원(VREF)이 전달되는 경우에 활성화한다. 인에이블된 구동단(33)의 출력신호(Φ4)는 펄스 신호이다. 구동단(33)의 공급전압으로 사용되는 기준전압(VREF)은 구동부(203)에 사용된 공급전압(VDD)보다 낮다. 이 때문에, 구동단(33)에서 출력되는 펄스신호의 진폭은 구동단(32)에서 출력되는 펄스신호의 진폭보다 낮다. 후술되겠지만, 이와같이, 서로 다른 진폭을 갖는 펄스 신호를 선택함으로써 펌핑부(206)의 펑핑 능력을 조절할 수 있다.
펌핑부(206)는 펄스신호(Φ4)를 수신한 후, 펌핑 동작에 의하여 반도체 장치에 사용되는 내부전압, 즉 백바이어스 전압을 발생하는 회로이다. 이러한 기능을 갖는 펌핑 회로의 다양한 실시예는 당업자에게 널리 알려져 있으므로 여기서는 구체적인 회로의 제시를 생략한다.
이하, 도 2에 도시된 본 발명의 실시예의 동작을 구체적으로 설명하기로 한다.
먼저, 공급전압(VDD)이 인가되기 전과 후로 나누어서 설명한다.
공급전압(VDD)가 인가되지 않는 경우, 내부전압 발생기는 동작을 하지 않는 다. 이 경우, 내부전압 발생기의 출력전압인 백바이어스 전압(VBB)은 접지 레벨이다.
다음, 공급전압(VDD)이 인가되는 경우를 설명한다.
공급전압(VDD)이 인가되는 경우, 트랜지스터(P21, P23)가 턴온된다. 따라서, 인버터(23)의 출력신호(Φ2)는 로우 레벨이고, 인버터(24)의 출력신호(Φ3)는 하이 레벨이고, 인버터(28)의 출력신호(Φ1)는 하이 레벨이다.
인버터(23)의 출력신호(Φ2)가 로우 레벨이므로, 트랜지스터(P25)는 턴온되고, 트랜지스터(P27)는 턴오프된다. 따라서, 구동부(203)은 활성 상태가 되지만, 구동부(204)는 비활성 상태를 유지한다.
인버터(28)의 출력신호(Φ1)가 하이 레벨이므로, 오실레이타(205)의 인버터(31)는 소정 주기의 펄스 신호를 출력한다. 인버터(31)에서 출력되는 펄스신호는 구동부(203)에 인가된다. 구동부(203)는 인에이블 상태에 있으므로, 노드(d)로 펄스 신호가 전달된다. 구동단(32) 또한 인에이블 상태이므로, 구동단(32)의 출력 노드(g)를 통하여 펄스 신호(Φ4)가 출력된다. 구동단(32)으로부터 출력된 펄스 신호(Φ4)의 하이 레벨은 VDD이고 로우 레벨은 VSS이다. 즉, 펄스 신호(Φ4)의 진폭은 VDD이다.
구동단(32)으로부터 발생된 펄스 신호(Φ4)는 펌핑부(206)에 인가된다. 펄스 신호(Φ4)를 수신한 펌핑부(206)는 펌핑 동작을 수행하여 백바이어스 전압(VBB)을 떨어뜨린다.
펌핑 동작에 의하여, 백바이어스 전압(VBB)이 점점 낮아지는 경우, 어느 시점에서 트랜지스터(P22)가 턴온된다. 전술한 바와같이, 트랜지스터(P22)가 턴온된 상태에서, 백바이어스 전압이 계속 낮아짐에 따라 트랜지스터(P22)에 흐르는 전류는 점점 증가할 것이다. 따라서, 노드(a)의 전위 레벨은 점점 낮아질 것이다. 노드(a)의 전위 레벨이 계속 다운되다가 특정 레벨에 도달하면 인버터(21)의 출력은 로우 레벨에서 하이 레벨로 천이할 것이다. 본 실시예의 경우, 전술한 바와같이, 백바이어스 전압이 -0.7V정도인 경우, 인버터(21)의 출력이 로우 레벨에서 하이 레벨로 천이한다.
이하에서는 백바이어스 전압이 -0.7V보다 낮은 경우를 구체적으로 셜명한다.
백바이어스 전압이 -0.7V보다 낮은 경우, 인버터(23)의 출력신호(Φ2)는 하 이 레벨이고, 인버터(24)의 출력신호(Φ3)는 로우 레벨이다. 따라서, 구동부(203)의 트랜지스터(P25)는 턴오프되고, 구동부(204)의 트랜지스터(P27)는 턴온된다. 그 결과, 구동부(203)의 동작은 디스에이블되고, 구동부(204)의 동작은 인에이블된다.
백바이어스 전압이 -0.7V와 -0.8V사이인 경우, 검출기(202)의 출력신호(Φ1)는 여전히 하이 레벨이다. 따라서, 오실레이타(205)는 소정 주기의 펄스 신호를 출력한다. 오실레이타의 펄스 신호는 구동부(204)의 노드(f)로 전달된다. 노드(f)의 펄스 신호는 구동단(33)을 통하여 펌핑부(206)에 인가된다. 여기서, 구동단(33)은 공급전압(VDD)보다 낮은 전위 레벨을 갖는 기준전압(VREF)에 의하여 동작하므로, 구동단(33)으로부터 출력되는 펄스 신호의 진폭은 VREF이다. 따라서, 구동단(32)에 의하여 펌핑부(206)를 구동하는 경우보다 구동단(33)에 의하여 펌핑부(206)를 구동하는 경우의 전하 펌핑 능력이 줄어든다. 따라서, 백바이어스 전압의 다운 속도는 상대적으로 낮아진다.
다음, 계속적인 펌핑 동작에 의하여, 백바이어스 전압이 약 -0.8V에 도달하는 경우, 트랜지스터(P24)가 충분히 턴온됨으로써, 트랜지스터(25)의 출력신호가 하이 레벨이 된다. 이 경우, 검출기(202)의 출력신호(Φ1)는 로우 레벨이된다. 그 결과, 인버터(31)의 출력신호는 하이 레벨을 유지한다.
인버터(31)의 출력신호가 하이 레벨이므로, 구동부(204)의 노드(f)는 로우 레벨이다. 따라서, 구동단(33)의 출력신호는 로우 레벨이다. 그 결과, 펌핑부(206)의 펌핑 동작은 디스에이블된다. 따라서, 펌핑부(206)의 백바이어스 전압은 -0.8V를 유지할 것이다.
만약, 백바이어스 전압(VBB)이 -0.8V 보다 높아지면(예컨대, 만약, -0.74V가 되면) 위에서 설명한 피드백 동작을 반복하여, 일정한 백바이어스 전압(즉, -0.8V)를 유지할 것이다.
이상에서와 같이, 본 발명의 백바이어스 전압 발생기는 초기에는 백바이어스 전압의 하강 속도를 빠르게 하고, 백바이어스 전압이 목표치 부근에 도달한 경우에는 백바이어스 전압의 하강 속도를 늦춤으로써 안정된 백바이어스 전압을 제공한다.
이를 위하여, 본 발명의 백바이어스 전압 발생기는 백바이어스 전압이 제 1 검출 전압(-0.7V)이 되기 전까지는 펄스 진폭(VDD)이 높은 펄스 신호를 펌핑부(206)에 인가함으로써, 백바이어스 전압이 낮아지는 속도를 빠르게 한다.
그 후, 백바이어스 전압이 제 1 검출 전압(-0.7V)에 도달하면, 펄스 폭( REF)이 낮은 펄스 신호를 펌핑부(206)에 인가함으로써, 백바이어스 전압이 낮아지는 속도를 느리게 한다.
그 후, 백바이어스 전압이 제 2 검출 전압(-0.8V)에 도달하면, 펌핑부(206)의 동작을 디스에이블시켜 -0.8V의 백바이어스 전압을 유지한다.
본 발명의 실시예는 백바이어스 발생기에 관한 것이지만, 본 발명의 기술적 사상은 전원전압보다 높은 전압을 발생하는 고전압 발생기에도 동일하게 적용될 수 있다.
이상에서 알 수 있는 바와같이, 본 발명의 내부전압 발생기를 사용하는 경우, 짧은 시간내에 안정된 내부전압을 생성할 수 있다.

Claims (8)

  1. 삭제
  2. 삭제
  3. 반도체 장치용 내부전압 발생기에 있어서,
    상기 내부전압의 레벨을 검출하는 검출수단과, 상기 검출수단의 출력신호에 응답하여 구동 펄스 신호를 생성하는 오실레이타와, 상기 구동 펄스 신호를 수신하여 제 1 펄스 신호를 출력하는 제 1 구동부와, 상기 구동 펄스 신호를 수신하여 제 2 펄스 신호를 출력하는 제 2 구동부와, 상기 제 1 펄스와 제 2 펄스 신호중의 하나를 선택적으로 수신하여 상기 내부전압의 전위 레벨을 변화시키는 펌핑부를 포함하며,
    상기 제 1 펄스 신호의 펄스 진폭은 상기 제 2 펄스 신호의 펄스 진폭보다 더 크고, 상기 내부전압이 제 1 전압 레벨에 도달하기 전에는 상기 제 1 펄스 신호에 의하여 상기 펌핑부가 구동되며, 상기 내부전압이 제 1 전압 레벨이 초과한 후 목표치에 도달할 때까지는 상기 제 2 펄스 신호에 의하여 상기 펌핑부가 구동되는 것을 특징으로 하는 반도체 장치용 내부전압 발생기.
  4. 제 3 항에 있어서,
    상기 검출 수단은 제 1 검출부와 제 2 검출부를 포함하며,
    상기 제 2 검출부의 출력신호에 의하여 상기 오실레이타의 동작이 제어되며,
    상기 제 1 검출부의 출력신호에 의하여 상기 제 1 구동부와 제 2 구동부중의 하나가 선택적으로 인에이블되는 것을 특징으로 하는 반도체 장치용 내부전압 발생기.
  5. 제 4 항에 있어서,
    상기 내부전압이 제 1 전압 레벨에 도달하기 전에는 상기 제 1 펄스 신호에 의하여 상기 펌핑부가 구동되며,
    상기 내부전압이 제 1 전압 레벨이 초과한 후 목표치에 도달할 때까지는 상기 제 2 펄스 신호에 의하여 상기 펌핑부가 구동되는 것을 특징으로 하는 반도체 장치용 내부전압 발생기.
  6. 반도체 장치용 내부전압 발생기에 있어서,
    상기 내부전압의 레벨을 검출하는 제 1 및 제 2 검출부와,
    상기 제 2 검출부의 출력신호에 응답하여 구동 펄스 신호를 생성하는 오실레 이타와,
    상기 구동 펄스 신호를 수신하여 제 1 펄스 신호를 출력하는 제 1 구동부와,
    상기 구동 펄스 신호를 수신하여 제 2 펄스 신호를 출력하는 제 2 구동부와,
    상기 제 1 펄스와 제 2 펄스 신호중의 하나를 선택적으로 수신하여 상기 내부전압의 전위 레벨을 변화시키는 펌핑부를 구비하며,
    상기 제 1 검출부의 출력신호에 의하여 상기 제 1 및 제 2 구동부중의 하나가 활성화되는 것을 특징으로 하는 반도체 장치용 내부전압 발생기.
  7. 제 6항에 있어서,
    상기 펌핑부의 내부전압이 제 1 전압 레벨에 도달하기 전까지는 상기 제 1 펄스 신호가 상기 펌핑부에 인가되며,
    상기 내부전압이 상기 제 1 전압 레벨을 초과하여 제 2 전압 레벨에 도달할 때까지는 상기 제 2 펄스 신호가 상기 펌핑부에 인가되는 것을 특징으로 하는 반도체 장치용 내부전압 발생기.
  8. 제 6항에 있어서,
    상기 제 1 펄스신호의 진폭은 상기 제 2 펄스신호의 진폭보다 더 큰 것을 특징으로 하는 반도체 장치용 내부전압 발생기.
KR1020040093120A 2004-11-15 2004-11-15 반도체 장치용 내부전압 발생기 KR100639208B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040093120A KR100639208B1 (ko) 2004-11-15 2004-11-15 반도체 장치용 내부전압 발생기
US11/108,493 US7227403B2 (en) 2004-11-15 2005-04-18 Internal voltage generator for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040093120A KR100639208B1 (ko) 2004-11-15 2004-11-15 반도체 장치용 내부전압 발생기

Publications (2)

Publication Number Publication Date
KR20060053429A KR20060053429A (ko) 2006-05-22
KR100639208B1 true KR100639208B1 (ko) 2006-10-30

Family

ID=36386102

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040093120A KR100639208B1 (ko) 2004-11-15 2004-11-15 반도체 장치용 내부전압 발생기

Country Status (2)

Country Link
US (1) US7227403B2 (ko)
KR (1) KR100639208B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7642837B2 (en) 2007-05-14 2010-01-05 Hynix Semiconductor, Inc. Internal voltage generation circuit for semiconductor device and method for generating internal voltage therein

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100680441B1 (ko) * 2005-06-07 2007-02-08 주식회사 하이닉스반도체 안정적인 승압 전압을 발생하는 승압 전압 발생기
KR100649973B1 (ko) * 2005-09-14 2006-11-27 주식회사 하이닉스반도체 내부 전압 발생 장치
KR100813527B1 (ko) * 2006-04-06 2008-03-17 주식회사 하이닉스반도체 반도체 메모리의 내부 전압 발생 장치
US7504876B1 (en) * 2006-06-28 2009-03-17 Cypress Semiconductor Corporation Substrate bias feedback scheme to reduce chip leakage power
KR100757933B1 (ko) * 2006-07-20 2007-09-11 주식회사 하이닉스반도체 반도체 집적 회로의 내부 전압 생성 장치 및 방법
KR100818098B1 (ko) * 2006-09-29 2008-03-31 주식회사 하이닉스반도체 반도체 메모리 소자의 내부전원발생회로
KR100803364B1 (ko) * 2006-11-13 2008-02-13 주식회사 하이닉스반도체 반도체 메모리 장치의 펌핑 전압 생성 회로
KR100818710B1 (ko) * 2006-11-21 2008-04-01 주식회사 하이닉스반도체 전압펌핑장치
US8089822B1 (en) 2007-02-12 2012-01-03 Cypress Semiconductor Corporation On-chip power-measurement circuit using a low drop-out regulator
KR100863019B1 (ko) * 2007-06-22 2008-10-13 주식회사 하이닉스반도체 반도체 집적 회로의 내부 전압 생성 장치
US8040175B2 (en) * 2007-10-24 2011-10-18 Cypress Semiconductor Corporation Supply regulated charge pump system
KR101097444B1 (ko) * 2009-12-29 2011-12-23 주식회사 하이닉스반도체 내부전압 생성회로 및 내부전압 생성방법
KR101309618B1 (ko) * 2010-04-07 2013-09-23 한양대학교 에리카산학협력단 전하 펌핑 회로

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100279296B1 (ko) * 1998-06-09 2001-01-15 윤종용 승압 전압 발생 회로
KR100294584B1 (ko) * 1998-06-19 2001-09-17 윤종용 반도체메모리장치의기판바이어스전압발생회로
KR20020034218A (ko) 2000-10-31 2002-05-09 박종섭 전압 강하 변환 회로
KR100390154B1 (ko) * 2000-12-30 2003-07-04 주식회사 하이닉스반도체 반도체 메모리장치의 차지 펌프회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7642837B2 (en) 2007-05-14 2010-01-05 Hynix Semiconductor, Inc. Internal voltage generation circuit for semiconductor device and method for generating internal voltage therein

Also Published As

Publication number Publication date
US20060104138A1 (en) 2006-05-18
KR20060053429A (ko) 2006-05-22
US7227403B2 (en) 2007-06-05

Similar Documents

Publication Publication Date Title
US7227403B2 (en) Internal voltage generator for semiconductor device
KR100854419B1 (ko) 파워 업 신호 생성장치
KR100240423B1 (ko) 반도체 장치의 레벨 검출 회로
KR0127318B1 (ko) 백바이어스전압 발생기
US7142016B2 (en) Input buffer of differential amplification type in semiconductor device
KR100623616B1 (ko) 반도체메모리소자
US20030210090A1 (en) Internal power voltage generating circuit of semiconductor memory device and internal power voltage controlling method thereof
KR100605591B1 (ko) 반도체 소자의 승압전압 발생기
US7372321B2 (en) Robust start-up circuit and method for on-chip self-biased voltage and/or current reference
JP2006146868A (ja) 半導体装置用の内部電圧発生器
US6586986B2 (en) Circuit for generating internal power voltage in a semiconductor device
US20020181310A1 (en) Semiconductor memory device internal voltage generator and internal voltage generating method
KR100821570B1 (ko) 고전압 발생 장치
KR100554840B1 (ko) 파워 업 신호 발생 회로
KR100996192B1 (ko) 파워 업 신호 생성회로
KR102696754B1 (ko) 데이터 입출력 회로를 포함하는 메모리 장치
KR100930391B1 (ko) 전원전압 공급 제어 장치
KR100575862B1 (ko) 백바이어스 전위레벨 검출회로
US6147529A (en) Voltage sensing circuit
KR20060104890A (ko) 내부전원 생성장치
KR100525099B1 (ko) 반도체 장치용 고전압 발생기
KR20040011790A (ko) 반도체 메모리 장치의 셀 어레이 전원전압 발생회로
KR100351457B1 (ko) 반도체 소자의 내부 전원 전압 보상 회로
KR0137337B1 (ko) 반도체 메모리 장치의 중간전압 발생회로 및 그 방법
KR100857435B1 (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee