KR100649973B1 - 내부 전압 발생 장치 - Google Patents

내부 전압 발생 장치 Download PDF

Info

Publication number
KR100649973B1
KR100649973B1 KR1020050085719A KR20050085719A KR100649973B1 KR 100649973 B1 KR100649973 B1 KR 100649973B1 KR 1020050085719 A KR1020050085719 A KR 1020050085719A KR 20050085719 A KR20050085719 A KR 20050085719A KR 100649973 B1 KR100649973 B1 KR 100649973B1
Authority
KR
South Korea
Prior art keywords
back bias
enable signal
bias voltage
signal
self refresh
Prior art date
Application number
KR1020050085719A
Other languages
English (en)
Inventor
손영철
정봉화
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050085719A priority Critical patent/KR100649973B1/ko
Priority to US11/322,947 priority patent/US7292483B2/en
Application granted granted Critical
Publication of KR100649973B1 publication Critical patent/KR100649973B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Abstract

본 발명은 내부 전압 발생 장치에 관한 것으로서, 특히, 백바이어스 전압의 상승 시간을 단축시켜 셀프 리프레쉬 모드시 소모 전류를 줄일 수 있도록 하는 기술을 개시한다. 이를 위해, 본 발명은 셀프 리프레쉬 신호의 활성화시 일정 레벨 상승된 기준전압과 백바이어스 전압 레벨을 비교하여 백바이어스 인에이블 신호를 출력하는 백바이어스 전압 검출기와, 백바이어스 인에이블 신호에 따라 백바이어스 전압을 펌핑하여 출력하는 백바이어스 전압 펌핑부, 및 셀프 리프레쉬 신호가 활성화되는 셀프 리프레쉬 모드의 초기 구간에서 백바이어스 전압을 접지전압 레벨로 디스차지시키고, 백바이어스 인에이블 신호의 활성화시 디스차지 동작을 중지시키고 접지전압의 인가 경로를 차단하는 백바이어스 전압 디스차지 제어수단을 구비한다.
메모리, 백바이어스 전압, 셀프 리프레쉬 모드, 소모 전류

Description

내부 전압 발생 장치{Device for generating internal voltage}
도 1은 종래의 내부 전압 발생 회로에 관한 구성도.
도 2는 본 발명에 따른 내부 전압 발생 회로의 구성도.
도 3은 도 2의 펄스 발생기에 관한 상세 회로도 및 동작 타이밍도.
도 4는 도 2의 디스차지 제어부에 관한 상세 회로도.
도 5는 도 2의 디스차지 회로부에 관한 상세 회로도.
도 6 및 도 7은 도 5의 디스차지 제어부에 관한 동작 타이밍도.
본 발명은 내부 전압 발생 장치에 관한 것으로서, 특히, 백바이어스 전압의 상승 시간을 단축시켜 셀프 리프레쉬 모드시 소모 전류를 줄일 수 있도록 하는 기술이다.
일반적으로 반도체 메모리 장치는 복수개의 메모리 셀과, 메모리 셀을 구동하는 감지 증폭기와, 로오 제어 블럭 및 복수의 감지 증폭기들을 정확한 순서로 동작시키도록 하는 어드레스 제어 블럭들로 구성된다.
이러한 구성을 갖는 반도체 메모리 장치는 정상동작시에 메모리 외부의 시스 템에서 입력되는 커맨드 및 어드레스 신호에 의해 로오 제어블럭과 어드레스 제어 블럭이 거의 동시에 반응하여 필요한 신호들을 발생하게 된다. 그리고, 이들 신호의 조합으로 특정한 감지 증폭기 어레이들이 동작하고, 각각의 센스앰프에 연결되어 있는 메모리 셀에 데이타가 라이트 되거나, 메모리 셀에 저장되어 있던 데이타가 정해진 동작 원리에 의해 메모리 칩의 외부로 독출된다.
그런데, 하나의 트랜지스터와 하나의 캐패시터로 이루어진 휘발성 메모리 셀의 경우에 캐패시터에 데이타가 저장된다. 그런데, 집적도를 높이기 위해 캐패시터의 크기가 작아질수록 캐패시터에 저장된 차지가 방전되는 시간이 빨라지게 되어 데이타를 장시간 유지하는데 어려움이 있다. 이로 인해, 메모리 셀에 저장된 데이타를 장시간 유지하기 위하여 일정 시간마다 메모리 셀에 저장된 데이타를 재저장하는 리프레쉬 동작을 수행하게 된다.
여기서, 리프레쉬 동작 모드 중에는 반도체 메모리 장치의 정상 동작시 리프레쉬 동작을 수행하는 오토-리프레쉬가 있다. 그리고, 시스템이 장시간 동작을 하지 않을 경우 전력 소모를 줄이기 위해 메모리 장치가 최소한의 동작만을 수행하는 상태를 유지하는 경우가 있다. 이때, 메모리가 데이타를 정확히 유지하기 위해서는 리프레쉬 동작이 필수적인데, 이러한 경우 셀프 리프레쉬 동작을 수행하게 된다.
이러한 리프레쉬 동작은 기본적으로 메모리 정상 동작의 로오 액티브, 프리차지 동작과 동일하다. 즉, 메모리 셀에 저장된 데이타를 감지 증폭기로 증폭한 이후에 이 데이타를 다시 메모리 셀에 저장하는 일련의 과정으로 이루어진다. 여 기서, 셀프 리프레쉬 동작의 경우 메모리 장치 외부로부터의 명령 없이 일정 시간마다 리프레쉬 동작이 이루어져야 하기 때문에 셀프 리프레쉬 동작은 칩 내부에서 독립적으로 이루어지게 된다.
즉, 셀프 리프레쉬 동작은 외부에서 인가되는 명령어에 의해 리프레쉬 동작을 수행하는 것이 아니라 일정한 주기마다 또는 일정한 조건을 만족하는 경우에 리프레쉬 동작에 필요한 명령어를 내부에서 생성하여 리프레쉬 동작을 수행하도록 한다.
그런데, 무선 통신의 발달과 여러 가지 콘텐츠의 개발과 더불어 모바일(Mobile) 제품에서 전력 소모량의 감소는 핵심 기술이 되고 있다. 이를 위해, 기존의 디램의 동작 전압 역시 3.3V, 2.5V에서 1.8V, 1.5V로 낮아지고 있다. 반면에, 동작 전원이 낮아지면서도 칩의 데이타 레이트(Rate)나 동작 주파수가 동일한 수준으로 유지될 수 있는 특성이 요구되고 있다.
따라서, 저전력 소모가 요구되는 반도체 디바이스에서는 셀프 리프레쉬 전류가 가장 중요한 전류 스펙(Specification, Data sheet)이 되었다. 셀프 리프레쉬 동작에서 메모리 셀에 데이타를 저장하기 위해 리프레쉬 시간 동안 소모되는 전류를 측정한 것이 셀프 리프레쉬 전류이다. 이러한 셀프 리프레쉬의 소모 전류를 줄이기 위해서는 리프레쉬 주기를 길게 설정해야만 한다.
그런데, 반도체 소자가 점점 고집적화됨에 따라 트랜지스터의 게이트 랭스(Gate Length)는 작아지고 문턱전압 Vt가 낮아지게 되어 트랜지스터의 오프(Off) 누설 전류가 증가하게 됨으로써 소비 전류를 감소시키는데 한계가 있었다. 이에 따라, 디램의 셀프 리프레쉬 모드시 사용되는 전류의 양을 최소한으로 줄일 수 있도록 하는 기술의 필요성이 점점 커지게 되었다.
도 1은 이러한 셀 트랜지스터의 오프 누설 전류를 줄이기 위해 셀 트랜지스터의 백바이어스 전압을 상승시켜 정션(Junction) 캐패시턴스를 감소시키는 내부 전압 발생 장치에 관한 구성도이다.
종래의 내부 전압 발생 장치는 VBB 레퍼런스 발생기(10), VBB 검출기(20) 및 VBB 펌핑부(30)를 구비한다.
여기서, VBB 레퍼런스 발생기(10)는 셀프 리프레쉬 신호 SREF에 따라 백바이어스 전압 VBB의 레벨을 검출하기 위한 기준전압을 출력한다. VBB 검출기(20)는 기준전압을 입력으로 피드백 입력된 백바이어스 전압 VBB의 레벨을 검출하여 백바이어스 인에이블 신호 VBB_EN를 출력한다. 또한, VBB 펌핑부(30)는 백바이어스 인에이블 신호 VBB_EN에 따라 백바이어스 전압 VBB를 펌핑하여 출력한다.
이러한 구성을 갖는 종래의 내부 전압 발생 장치는 셀 트랜지스터의 백바이어스 레벨을 결정하는 기준전압을 원하는 레벨로 상승시켜 사용하게 된다. 그리고, 백바이어스 전압 VBB의 레벨을 검출하여 원하는 레벨보다 높을 경우 VBB 펌핑부(30)를 동작시켜 백바이어스 전압 VBB의 레벨을 낮춘다. 반면에, 백바이어스 전압 VBB의 레벨을 검출하여 원하는 레벨에 도달했을 경우 VBB 펌핑부(30)의 동작을 중지시켜 백바이어스 전압 VBB의 레벨을 원하는 레벨로 유지하도록 한다.
따라서, 종래의 내부 전압 발생 장치는 셀프 리프레쉬 신호 SREF가 활성화될 경우 백바이어스 전압 VBB의 레벨을 상승시키게 된다. 이에 따라, VBB 레퍼런스 발생기(10)의 기준전압을 높여 VBB 펌핑부(30)가 동작하는 전압 레벨을 높이는 방식을 이용한다. 그런데, 이러한 종래의 장치에서 백바어스 전압 VBB의 레벨을 원하는 레벨로 상승시켜 이를 유지하는 것은 어렵지 않으나, 싱크 경로가 존재하지 않기 때문에 백바이어스 전압 VBB을 원하는 레벨로 상승시키는데 까지 일정 지연시간이 필요하게 된다.
이에 따라, 셀프 리프레쉬 동작의 시작 시점에서 셀 트랜지스터의 백바이어스 전압 VBB이 원하는 시간 내에 일정한 레벨에 도달하지 못할 경우 데이타 유지 시간(Data retention time)이 차이가 나게 된다. 즉, 셀프 리프레쉬 동작 초기에 리프레쉬된 셀과, 백바이어스 전압이 원하는 레벨로 상승된 이후에 리프레쉬 된 셀의 데이타 유지 시간이 다른 값을 가지게 된다. 이러한 경우 리프레쉬 특성이 열화되어 리프레쉬 동작이 패일로 나타나게 되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 특히, 셀 트랜지스터의 백바이어스 전압을 그라운드 레벨로 디스차지하여 셀프 리프레쉬 동작의 초기 시점에서 백바이어스 전압의 상승 시간을 단축할 수 있도록 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 내부 전압 발생 장치는, 셀프 리프레쉬 신호의 활성화시 일정 레벨 상승된 기준전압과 백바이어스 전압 레벨을 비교하여 백바이어스 인에이블 신호를 출력하는 백바이어스 전압 검출기; 백바이어스 인에이블 신호에 따라 백바이어스 전압을 펌핑하여 출력하는 백바이어스 전압 펌핑부; 및 셀프 리프레쉬 신호가 활성화되는 셀프 리프레쉬 모드의 초기 구간에서 백바이어스 전압을 접지전압 레벨로 디스차지시키고, 백바이어스 인에이블 신호의 활성화시 디스차지 동작을 중지시키고 접지전압의 인가 경로를 차단하는 백바이어스 전압 디스차지 제어수단을 구비함을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 2는 본 발명의 내부 전압 발생 장치에 관한 구성도이다.
본 발명은 VBB 레퍼런스 발생기(100), VBB 검출기(200), VBB 펌핑부(300), 펄스발생기(400), VBB 디스차지 제어부(500) 및 VBB 디스차지 회로부(600)를 구비한다.
여기서, VBB 레퍼런스 발생기(100)는 셀프 리프레쉬 신호 SREF에 따라 백바이어스 전압 VBB의 레벨을 검출하기 위한 기준전압을 출력한다. VBB 검출기(200)는 기준전압을 입력으로 하여 피드백 입력된 백바이어스 전압 VBB의 레벨을 검출하여 백바이어스 인에이블 신호 VBB_EN를 출력한다. VBB 펌핑부(300)는 백바이어스 인에이블 신호 VBB_EN에 따라 백바이어스 전압 VBB를 펌핑하여 출력한다.
또한, 펄스 발생기(400)는 셀프 리프레쉬 신호 SREF에 따라 싱크(Sink) 펄스 SP를 발생한다. VBB 디스차지 제어부(500)는 백바이어스 인에이블 신호 VBB_EN와 셀프 리프레쉬 신호 SREF 및 싱크펄스 SP에 따라 디스차지 인에이블 신호 VBB_D_EN를 출력한다. VBB 디스차지 회로부(600)는 셀프 리프레쉬 모드시 디스차지 인에이 블 신호 VBB_D_EN에 따라 백바이어스 전압 VBB의 레벨을 상승시켜 출력한다.
도 3은 도 2의 펄스 발생기(400)에 관한 상세 회로도이다.
펄스 발생기(400)는 인버터 체인(410), 낸드게이트 ND1, 및 인버터 IV1를 구비한다.
인버터 체인(410)은 2N-1개의 인버터 소자를 구비하여 셀프 리프레쉬 신호 SREF를 일정시간 지연하여 B신호를 출력한다. 낸드게이트 ND1는 셀프 리프레쉬 신호 SREF인 A신호와 B신호를 낸드연산한다. 인버터 IV1는 낸드게이트 ND1의 출력을 반전하여 싱크 펄스 SP를 출력한다.
이러한 구성을 갖는 펄스 발생기(400)는 인버터 체인(410)에 구비된 인버터 소자의 개수에 따라 셀프 리프레쉬 신호 SREF의 지연량을 조절하여 싱크 펄스 SP의 폭을 조절하게 된다.
도 4는 도 2의 디스차지 제어부(500)에 관한 상세 회로도이다.
디스차지 제어부(500)는 복수개의 인버터 IV29, PMOS트랜지스터 P1, 낸드게이트 ND2,ND3을 구비한다.
여기서, 인버터 IV4는 셀프 리프레쉬 신호 SREF를 반전하여 출력한다. 인버터 IV2,IV3는 셀프 리프레쉬 신호 SREF에 따라 백바이어스 인에이블 신호 VBB_EN를 비반전 지연하여 출력한다. 이에 따라, 3상태 인버터 IV3는 셀프 리프레쉬 신호 SREF에 따라 백바이어스 인에이블 신호 VBB_EN의 경로를 선택적으로 차단하게 된다.
그리고, PMOS트랜지스터 P1는 인버터 IV6의 출력신호를 피드백 입력받아 선 택적으로 스위칭되어 인버터 IV3의 출력신호를 낸드게이트 ND2에 선택적으로 출력한다. 낸드게이트 ND2는 PMOS트랜지스터 P1의 출력과 셀프 리프레쉬 신호 SREF를 낸드연산한다. 인버터 IV5는 낸드게이트 ND2의 출력을 반전하여 낸드게이트 ND2의 입력신호로 피드백 출력한다.
또한, 낸드게이트 ND3는 인버터 IV7의 출력과 셀프 리프레쉬 신호 SREF를 낸드연산한다. 인버터 IV8는 낸드게이트 ND3의 출력을 반전하여 싱크 인에이블 신호 SINK_EN를 출력한다. 낸드게이트 ND4는 싱크 인에이블 신호 SINK_EN와 싱크 펄스 SP를 낸드연산한다. 인버터 IV9는 낸드게이트 ND4의 출력을 반전하여 디스차지 인에이블 신호 VBB_D_EN를 출력한다.
도 5는 도 2의 VBB 디스차지 회로부(600)에 관한 상세 회로도이다.
VBB 디스차지 회로부(600)는 접지전압 VSS 인가단과 백바이어스 전압 VBB 인가단 사이에 연결되어 게이트 단자를 통해 디스차지 인에이블 신호 VBB_D_EN가 인가되는 NMOS트랜지스터 N1를 구비한다.
이러한 구성을 갖는 본 발명의 동작 과정을 도 6 및 도 7의 동작 타이밍도를 참조하여 설명하면 다음과 같다.
먼저, 본 발명은 셀 트랜지스터의 백바이어스 레벨을 결정하는 기준전압을 원하는 레벨로 상승시켜 사용하게 된다. 그리고, 백바이어스 전압 VBB의 레벨을 검출하여 원하는 레벨보다 높을 경우 VBB 펌핑부(300)를 동작시켜 백바이어스 전압 VBB의 레벨을 낮춘다. 반면에, 백바이어스 전압 VBB의 레벨을 검출하여 원하는 레벨에 도달했을 경우 VBB 펌핑부(300)의 동작을 중지시켜 백바이어스 전압 VBB의 레 벨을 원하는 레벨로 유지하도록 한다.
한편, 셀프 리프레쉬 신호 SREF가 로우인 구간에는 인버터 IV4와 낸드게이트 ND2로 구성된 래치가 리셋되어 인버터 IV6의 출력이 로우로 유지된다. 이에 따라, PMOS트랜지스터 P1가 턴온되어 인버터 IV3의 출력신호가 래치에 전달된다. 그리고, 낸드게이트 ND3는 셀프 리프레쉬 신호 SREF가 로우이고 인버터 IV7의 출력이 하이가 되어 로직 하이 신호를 출력한다. 따라서, 인버터 IV8는 하이 레벨을 갖는 낸드게이트 ND3의 출력을 반전하여 싱크 인에이블 신호 SINK_EN를 로우로 출력한다.
반면에, 셀프 리프레쉬 신호 SREF가 하이가 되면, 낸드게이트 ND3의 출력이 로우가 된다. 따라서, 인버터 IV8는 로우 레벨을 갖는 낸드게이트 ND3의 출력을 반전하여 싱크 인에이블 신호 SINK_EN를 하이로 출력한다. 이와 동시에, 셀프 리프레쉬 신호 SREF가 하이로 천이하면 펄스 발생기(400)는 (C)와 같이 펄스폭이 조정된 싱크 펄스 SP를 생성한다.
이때, 백바이어스 인에이블 신호 VBB_EN와 셀프 리프레쉬 신호 SREF의 조합에 의해 발생하는 싱크 인에이블 신호 SINK_EN는 셀프 리프레쉬 신호 SREF가 하이로 천이하는 시점에서 단 한 번만 활성화 상태가 된다.
따라서, 싱크 인에이블 신호 SINK_EN와 싱크 펄스 SP가 활성화되면, 디스차지 인에이블 신호 VBB_D_EN가 활성화되어 NMOS트랜지스터 N1가 턴온된다. 이에 따라, 백바이어스 전압 VBB 인가단에 접지전압 VSS가 인가되어 백바이어스 전압 VBB의 레벨을 접지전압 VSS 레벨로 상승시키게 된다.
이후에, 백바이어스 인에이블 신호 VBB_EN가 하이로 천이하면, 싱크 인에이블 신호 SINK_EN가 로우로 디스에이블된다. 이에 따라, 싱크 인에이블 신호 SINK_EN 또는 싱크 펄스 SP가 로우로 천이하면, 디스차지 인에이블 신호 VBB_D_EN가 비활성화된다. 이에 따라, NMOS트랜지스터 N1가 턴오프되어 백바이어스 전압 VBB 인가단에 더 이상 접지전압 VSS가 인가되지 않는다.
이때, 셀프 리프레쉬 신호 SREF가 하이인 구간에서 백바이어스 인에이블 신호 VBB_EN의 활성화 시점과, 디스차지 인에이블 신호 VBB_D_EN의 비활성화 시점이 늦어질 경우 싱크 인에이블 신호 SINK_EN가 로우로 천이되는 되는 시점이 늦어지게 된다. 이러한 경우, 백바이어스 전압 VBB의 레벨이 오버(Over) 디스차지되어 래치 업(Latch up)이나 백바이어스 펌핑 동작을 과도하게 수행하게 될 가능성이 커진다.
이를 방지하기 위해, 펄스 발생기(400)는 인버터 체인(410)의 인버터 소자의 개수에 따라 싱크 펄스 SP의 펄스폭을 제어하여 지연량을 조절하게 된다. 이에 따라, 싱크 펄스 SP의 펄스폭에 의한 지연시간이 경과되면 싱크 인에이블 신호 SINK_EN를 강제로 디스에이블 시키도록 한다.
따라서, 본 발명은 셀프 리프레쉬 모드시 백바이어스 전압 VBB 레벨이 원하는 레벨에 도달하기 직전까지만 백바이어스 전압 VBB 레벨을 디스차지하게 되고, 백바이어스 전압 VBB의 레벨이 원하는 레벨에 도달할 경우 디스차지 동작을 중지하여 백바이어스 전압 VBB의 레벨이 필요 이상으로 상승하는 방지할 수 있도록 한다.
이상에서 설명한 바와 같이, 본 발명은 셀 트랜지스터의 백바이어스 전압을 그라운드 레벨로 디스차지하여 셀프 리프레쉬 동작의 초기 시점에서 백바이어스 전압의 상승 시간을 단축할 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (11)

  1. 셀프 리프레쉬 신호의 활성화시 일정 레벨 상승된 기준전압과 백바이어스 전압 레벨을 비교하여 백바이어스 인에이블 신호를 출력하는 백바이어스 전압 검출기;
    상기 백바이어스 인에이블 신호에 따라 상기 백바이어스 전압을 펌핑하여 출력하는 백바이어스 전압 펌핑부; 및
    상기 셀프 리프레쉬 신호가 활성화되는 셀프 리프레쉬 모드의 초기 구간에서 상기 백바이어스 전압을 접지전압 레벨로 디스차지시키고, 상기 백바이어스 인에이블 신호의 활성화시 상기 디스차지 동작을 중지시키고 상기 접지전압의 인가 경로를 차단하는 백바이어스 전압 디스차지 제어수단을 구비함을 특징으로 하는 내부 전압 발생 장치.
  2. 제 1항에 있어서, 상기 백바이어스 전압 디스차지 제어수단은
    상기 셀프 리프레쉬 신호를 일정시간 지연하여 일정 펄스폭을 갖는 싱크 펄스를 발생하는 펄스 발생기;
    상기 셀프 리프레쉬 신호의 활성화시 상기 백바이어스 전압을 접지전압 레벨로 디스차지하기 위한 디스차지 인에이블 신호를 활성화시켜 출력하고, 상기 백바이어스 인에이블 신호의 활성화시 상기 디스차지 인에이블 신호를 비활성화시켜 출력하는 백바이어스 전압 디스차지 제어부; 및
    상기 디스차지 인에이블 신호의 활성화시 상기 백바이어스 전압 인가단에 상기 접지전압 레벨을 인가하고, 상기 디스차지 인에이블 신호의 비활성화시 상기 접지전압의 인가 경로를 차단하는 백바이어스 전압 디스차지 회로부를 구비함을 특징으로 하는 내부 전압 발생 장치.
  3. 제 2항에 있어서, 상기 펄스 발생기는
    상기 셀프 리프레쉬 신호를 일정시간 지연하는 인버터 체인; 및
    상기 셀프 리프레쉬 신호와 상기 인버터 체인의 출력을 논리조합하여 상기 싱크 펄스를 생성하는 제 1논리연산부를 구비함을 특징으로 하는 내부 전압 발생 장치.
  4. 제 3항에 있어서, 상기 인버터 체인은 상기 셀프 리프레쉬 신호를 반전 지연하는 홀수개의 인버터를 구비함을 특징으로 하는 내부 전압 발생 장치.
  5. 제 2항에 있어서, 상기 백바이어스 전압 디스차지 제어부는
    상기 셀프 리프레쉬 신호의 활성화시 싱크 인에이블 신호가 인에이블 되어 상기 디스차지 인에이블 신호를 활성화시키고, 상기 백바이이어스 인에이블 신호의 활성화시 상기 싱크 인에이블 신호가 디스에이블되어 상기 디스차지 인에이블 신호를 비활성화되며, 상기 싱크 펄스의 비활성화시 상기 디스차지 인에이블 신호를 강제로 디스에이블시켜 출력함을 특징으로 하는 내부 전압 발생 장치.
  6. 제 2항 또는 제 5항에 있어서, 상기 백바이어스 전압 디스차지 제어부는
    상기 셀프 리프레쉬 신호와 상기 백바이어스 인에이블 신호를 논리조합하여 싱크 인에이블 신호를 출력하는 제 2논리연산부; 및
    상기 싱크 인에이블 신호와 상기 싱크 펄스를 논리연산하여 상기 디스차지 인에이블 신호를 출력하는 제 3논리연산부를 구비함을 특징으로 하는 내부 전압 발생 장치.
  7. 제 6항에 있어서, 상기 제 2논리연산부는
    상기 셀프 리프레쉬 신호가 로우인 구간에서 상기 싱크 인에이블 신호를 로우로 출력하고, 상기 셀프 리프레쉬 신호가 하이가 되면 상기 백바이어스 인에이블 신호가 활성화되기 이전까지 상기 싱크 인에이블 신호를 활성화시켜 출력함을 특징으로 하는 내부 전압 발생 장치.
  8. 제 6항에 있어서, 상기 제 2논리연산부는
    상기 셀프 리프레쉬 신호가 하이로 천이하는 시점에서 상기 싱크 인에이블 신호를 한 번만 활성화시킴을 특징으로 하는 내부 전압 발생 장치.
  9. 제 6항에 있어서, 상기 제 2논리연산부는
    상기 셀프 리프레쉬 신호를 반전하는 제 1인버터;
    상기 제 1인버터의 출력에 따라 상기 백바이어스 인에이블 신호를 비반전 지연하여 출력하는 제 2인버터 및 제 3인버터;
    피드백 입력신호에 따라 상기 제 3인버터의 출력을 선택적으로 제어하는 제 1구동소자;
    상기 셀프 리프레쉬 신호에 따라 상기 제 1구동소자의 출력을 일정시간 래치하는 래치부;
    상기 래치부의 출력을 반전하여 상기 피드백 입력신호를 출력하는 제 4인버터;
    상기 제 4인버터의 출력을 반전하는 제 5인버터;
    상기 제 5인버터의 출력과 상기 셀프 리프레쉬 신호를 낸드연산하는 제 1낸드게이트; 및
    상기 제 1낸드게이트의 출력을 반전하여 상기 싱크 인에이블 신호를 출력하는 제 6인버터를 구비함을 특징으로 하는 내부 전압 발생 장치.
  10. 제 6항에 있어서, 상기 제 3논리연산부는
    상기 싱크 인에이블 신호와 상기 싱크 펄스를 낸드연산하는 제 2낸드게이트; 및
    상기 제 2낸드게이트의 출력을 반전하여 상기 디스차지 인에이블 신호를 출력하는 제 7인버터를 구비함을 특징으로 하는 내부 전압 발생 장치.
  11. 제 2항에 있어서, 상기 백바이어스 전압 디스차지 회로부는
    상기 백바이어스 전압 인가단과 상기 접지전압 인가단 사이에 연결되어 게이트 단자를 통해 상기 디스차지 인에이블 신호가 인가되는 NMOS트랜지스터를 구비함을 특징으로 하는 내부 전압 발생 장치.
KR1020050085719A 2005-09-14 2005-09-14 내부 전압 발생 장치 KR100649973B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050085719A KR100649973B1 (ko) 2005-09-14 2005-09-14 내부 전압 발생 장치
US11/322,947 US7292483B2 (en) 2005-09-14 2005-12-30 Back-bias voltage generator for decreasing a current consumption of a self-refresh operation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050085719A KR100649973B1 (ko) 2005-09-14 2005-09-14 내부 전압 발생 장치

Publications (1)

Publication Number Publication Date
KR100649973B1 true KR100649973B1 (ko) 2006-11-27

Family

ID=37713611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050085719A KR100649973B1 (ko) 2005-09-14 2005-09-14 내부 전압 발생 장치

Country Status (2)

Country Link
US (1) US7292483B2 (ko)
KR (1) KR100649973B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7361544B2 (en) 2005-12-27 2008-04-22 Hynix Semiconductor Inc. Method for fabricating capacitor in semiconductor device
KR100847315B1 (ko) 2007-02-28 2008-07-21 삼성전자주식회사 셀프 리프레쉬 제어 회로, 이를 포함하는 반도체 메모리장치 및 셀프 리프레쉬 제어 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100706830B1 (ko) * 2005-10-19 2007-04-13 주식회사 하이닉스반도체 반도체 메모리의 액티브 구간 제어장치 및 방법
KR100728904B1 (ko) * 2005-12-28 2007-06-15 주식회사 하이닉스반도체 전압 발생기 및 이를 포함하는 반도체 메모리 장치
US8072256B2 (en) 2007-09-14 2011-12-06 Mosaid Technologies Incorporated Dynamic random access memory and boosted voltage producer therefor
US8917560B1 (en) * 2013-11-13 2014-12-23 Nanya Technology Corporation Half bit line high level voltage genertor, memory device and driving method
KR20160113396A (ko) * 2015-03-19 2016-09-29 에스케이하이닉스 주식회사 전압 생성 회로, 이를 구비한 반도체 메모리 장치 및 동작 방법
KR20170008083A (ko) * 2015-07-13 2017-01-23 에스케이하이닉스 주식회사 리프레쉬 검증 회로, 반도체 장치 및 반도체 시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0142953B1 (ko) * 1995-03-31 1998-08-17 김광호 반도체 메모리 장치의 백바이어스 전압 발생회로
KR19990074796A (ko) * 1998-03-14 1999-10-05 김영환 디램의 파워-오프 회로
KR20020043780A (ko) * 2000-12-04 2002-06-12 박종섭 디램 셀의 누설전류 억제 회로
KR20050086255A (ko) * 2004-02-25 2005-08-30 주식회사 하이닉스반도체 반도체 메모리 소자

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890005159B1 (ko) * 1987-04-30 1989-12-14 삼성전자 주식회사 백 바이어스 전압 발생기
JPH04255989A (ja) 1991-02-07 1992-09-10 Mitsubishi Electric Corp 半導体記憶装置および内部電圧発生方法
US5554953A (en) 1992-10-07 1996-09-10 Matsushita Electric Industrial Co., Ltd. Internal reduced-voltage generator for semiconductor integrated circuit
KR100231602B1 (ko) 1996-11-08 1999-11-15 김영환 복합 모드형 기판전압 발생회로
US5715199A (en) * 1996-12-23 1998-02-03 Hyundai Electronics Industries Co., Ltd. Back bias voltage generating circuit
JP3062110B2 (ja) * 1997-02-27 2000-07-10 日本電気アイシーマイコンシステム株式会社 データラッチ回路
KR100253081B1 (ko) 1997-06-25 2000-09-01 윤종용 셀프-리프레시 모드를 가지는 다이나믹 랜덤 액세스 메모리 장치
KR100269324B1 (ko) * 1998-04-24 2000-10-16 윤종용 반도체 메모리 장치의 주파수 대응 백 바이어스 전압 발생 회로및 방법
US6249473B1 (en) 2000-02-21 2001-06-19 Vanguard International Semiconductor Corporation Power down system for regulated internal voltage supply in DRAM
US6438041B1 (en) * 2000-02-24 2002-08-20 Advanced Micro Devices, Inc. Negative voltage regulation
US6411157B1 (en) 2000-06-29 2002-06-25 International Business Machines Corporation Self-refresh on-chip voltage generator
KR100640780B1 (ko) 2003-12-29 2006-10-31 주식회사 하이닉스반도체 반도체 메모리 소자
KR100728950B1 (ko) * 2004-03-11 2007-06-15 주식회사 하이닉스반도체 내부전압 발생장치
KR100639208B1 (ko) * 2004-11-15 2006-10-30 주식회사 하이닉스반도체 반도체 장치용 내부전압 발생기

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0142953B1 (ko) * 1995-03-31 1998-08-17 김광호 반도체 메모리 장치의 백바이어스 전압 발생회로
KR19990074796A (ko) * 1998-03-14 1999-10-05 김영환 디램의 파워-오프 회로
KR20020043780A (ko) * 2000-12-04 2002-06-12 박종섭 디램 셀의 누설전류 억제 회로
KR20050086255A (ko) * 2004-02-25 2005-08-30 주식회사 하이닉스반도체 반도체 메모리 소자

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7361544B2 (en) 2005-12-27 2008-04-22 Hynix Semiconductor Inc. Method for fabricating capacitor in semiconductor device
KR100847315B1 (ko) 2007-02-28 2008-07-21 삼성전자주식회사 셀프 리프레쉬 제어 회로, 이를 포함하는 반도체 메모리장치 및 셀프 리프레쉬 제어 방법

Also Published As

Publication number Publication date
US20070058474A1 (en) 2007-03-15
US7292483B2 (en) 2007-11-06

Similar Documents

Publication Publication Date Title
KR100813527B1 (ko) 반도체 메모리의 내부 전압 발생 장치
US6597614B2 (en) Self refresh circuit for semiconductor memory device
KR100649973B1 (ko) 내부 전압 발생 장치
JP5804615B2 (ja) ダイナミック・メモリ用の拡張データ保持モード
KR100753048B1 (ko) 반도체 메모리 장치의 주변영역 전압 발생 장치
US8299846B2 (en) Internal voltage generating circuit of semiconductor device
JP2012515411A (ja) メモリアレイのための動的な漏洩制御
US8189406B2 (en) Device and method generating internal voltage in semiconductor memory device
KR100954112B1 (ko) 반도체 메모리 소자
KR100700331B1 (ko) 셀프 리프레쉬 전류 제어 장치
KR100648280B1 (ko) 반도체 메모리 장치 및 그것의 워드라인 전압 공급 방법
CN113764013B (zh) 调节在刷新操作中供应的激活电压的电平的设备
KR100718046B1 (ko) 반도체 메모리 장치
KR102035612B1 (ko) 셀프 리프레쉬 제어 장치
KR100623601B1 (ko) 반도체 메모리 장치
KR20160115484A (ko) 전원 구동 회로 및 이를 포함하는 반도체 장치
JP2002246891A (ja) 入力バッファ回路および半導体装置
KR100695512B1 (ko) 반도체 메모리 장치
US7876617B2 (en) Apparatus and method for providing power in semiconductor memory device
KR100701706B1 (ko) 반도체 메모리 장치의 온도 감지 회로
KR100792364B1 (ko) 고전압 발생 장치 및 이를 포함하는 반도체 메모리 장치
KR100819683B1 (ko) 반도체 메모리 장치
KR20030047023A (ko) 반도체 장치
KR100781854B1 (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111024

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee