KR100231602B1 - 복합 모드형 기판전압 발생회로 - Google Patents

복합 모드형 기판전압 발생회로 Download PDF

Info

Publication number
KR100231602B1
KR100231602B1 KR1019960052875A KR19960052875A KR100231602B1 KR 100231602 B1 KR100231602 B1 KR 100231602B1 KR 1019960052875 A KR1019960052875 A KR 1019960052875A KR 19960052875 A KR19960052875 A KR 19960052875A KR 100231602 B1 KR100231602 B1 KR 100231602B1
Authority
KR
South Korea
Prior art keywords
back bias
bias voltage
voltage
voltage level
voltage generator
Prior art date
Application number
KR1019960052875A
Other languages
English (en)
Other versions
KR19980034726A (ko
Inventor
최주선
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960052875A priority Critical patent/KR100231602B1/ko
Priority to TW086116123A priority patent/TW405123B/zh
Priority to GB9723499A priority patent/GB2319370B/en
Priority to US08/966,192 priority patent/US5886932A/en
Priority to JP9307402A priority patent/JPH10199244A/ja
Publication of KR19980034726A publication Critical patent/KR19980034726A/ko
Application granted granted Critical
Publication of KR100231602B1 publication Critical patent/KR100231602B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators

Abstract

본 발명은 복합 모드형 기판전압 발생회로에 관한 것으로, 반도체 회로에서 특히 디-램의 리프레쉬 효율 개선을 위해, 디-램에서의 리프레쉬 동작과, 셀프 리프레쉬 동작에 따라 각각 다른 기판전압을 제공하는 제1, 제2기판전압 발생부를 구현하여, 각 리프레쉬 모드에 따라 기판에 인가되는 기판전압을 다르게 인가시키므로써, 안정된 셀프 리프레쉬 동작 및 저전력 소모를 얻기 위한 복합 모드형 기판전압 발생회로에 관한 것이다.

Description

복합 모드형 기판전압 발생회로
본 발명은 복합 모드형 기판전압 발생회로에 관한 것으로, 반도체 회로에서 특히 디-램의 리프레쉬 효율 개선을 위해, 셀프 리프레쉬 모드 입력시 기판 전압 발생기의 발생기준 전압을 리프레쉬 동작시 보다 강하시켜 안정된 셀프 리프레쉬 동작 및 저전력 소모를 얻기 위한 복합 모드형 기판전압 발생회로에 관한 것이다.
일반적으로 디-램에서의 리프레쉬 동작은 두가지 모드가 있는데, 하나는 통상적인 리프레쉬 동작으로 디-램이 동작할때 발생하는 리프레쉬 동작이 있고, 나머지 하나는 디-램의 칩 내부에 내장된 리프레쉬 카운터를 이용하여 메모리가 억세스 되지 않고 있을때 동작시키는 셀프 리프레쉬(Self-Refresh) 동작이 있다.
이러한 셀프 리프레쉬 모드에서는 기본적으로 메모리 셀을 억세스하는 동작이 이루어지지 않으므로 통상의 리프레쉬 주기보다는 더 긴 주기를 사용하여 리프레쉬 동작을 수행한다.
그리고 셀프 리프레쉬 주기는 메모리 셀에 저장된 전하가 누설전류에 의해 저장된 정보를 잃어버리지 않게 하기 위한 시간 인터벌에 의해 좌우된다.
한편, 디-램에서 사용되는 1 트랜지스터와 1 캐패시터(1 Transistor 1 Capacitor : 1T1C) 셀에서 상기 캐패시터에 저장된 전하가 누설되는 경로는 크게 저장노드의 접합 누설전류(Junction Leakage Current)와, 트랜지스터의 서브 스레시홀드 영역에서의 누설전류(Subthreshold Leakage Current)로 나눌 수 있는 바, 반도체 칩이 고집적화 됨에 따라 소자의 크기가 작아지고, 이에 따른 짧은 채널 효과(Short Channel Effect) 때문에 특히 디-램 메모리 셀에서의 서브 스레시홀드 영역에서의 누설이 대부분의 누설요인이 되고 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해, 셀프 리프레쉬 동작일 경우 트랜지스터에 인가되는 기판전압을 리프레쉬 동작일 경우에 인가되는 전압 보다 강하시켜 서브 스레시홀드 누설 전류를 기존 보다 2배 이상 줄이는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위해 본 발명에서는 디-램에서의 리프레쉬 동작과, 셀프 리프레쉬 동작에 따라 각각 다른 기판전압을 제공하는 제1, 제2기판전압 발생부를 구현하여, 각 리프레쉬 동작에 따라 기판에 인가되는 기판전압을 다르게 인가시키므로써, 특히 서브 스레시홀드 영역에서의 누설 전류량을 감소시키도록 하는 것이다.
제1도는 본 발명에 따른 기판전압 발생회로의 동작 특성을 나타내는 그래프.
제2도는 본 발명에 의한 복합 모드형 기판전압 발생회로 상세 블럭도.
제3도는 본 발명의 다른 실시예에 의한 복합 모드형 기판전압 발생회로 상세 블럭도.
* 도면의 주요부분에 대한 부호의 설명
10, 40, 60 : 전압 제너레이터 21, 31, 51, 71 : 전압 검출기
20, 30, 50, 70: 기판전압 발생부
상기한 목적을 달성하기 위해 본 발명의 실시예에 따른 복합 모드형 기판전압 발생회로는, 메모리 셀 블럭과 주변회로 블럭이 동일기판상에 형성된 반도체 디-램의 복합모드형 기판전압 발생회로에 있어서, 노멀 리프레쉬 모드 제어신호에 응답해서 제1백바이어스 전압을 발생하고, 셀프 리프레쉬 모드 제어신호에 응답해서 제2백바이어스 전압을 발생하며, 발생된 제1 및 제2백바이어스 전압을 상기 메모리 셀 블럭과 주변회로 블럭으로 공급하는 백바이어스 전압발생기와, 상기 백바이어스 전압발생기로부터의 제1백바이어스 전압의 전압레벨을 검출하고, 검출된 제1백바이어스 전압레벨을 제1기준전압레벨과 비교하며, 그 비교결과에 따라 상기 백바이어스 전압발생기의 전압펌핑동작을 제어하는 제1전압레벨 검출기 및, 상기 백바이어스 전압발생기로부터의 제2백바이어스 전압의 전압레벨을 검출하고, 검출된 제2백바이어스 전압레벨을 제2기준전압레벨과 비교하며, 그 비교결과에 따라 상기 백바이어스 전압발생기의 전압펌핑동작을 제어하는 제2전압레벨 검출기를 구비한다.
본 발명의 다른 실시예에 따른 복합 모드형 기판전압 발생회로는, 메모리 셀 블럭과 주변회로 블럭이 서로 다른 웰상에 형성된 반도체 디-램의 복합모드형 기판전압 발생회로에 있어서, 노멀 리프레쉬 모드 제어신호에 응답해서 제1백바이어스 전압을 발생함과 더불어 발생된 제1백바이어스전압을 상기 메모리 셀 블럭의 웰과 상기 주변회로 블럭의 웰에 공통으로 공급하는 제1백바이어스 전압발생기와, 상기 제1백바이어스 전압발생기로부터의 상기 제1백바이어스전압레벨을 검출함과 더불어 상기 제1백바이어스 전압레벨을 제1기준전압과 비교해서 비교결과에 따라 상기 제1백바이어스 전압발생기의 전압펌핑동작을 제어하는 제1전압레벨검출기를 갖춘 제1기판전압발생수단과; 셀프 리프레쉬 모드 제어신호에 응답해서 제2백바이어스 전압을 발생함과 더불어 발생된 제2백바이어스 전압을 상기 메모리 셀 블럭의 웰로 공급하는 제2백바이어스 전압발생기와, 상기 제2백바이어스 전압발생기로부터의 상기 제2백바이어스 전압레벨을 검출함과 더불어 상기 제2백바이어스 전압레벨을 제2기준전압과 비교해서 비교결과에 따라 상기 제2백바이어스 전압발생기의 전압펌핑동작을 제어하는 제2전압레벨검출기를 갖춘 제2기판전압발생수단을 구비한다.
상술한 목적 및 특징들, 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다.
이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
제1도는 본 발명에서 해결하고자 하는 사항을 그래프로 나타내 본 도면으로 기판에 인가되는 기판전압과 전류의 관계를 나타내고 있다.
즉, 통상적인 리프레쉬 모드일 경우에는 제1전압(VBB1)을 인가하고, 셀프 리프레쉬 동작일 경우에는 제2전압(VBB2)을 인가한다.
이때 제1전압(VBB1)이 -Vb라고 가정하면 제2전압(VBB2)은 -2Vb 또는 -3Vb의 값을 가지게 한다.
이처럼 셀프 리프레쉬 모드일 경우에는 통상적인 리프레쉬 모드일때 인가되는 전압보다 낮은 전압을 인가하면 도면에 도시된 바와 같이 전류 또한 줄어듬을 볼 수 있으며, 이와 같은 기준전압의 변화는 각각의 기준전압 발생부 모두 동일한 Vbb 펌핑회로를 사용하고 단지 기준전압을 감지하는 Vbb 검출회로의 감지 레벨을 조정하면 쉽게 얻을 수 있다.
제2도는 상기와 같은 각각의 기판전압 발생부를 통해 각 리프레쉬 모드 시기판전압을 상이하게 제공하는 기판전압 회로를 나타낸 도면으로, 이 경우에는 기판전압 발생부에서 인가되는 백-바이어스(Back-Bias)전압이 디-램의 메모리 셀 블럭 및 주변회로 블럭에 공통으로 인가되는 경우에 해당된다.
전압 제너레이터(10)는 노멀 리프레쉬 모드 제어신호(NORM)에 응답해서 제1백바이어스 전압(VBB1)을 발생하고, 혹은 셀프 리프레쉬 모드 제어신호(SREF)에 응답해서 제2백바이어스 전압을 발생하며, 발생된 제1 및 제2백바이어스 전압(VBB2)을 상기 메모리 셀 블럭과 주변회로 블럭으로 공급한다.
제1전압레벨 검출기(21)는 상기 전압 제너레이터(10)에서 출력되는 제1백바이어스 전압(VBB1) 레벨을 검출하기 위한 것으로서, 제1백바이어스 전압(VBB1)이 제1기준전압레벨 보다도 낮은 경우에는 상기 전압 제너레이터(10)의 펌핑 동작이 일어나도록 제어한다.
제2전압레벨 검출기(31)는 상기 전압 제너레이터(10)에서 출력되는 제2백바이어스 전압(VBB2) 레벨을 검출하기 위한 것으로서, 제2백바이어스 전압(VBB2)이 제2기준전압레벨 보다도 낮은 경우에는 상기 전압 제너레이터(10)의 펌핑 동작이 일어나도록 제어한다.
상기와 같이 구성된 본 발명의 기판전압 발생회로의 동작 과정을 설명하면, 일반적인 디-램의 리프레쉬 동작이 수행됨을 알리는 노말(NORM) 신호가 '하이' 상태로 입력되면 상기 신호에 따라 N 모스 트랜지스터(N1)가 동작되고, 이어 전압 제너레이터(10)가 구동된다.
상기 전압 제너레이터(10)의 구동에 따라 출력되는 제1전압(VBB1)은 제1전압 검출기(21)에 의해 그 값이 검출되며, 이때 제1전압 검출기(21)에는 일반적인 리프레쉬 동작이 수행될때 디-램의 메모리 셀 블럭 및 주변회로에 인가되어야 하는 기준전압이 설정되어 있다.
따라서 상기 기준전압과 전압 제너레이터(10)에서 궤한된 제1백바이어스 전압(VBB1) 레벨을 비교하여 만약 제1백바이어스 전압(VBB1) 레벨이 기준전압 보다 낮지 않으면 전압 제너레이터(10)의 펌핑회로가 동작하지 않도록 인에이블 신호를 출력하지 않는다.
이와 같은 상태를 유지하다 어느 순간 제1백바이어스 전압 레벨이 기준전압 보다 낮아지면 제1전압 검출기(21)에서는 인에이블 신호를 출력하여 전압 제너레이터(10)의 펌핑회로를 동작토록 하여 백-바이어스 전압이 일정하게 출력되도록 한다.
한편, 디-램이 억세스 되지 않고 있는 상태일때 셀프 리프레쉬 동작이 수행됨을 알리는 셀프 리프레쉬(SREF) 신호가 '하이' 상태로 입력되면, 이 신호는 N 모스 트랜지스터(N2)를 도통시키고, 이에 따라 상기 전압 제너레이터(10)가 구동된다.
상기 전압 제너레이터(10)의 출력인 제2전압(VBB2)은 디-램의 메모리 셀 블럭과 주변회로에 입력됨과 동시에 궤한되어 제2전압 검출기(31)로 입력된다.
이때 제2전압 검출기(31)에는 상기 제1전압 검출기(21)에 설정된 기준전압 보다 2배 내지 3배 정도 낮은 전압이 기준전압으로 설정되어 있으며, 이 기준전압과 상기 제2전압 레벨을 비교하여 상기 제2전압 레벨이 기준전압 보다 낮으면 인에이블 신호를 출력해 전압 제너레이터(10)의 펌핑회로를 동작시키도록 한다.
이와 같이 본 발명에서는 전압 제너레이터(10)에서 출력되는 전압 레벨을 각각의 리프레쉬 모드에 따라 서로 상이하게 출력되도록 기판전압 발생부를 각각 설치하여 서브 스레시홀드 영역에서의 누설 전류량을 감소시키며, 이와 같은 방식은 일반적으로 C 모스 트랜지스터의 스레시홀드 전압이 기판전압에 덜 민감하므로 'Twin-웰'을 사용하는 공정의 P형 기판에 적용하여도 가능하다.
제3도는 본 발명의 다른 실시예에 따른 기판전압 발생회로를 나타내는 도면으로, 이는 'Triple-웰'을 사용하는 공정에서는 메모리 셀 블럭과 주변회로 블럭을 서로 다른 웰로 분리할 수 있으므로, 메모리 셀 블럭에서만 셀프 리프레쉬 모드시 낮은 전압을 인가할 수 있도록 해야 하는 바, 이를 제어하기 위한 도면이다.
제3기판전압 발생부(50)는 노멀 리프레쉬 모드 제어신호(NORM)에 응답해서 제1백바이어스 전압(VBB1)을 발생해서 디램의 주변회로 블럭의 웰과 메모리 셀 블럭의 웰로 백바이어스 전압을 각각 인가하는 제1전압 제너레이터(40)와, 상기 제1전압 제너레이터(40)에서 출력되는 상기 제1백바이어스전압(VBB1) 레벨을 검출해서 미리 설정된 기준전압레벨 보다 제1백바이어스전압(VBB1)이 낮으면 상기 제1전압 제너레이터(40)의 전압펌핑동작을 제어하는 제3전압레벨검출기(51)를 포함한다.
제4기판전압 발생부(70)는 셀프 리프레쉬 모드동작을 제어하는 셀프 리프레쉬 모드 제어신호(SREF)의 입력치에 의해 동작해서 디램의 메모리 셀 블럭의 웰에 제2백바이어스 전압(VBB2)을 인가하는 제2전압 제너레이터(60)와, 상기 제2전압 제너레이터(60)에서 출력되는 제2백바이어스 전압(VBB2)을 검출해서 미리 설정된 전압레벨치보다 제2백바이어스 전압치가 낮으면 제2전압 제너레이터(60)의 전압펌핑동작이 일어나도록 제어하는 제4전압레벨검출기(71)를 포함한다.
상기 제4기판전압 발생부(70) 내의 제2전압 제너레이터(60)의 출력단에는 일측이 상기 제2전압 제너레이터(60)에 연결되고, 게이트 단은 셀프 리프레쉬(SREF) 신호를 입력받아 턴-온/오프되는 N 모스 트랜지스터(N5)와, 일측이 제3기판전압 발생부(50) 내의 제1전압 제너레이터(50)의 출력단에 연결되고, 게이트단은 노말(NORM) 신호를 입력받아 턴-온/오프되는 N 모스 트랜지스터(N6) 및 상기 각 N 모스 트랜지스터(N5, N6)의 나머지 일측단에 공통 연결되어 최종적으로 메모리 셀에 백-바이어스 전압을 인가하는 인버터(INV1)가 연결되어 있다.
이와 같은 기판전압 회로의 동작을 살펴보면, 일반적인 디-램의 동작 상태인 노말 신호가 '하이'로 입력되면 이 신호에 따라 제1전압 제너레이터(40)가 동작하게 되고, 이때 출력된 전압은 제3전압 검출기(51)로 입력되어 기준전압과 비교된다.
비교한 결과 전압 제너레이터(40)에서 출력된 전압이 기준전압 보다 낮으면 제3전압 검출기(51)에서는 인에이블 신호를 출력하여 전압 제너레이터(40)의 펌핑회로를 동작시키도록 한다.
그리고 이와 동시에 상기 제4기판전압 발생부(70) 측에서는 노말 신호에 의해 턴-온되는 N 모스 트랜지스터(N6)가 도통되어 상기 제1전압 제너레이터(40)에서 출력되는 기판전압을 메모리 셀 블럭단의 웰에 인가한다.
즉, 노말 신호에 의해 기판전압 발생회로가 동작하게 되면 디-램의 주변회로 블럭의 웰과 메모리 셀 블럭의 웰 양측 모두에 제1전압 제너레이터(40)에서 발생된 기판전압이 동시에 인가되는 것이다.
한편, 셀프 리프레쉬 신호에 의해 동작되는 제2기판전압 발생부(70)는 셀프 리프레쉬 신호가 '하이' 상태로 입력되면 제2전압 제너레이터(60)가 동작하게 되고,이 제너레이터(71)에서 출력된 제2전압은 제4전압 검출기(71)에 의해 검출기(71)의 기준전압과 비교된다.
그런 다음 제2전압 제너레이터(60)에서 출력된 전압 레벨이 제4전압 검출기(71)내의 기준전압 보다 낮으면 검출기(71)에서는 인에이블 신호를 출력하여 제2전압 제너레이터(60)의 펌핑회로를 동작시키도록 제어한다.
여기서 물론 상기 제4전압 검출기(71)에 설정된 기준전압은 제3전압 검출기(51)에 설정된 기준 전압 보다 2배 내지 3배 정도 낮은 전압이다.
따라서 제4기판전압 발생부(70)에서 출력되는 기판 전압은 노말 신호가 입력될 경우에는 제1전압 제너레이터(40)에서 발생된 전압을 메모리 셀 블럭 웰의 백-바이어스 전압으로 인가하고, 셀프 리프레쉬 신호가 입력될 경우에는 제2전압 제너레이터(60)에서 발생된 전압을 메모리 셀 블럭 웰의 백-바이어스 전압으로 인가한다.
참고로 제3도에 도시된 기판전압 발생회로에서 종래에는 하나의 전압 제너레이터에서 발생된 기판전압을 메모리 셀 블럭의 웰과, 주변회로 블럭의 웰 양측에 별도로 제공했다.
이상과 같은 본 발명의 다른 실시예에 따른 기판전압 발생회로의 동작을 요약해 보면, 통상의 리프레쉬 모드시에는 노말 신호에 의해 제1전압 제너레이터(40)가 동작되며, 디-램의 주변회로 블럭과 메모리 셀 블럭에는 상기 제1전압 제너레이터(40)에서 발생된 기판전압이 동일하게 동시에 인가되고, 셀프 리프레쉬 모드일 경우에는 셀프 리프레쉬 신호에 의해 제2전압 제너레이터(60)가 동작되어 메모리 셀 블럭에만 통상적인 동작 때보다 낮은 기판전압을 선택적으로 인가한다.
이상에서 상세히 설명한 바와 같이 본 발명은 디-램의 리프레쉬 동작을 각 모드별로 구분하고, 상기 모드 별 필요로 되는 전압레벨을 설정하여 서로 상이한 전압을 인가하도록 하므로써, 통상적인 모드일때보다 낮은 전압을 인가받는 셀프 리프레쉬 모드에서는 인가되는 전압이 낮은 전압이므로 디-램 메모리 셀의 서브 스레시홀드 특성을 개선시켜 저장된 전하의 누설 전류값을 줄이는 잇점이 있으며, 누설 전류값이 줄어듬에 따라 셀프 리프레쉬 모드시의 리프레쉬 시간주기를 상대적으로 크게 늘일 수가 있다.
이에 따라 늘어나는 셀프 리프레쉬 주기는 디-램의 주어진 시간에 있어서의 리프레쉬 동작횟수를 줄여주므로 칩의 전력소모를 줄이는 잇점 또한 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (9)

  1. 메모리 셀 블럭과 주변회로 블럭이 동일기판상에 형성된 반도체 디-램의 복합모드형 기판전압 발생회로에 있어서, 노멀 리프레쉬 모드 제어신호에 응답해서 제1백바이어스 전압을 발생하고, 셀프 리프레쉬 모드 제어신호에 응답해서 제2백바이어스 전압을 발생하며, 발생된 제1 및 제2백바이어스 전압을 상기 메모리 셀 블럭과 주변회로 블럭으로 공급하는 백바이어스 전압발생기와, 상기 백바이어스 전압발생기로부터의 제1백바이어스 전압의 전압레벨을 검출하고, 검출된 제1백바이어스 전압레벨을 제1기준전압레벨과 비교하며, 그 비교결과에 따라 상기 백바이어스 전압발생기의 전압펌핑동작을 제어하는 제1전압레벨검출기 및, 상기 백바이어스 전압발생기로부터의 제2백바이어스 전압의 전압레벨을 검출하고, 검출된 제2백바이어스 전압레벨을 제2기준전압레벨과 비교하며, 그 비교결과에 따라 상기 백바이어스 전압발생기의 전압펌핑동작을 제어하는 제2전압레벨검출기를 구비한 것을 특징으로 하는 복합 모드형 기판전압 발생회로.
  2. 제1항에 있어서, 상기 제2기준전압레벨은 상기 제1기준전압레벨 보다 2배 이상 낮은 것을 특징으로 하는 복합 모드형 기판전압 발생회로.
  3. 제1항에 있어서, 상기 제1전압레벨 검출기는 상기 제1백바이어스 전압레벨이 상기 제1기준전압레벨보다 낮은 경우에 상기 백바이어스전압 발생기에 대해 인에이블신호를 출력해서 상기 백바이어스 전압발생기가 펌핑동작을 행하게 하는 것을 특징으로 하는 복합 모드형 기판전압 발생회로.
  4. 제1항에 있어서, 상기 제2전압레벨 검출기는 상기 제2백바이어스 전압레벨이 상기 제2기준전압레벨보다 낮은 경우에 상기 백바이어스 전압발생기에 대해 인에이블신호를 출력해서 상기 백바이어스 전압발생기가 펌핑동작을 행하게 하는 것을 특징으로 하는 복합 모드형 기판전압 발생회로.
  5. 메모리 셀 블럭과 주변회로 블럭이 서로 다른 웰상에 형성된 반도체 디-램의 복합모드형 기판전압 발생회로에 있어서, 노멀 리프레쉬 모드 제어신호에 응답해서 제1백바이어스 전압을 발생함과 더불어 발생된 제1백바이어스전압을 상기 메모리 셀 블럭의 웰과 상기 주변회로 블럭의 웰에 공통으로 공급하는 제1백바이어스 전압발생기와, 상기 제1백바이어스 전압발생기로부터의 상기 제1백바이어스전압레벨을 검출함과 더불어 상기 제1백바이어스 전압레벨을 제1기준전압과 비교해서 비교결과에 따라 상기 제1백바이어스 전압발생기의 전압펌핑동작을 제어하는 제1전압레벨검출기를 갖춘 제1기판전압발생수단과; 셀프 리프레쉬 모드 제어신호에 응답해서 제2백바이어스 전압을 발생함과 더불어 발생된 제2백바이어스 전압을 상기 메모리 셀 블럭의 웰로 공급하는 제2백바이어스 전압발생기와, 상기 제2백바이어스 전압발생기로부터의 상기 제2백바이어스 전압레벨을 검출함과 더불어 상기 제2백바이어스 전압레벨을 제2기준전압과 비교해서 비교결과에 따라 상기 제2백바이어스 전압발생기의 전압펌핑동작을 제어하는 제2전압레벨검출기를 갖춘 제2기판전압발생수단을 구비하는 것을 특징으로 하는 복합 모드형 기판전압 발생회로.
  6. 제5항에 있어서, 상기 제2기판전압발생수단은 상기 셀프 리프레쉬 모드 제어신호를 입력받기 위한 게이트와, 상기 제2백바이어스 전압발생기에 접속된 한 개의 단자를 갖춘 제1N모스 트랜지스터와, 상기 노멀 리프레쉬 모드 제어신호를 입력받기 위한 게이트와, 상기 제1백바이어스 전압발생기에 접속된 한 개의 단자를 갖춘 제2N모스 트랜지스터, 및 입력단자가 상기 제1 및 제2N모스 트랜지스터의 타단자에 접속되고 출력단자가 상기 메모리 셀 블럭의 상기 웰에 접속된 인버터를 추가로 구비하는 것을 특징으로 하는 복합 모드형 기판전압 발생회로.
  7. 제5항에 있어서, 상기 제2기준전압레벨은 상기 제1기준전압레벨 보다 2배 이상 낮은 것을 특징으로 하는 복합 모드형 기판전압 발생회로.
  8. 제5항에 있어서, 상기 제1전압레벨 검출기는 상기 제1백바이어스 전압레벨이 상기 제1기준전압레벨보다 낮은 경우에 상기 제1백바이어스 전압발생기에 대해 인에이블신호를 출력해서 상기 제1백바이어스 전압발생기가 상기 펌핑동작을 행하게 하는 것을 특징으로 하는 복합 모드형 기판전압 발생회로.
  9. 제5항에 있어서, 상기 제2전압레벨 검출기는 상기 제2백바이어스 전압레벨이 상기 제2기준전압레벨보다 낮은 경우에 상기 제2백바이어스 전압발생기에 대해 인에이블신호를 출력해서 상기 제2백바이어스 전압발생기가 상기 펌핑동작을 행하게 하는 것을 특징으로 하는 복합 모드형 기판전압 발생회로.
KR1019960052875A 1996-11-08 1996-11-08 복합 모드형 기판전압 발생회로 KR100231602B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019960052875A KR100231602B1 (ko) 1996-11-08 1996-11-08 복합 모드형 기판전압 발생회로
TW086116123A TW405123B (en) 1996-11-08 1997-10-30 Composite mode substrate voltage generation circuit for dynamic random access memory
GB9723499A GB2319370B (en) 1996-11-08 1997-11-06 Composite mode substrate voltage generation circuit for dynamic random access memory
US08/966,192 US5886932A (en) 1996-11-08 1997-11-07 Composite mode substrate voltage generation circuit for dynamic random access memory
JP9307402A JPH10199244A (ja) 1996-11-08 1997-11-10 複合モード型基板電圧発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960052875A KR100231602B1 (ko) 1996-11-08 1996-11-08 복합 모드형 기판전압 발생회로

Publications (2)

Publication Number Publication Date
KR19980034726A KR19980034726A (ko) 1998-08-05
KR100231602B1 true KR100231602B1 (ko) 1999-11-15

Family

ID=19481224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960052875A KR100231602B1 (ko) 1996-11-08 1996-11-08 복합 모드형 기판전압 발생회로

Country Status (5)

Country Link
US (1) US5886932A (ko)
JP (1) JPH10199244A (ko)
KR (1) KR100231602B1 (ko)
GB (1) GB2319370B (ko)
TW (1) TW405123B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100900784B1 (ko) * 2007-01-03 2009-06-02 주식회사 하이닉스반도체 반도체메모리소자
US7705660B2 (en) 2005-12-29 2010-04-27 Hynix Semiconductor Inc. Substrate bias voltage generator and method of generating substrate bias voltage
WO2012162031A3 (en) * 2011-05-26 2013-02-28 Micron Technology Inc Devices and systems including enabling circuits

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100554112B1 (ko) 1997-05-30 2006-02-20 미크론 테크놀로지,인코포레이티드 256 메가 다이내믹 랜덤 액세스 메모리
FR2783941B1 (fr) 1998-09-30 2004-03-12 St Microelectronics Sa Circuit de regulation d'une tension de sortie d'un dispositif a pompe de charges positives
JP4651766B2 (ja) * 1999-12-21 2011-03-16 富士通セミコンダクター株式会社 半導体記憶装置
WO2002029483A1 (fr) * 2000-10-04 2002-04-11 Matsushita Electric Industrial Co., Ltd. Afficheur et son procede d'entrainement
US6343044B1 (en) 2000-10-04 2002-01-29 International Business Machines Corporation Super low-power generator system for embedded applications
US6654296B2 (en) * 2001-07-23 2003-11-25 Samsung Electronics Co., Ltd. Devices, circuits and methods for dual voltage generation using single charge pump
US6961277B2 (en) * 2003-07-08 2005-11-01 Micron Technology, Inc. Method of refreshing a PCRAM memory device
US6922367B2 (en) * 2003-07-09 2005-07-26 Micron Technology, Inc. Data strobe synchronization circuit and method for double data rate, multi-bit writes
KR100625791B1 (ko) 2004-10-29 2006-09-20 주식회사 하이닉스반도체 용도에 따른 제품을 구별할 수 있는 반도체메모리소자
US7082073B2 (en) 2004-12-03 2006-07-25 Micron Technology, Inc. System and method for reducing power consumption during extended refresh periods of dynamic random access memory devices
KR100702124B1 (ko) * 2005-04-01 2007-03-30 주식회사 하이닉스반도체 내부전압 공급회로
KR100818703B1 (ko) * 2005-06-29 2008-04-01 주식회사 하이닉스반도체 전압 펌핑장치
KR100733407B1 (ko) 2005-06-30 2007-06-29 주식회사 하이닉스반도체 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기
KR100700331B1 (ko) * 2005-08-17 2007-03-29 주식회사 하이닉스반도체 셀프 리프레쉬 전류 제어 장치
KR100753048B1 (ko) * 2005-09-05 2007-08-30 주식회사 하이닉스반도체 반도체 메모리 장치의 주변영역 전압 발생 장치
KR100649973B1 (ko) * 2005-09-14 2006-11-27 주식회사 하이닉스반도체 내부 전압 발생 장치
US7606103B2 (en) * 2005-09-29 2009-10-20 Hynix Semiconductor Inc. Semiconductor memory device for controlling reservoir capacitor
KR100857876B1 (ko) 2006-06-01 2008-09-10 주식회사 하이닉스반도체 반도체 소자의 내부전압 발생기
KR100792370B1 (ko) 2006-06-29 2008-01-09 주식회사 하이닉스반도체 내부전압 발생 장치
KR100885489B1 (ko) 2007-03-05 2009-02-24 주식회사 하이닉스반도체 반도체장치의 내부전압 생성회로 및 그 내부전압 생성방법.
KR100990144B1 (ko) * 2007-03-05 2010-10-29 주식회사 하이닉스반도체 반도체 소자 및 그의 동작방법
KR100858875B1 (ko) 2007-04-18 2008-09-17 주식회사 하이닉스반도체 내부전원 생성장치
KR100907930B1 (ko) 2007-07-03 2009-07-16 주식회사 하이닉스반도체 테스트 시간을 줄일 수 있는 반도체 메모리 장치
US8072256B2 (en) 2007-09-14 2011-12-06 Mosaid Technologies Incorporated Dynamic random access memory and boosted voltage producer therefor
KR100974210B1 (ko) * 2007-12-07 2010-08-06 주식회사 하이닉스반도체 벌크 전압 디텍터
KR100904423B1 (ko) 2007-12-27 2009-06-26 주식회사 하이닉스반도체 반도체 메모리 소자
US20110191129A1 (en) * 2010-02-04 2011-08-04 Netzer Moriya Random Number Generator Generating Random Numbers According to an Arbitrary Probability Density Function
US9779788B1 (en) * 2015-08-24 2017-10-03 Ambiq Micro, Inc. Sub-threshold enabled flash memory system

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0134773B1 (ko) * 1988-07-05 1998-04-20 Hitachi Ltd 반도체 기억장치
US5217917A (en) * 1990-03-20 1993-06-08 Hitachi, Ltd. Semiconductor memory device with improved substrate arrangement to permit forming a plurality of different types of random access memory, and a testing method therefor
KR940008147B1 (ko) * 1991-11-25 1994-09-03 삼성전자 주식회사 저전력 데이타 리텐션 기능을 가지는 반도체 메모리장치
US5365487A (en) * 1992-03-24 1994-11-15 Texas Instruments Incorporated DRAM power management with self-refresh
JP3714489B2 (ja) * 1995-03-03 2005-11-09 株式会社日立製作所 ダイナミック型ｒａｍとメモリモジュール
KR100200922B1 (ko) * 1995-12-27 1999-06-15 윤종용 반도체 메모리장치의 펌핑전압발생기

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7705660B2 (en) 2005-12-29 2010-04-27 Hynix Semiconductor Inc. Substrate bias voltage generator and method of generating substrate bias voltage
KR100900784B1 (ko) * 2007-01-03 2009-06-02 주식회사 하이닉스반도체 반도체메모리소자
US7609566B2 (en) 2007-01-03 2009-10-27 Hynix Semiconductor, Inc. Semiconductor memory device
WO2012162031A3 (en) * 2011-05-26 2013-02-28 Micron Technology Inc Devices and systems including enabling circuits

Also Published As

Publication number Publication date
KR19980034726A (ko) 1998-08-05
GB9723499D0 (en) 1998-01-07
JPH10199244A (ja) 1998-07-31
TW405123B (en) 2000-09-11
US5886932A (en) 1999-03-23
GB2319370A (en) 1998-05-20
GB2319370B (en) 2000-09-27

Similar Documents

Publication Publication Date Title
KR100231602B1 (ko) 복합 모드형 기판전압 발생회로
US4964082A (en) Semiconductor memory device having a back-bias voltage generator
US5814851A (en) Semiconductor memory device using a plurality of internal voltages
US4961167A (en) Substrate bias generator in a dynamic random access memory with auto/self refresh functions and a method of generating a substrate bias therein
US5867442A (en) Variable output voltage booster circuits and methods
US6462610B1 (en) Method and circuit for lowering standby current in an integrated circuit
US20090261792A1 (en) Negative voltage generating device
US5774405A (en) Dynamic random access memory having an internal circuit using a boosted potential
KR0142967B1 (ko) 반도체 메모리장치의 기판 전압 제어회로
US6021063A (en) Method and structure for improving data retention in a DRAM
US6882215B1 (en) Substrate bias generator in semiconductor memory device
US5754075A (en) Integrated circuits including power supply boosters and methods of operating same
KR20030047074A (ko) 외부 리프레쉬 명령을 사용하지 않는 메모리장치의리프레쉬 제어회로 및 그 방법
JPH10178108A (ja) 半導体記憶装置
US7339849B2 (en) Internal voltage supply circuit of a semiconductor memory device with a refresh mode
US6172932B1 (en) On-chip voltage generating device for semiconductor memory with reduced stand-by current
JPH0765571A (ja) 半導体記憶装置
KR100230372B1 (ko) 반도체 메모리 장치의 내부 전압 변환기
JPH05189961A (ja) 半導体記憶装置
KR20030093035A (ko) 반도체 메모리 소자의 저 전류 소모형 고전압 발생 장치
US6034920A (en) Semiconductor memory device having a back gate voltage controlled delay circuit
KR0129202B1 (ko) 이중 백바이어스 공급회로
KR0142961B1 (ko) 병합 내부전원전압 발생회로
KR100264727B1 (ko) 반도체 메모리 소자의 내부 전압 발생기
JPH05314765A (ja) 半導体メモリ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee