KR100200922B1 - 반도체 메모리장치의 펌핑전압발생기 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속하는 기술 분야

뱅크동작에 적응적인 반도체 메모리장치의 펌핑전압발생기.

2. 발명이 해결하려고 하는 기술적 과제

활성화되지 않는 뱅크들에도 펌핑전압을 공급하기 위한 펌핑전압발생기를 설치하는데 따른 반도체 메모리장치의 칩사이즈 증대문제를 해결하고자 함.

3. 발명의 해결방법의 요지

적어도 둘이상의 뱅크로 분할된 메모리셀 어레이와, 소정의 전원전압을 입력하여 펌핑동작을 수행하여 소정의 펌핑전압을 출력하는 소정갯수의 펌핑전압발생기를 구비하며, 적어도 둘이상의 소정의 뱅크선택 제어신호에 의해 상기 펌핑전압발생기가 제어됨을 특징으로 하는 반도체 메모리 장치를 구현하므로써 상기 과제를 달성하게 된다.

4. 발명의 중요한 용도

고집적에 유리한 반도체 메모리장치.

Description

반도체 메모리장치의 펌핑전압발생기

제1도는 종래기술에 따른 어레이블럭과 펌핑전압발생기의 배치도.

제2도는 본 발명에 따른 뱅크와 펌핑전압발생기의 구성을 보여주는 제1실시예.

제3도는 본 발명에 따른 뱅크와 펌핑전압발생기의 및 제어회로의 구성을 보여주는 제2실시예.

제4도는 제3도를 구성하는 제어회로의 제1구체회로도.

제5도는 제4도에 따른 동작타이밍도.

제6도는 제3도를 구성하는 제어회로의 제2구체회로도.

제7도는 제6도에 따른 동작타이밍도.

제8도는 본 발명에 따른 뱅크와 펌핑전압발생기 및 제어회로의 구성을 보여주는 제3실시예.

제9도는 제8도에 따른 동작타이밍도.

본 발명은 반도체 메모리장치의 펌핑전압발생기에 관한 것으로, 특히 뱅크동작에 적응적으로 대응동작을 수행하는 반도체 메모리장치의 펌핑전압발생기에 관한 것이다.

메모리장치내에서 워드라인으로 전달되는 워드라인전압 혹은 공유센스 앰프구조에서 분리게이트로 전달되는 분리게이트 제어신호로써 흔히 메모리장치내부의 동작전원전압보다 높은 펌핑전압이 사용된다. 상기 펌핑전압의 공급을 위하여 반도체 메모리장치에서는 내부적으로 펌핑전압발생기(pumping voltage generator)를 탑재하고 있다. 상기 펌핑전압발생기는 통상적으로 매인펌프(main pump)와 액티브킥커(active kicker)로 나뉘어 진다. 상기 펌핑전압발생기에서 스탠바이상태에서는 매인펌프만 동작하게 되고, 액티브상태에서는 매인펌프 및 액티브킥커가 모두 동작하여 대용량의 전하를 공급하게 된다. 최근의 메모리장치는 뱅크로 구성되어 뱅크동작을 수행하는데 이와 같이 뱅크동작을 수행하는 반도체 메모리장치에서는 펌핑전압발생기의 구성이 중요하게 된다. 왜냐하면 펌핑전압발생기는 대형 캐패시터를 내부적으로 포함하기 때문에 펌핑전압발생기의 갯수와 위치는 칩사이즈에 지대한 영향을 미치게 된다. 기존의 메모리장치에서 뱅크동작(bank opertion)을 고려하지 않는 경우에는 동시에 인에이블되는 워드라인에 공급되는 펌핑전압을 충분히 공급하고, 그외 펌핑전압이 공급되는 회로를 감당할 수 있는 펌핑전압발생기가 별도로 필요하였다.

제1도는 종래기술에 따른 어레이블럭과 펌핑전압발생기의 배치도이다.

제1도에서와 같이 로우어드레스신호가 주어지면 각 어레이블럭들에서는 상기 로우어드레스신호에 대응되는 워드라인이 동시에 인에이블되며, 이에 따라 상기 인에이블된 워드라인으로 펌핑전압레벨의 워드라인전압을 공급하기 위하여 각 펌핑전압발생기들이 동작하게 된다.

그러나, 동기메모리와 같이 뱅크동작을 수행하는 반도체 메모리장치에서는 로우어드레스신호의 뱅크선택정보에 의하여 액티브되는 뱅크가 설정되므로, 각 뱅크당 하나의 펌핑전압발생기를 배당하여 해당 뱅크를 담당 하도록 하게 된다. 이에 따라 활성화되지 않는 뱅크들에도 상기 뱅크에 펌핑전압을 공급하기 위한 펌핑전압발생기를 구비하여야 한다. 따라서 이러한 반도체 메모리장치에서는 다수의 펌핑전압발생기의 배치에 따라 칩사이즈가 커지게 된다.

따라서 본 발명의 목적은 펌핑전압발생기를 적절히 배치하여 칩사이즈를 줄인 반도체 메모리장치를 제공하는 데 있다.

상기 본 발명의 목적을 달성하기 위하여 본 발명에 따른 반도체 메모리장치는,

적어도 둘이상의 뱅크로 분할된 메모리셀 어레이와,

소정의 전원전압을 입력하여 펌핑동작을 수행하여 소정의 펌핑전압을 출력하는 소정갯수의 펌핑전압발생기를 구비하며,

적어도 둘이상의 소정의 뱅크선택 제어신호에 의해 상기 펌핑전압발생기가 제어됨을 특징으로 한다.

제2도는 본 발명에 따른 뱅크와 펌핑전압발생기의 구성을 보여주는 제1실시예이다.

제2도를 참조하면, 메모리셀 어레이는 다수의 뱅크 즉, n개의 뱅크들(10-13)로 분할된다. 상기 뱅크들(10-13)의 도면상 상단에는 각각 하나씩의 펌핑전압발생기 즉 n개의 펌핑전압발생기(14-17)가 상기 n개의 뱅크들(10-13)과 개별적으로 접속된다. 상기 뱅크들(10-13)을 구성하는 워드라인과 상기 펌핑전압발생기들(14-17)은 소정의 제어신호에 응답하여 인에이블동작 및 펌핑동작을 수행하여 상기 활성화된 뱅크의 워드라인으로 승압된 워드라인전압이 전달된다.

제2도에서, 각 뱅크별로 하나의 펌핑전압발생기가 할당되어 뱅크가 선택되면, 해당 뱅크에 접속된 펌핑전압발생기는 펌핑동작을 수행하게 된다. 이때 동일 뱅크가 로우어드레스 스토로브신호가 두번 활성화되는 시점에 액티브되는 숏(short) 로우어드레스 스트로브사이클(row address strobe cycle:이하 tRRD라고 함)에서는 상기 펌핑전압발생기의 전압펌핑동작과 프리차아지(precharge)로 이루어진 한 주기를 보장하지 못하게 되는 경우가 발생되므로, 제2도의 회로는 한 주기의 로우어드레스 스트로브사이클이 긴 경우에만 사용이 가능하다.

제3도는 본 발명에 따른 뱅크와 펌핑전압발생기 및 제어회로의 구성을 보여주는 제2실시예이다.

제3도를 참조하면, 메모리셀 어레이는 제2도와 마찬가지로 다수 즉, n개의 뱅크들(21-24)로 분할된다. 상기 뱅크들(21-24)의 상단에는 소정의 제1갯수 즉, m개의 펌핑전압발생기(25-27)가 배치된다. 상기 펌핑전압발생기들(25-27)의 도면상 상단에는 제어회로(30)가 배치되어 상기 펌핑전압발생기들(25-27)의 입력단들과 공통으로 접속된다. 상기 제어회로(30)의 입력단에는 리프레쉬 신호 PRFH 및 로우어드레스신호들 RA0~RA(n-1)이 입력된다.

상기 제3도에서는 뱅크의 갯수와 관계없이 m개의 펌핑전압발생기를 뱅크액티브시 순차적으로 동작시키므로써 숏 tRRD조건에서 펌핑전압발생기의 동작을 보장하게 된다. 예를 들어 상기 tRRD가 20나노초이고 펌핑전압발생기의 동작주기가 40나노초라고 하면, 2개의 펌핑전압발생기가 번갈아 가며 동작하는 경우, 각 뱅크액티브시 무리없이 펌핑전압발생기를 동작시킬 수 있게 된다. 만약 상기 tRRD가 작거나 펌핑전압발생기의 동작주기가 길면 상기 동작주기를 상기 tRRD로 나눈 값보다 큰 최소의 정수개만큼 즉, m개 펌핑전압발생기가 필요하며 상기 m개의 펌핑전압발생기를 순차적으로 작동시키게 된다. 따라서 뱅크수가 많은 구조의 메모리장치에서 최소한 m개의 폄핑전압발생기만 갖추면 뱅크동작에서 필요한 펌핑전압을 공급할 수 있으므로 효율적이고, 칩사이즈를 줄이는데 효과적이다.

제4도는 제3도를 구성하는 제어회로의 제1구체회로도이며, 제5도는 제4도에 따른 동작타이밍도이다.

제4도에서 적어도 2개이상의 펌핑전압발생기를 제어할 수 있게 된다. 노멀동작과 마찬가지로 리프레시(refresh)동작에서 n번의 펌핑을 구현하기 위해서는 적어도 n번의 펌핑동작을 구현하여야 하며, 이를 위하여 n펄스발생회로(31)가 구비되어야 한다. 이러한 n펄스발생회로(31)의 출력은 리프레쉬 신호 PRFH에 의해서 단속이 결정되는 전송게이트를 경유하여 m비트카운터(32)로 입력된다.

제6도는 제3도를 구성하는 제어회로의 제2구체회로도이며, 제7도는 제6도에 따른 동작타이밍도이다.

제6도로 도시한 회로는 제3도를 구성하는 펌핑전압발생기가 2개인 경우 즉, m이 2개인 경우에 한하여 사용하게 된다. D플립플롭(43)을 사용하여 신호가 포지티브에지(positive edge)에 동기하여 트리거하는 신호를 발생하고, 이 출력이 펌핑전압발생기를 번갈아가며 동작시키게 된다. 즉, 펌핑전압발생기0이 펌핑동작을 수행할 때 펌핑전압발생기1은 프리차아지하며, 상기 펌핑전압발생기0이 프리차아지할때 펌핑전압발생기1은 펌핑동작을 수행하게 된다. 노멀동작과 마찬가지로 리프레시동작시 n번의 펌핑동작을 구현하기 위해서는 n펄스발생회로가 필요하며, 리프레쉬 신호 RRFH에 의해 카운터로 입력된다.

제8도는 본 발명에 따른 뱅크와 펌핑전압발생기 및 제어회로의 구성을 보여주는 제3실시예이며, 제9도는 제8도에 따른 동작타이밍도이다.

제8도를 참조하면, 제3도를 구성하는 뱅크갯수와 관계없이 뱅크활성화신호가 tRRD주기로 입력되어 합해지면 일련의 펄스형태의 신호가 발생되는 데, 이 신호가 펌핑전압발생기를 제어하게 된다. tRRD주기내에서 펌핑동작과 프리차아지동작의 한 주기가 보장되는 경우에는 다수개의 뱅크로 구성된 메모리장치에서 하나의 뱅크를 감당하는 하나의 펌핑전압발생기에 의해서도 펌핑전압레벨을 보장할 수 있다. 그러나 앞서 언급한 대로 tRRD가 작은 경우에는 m개의 펌핑전압발생기를 순차적으로 구동시키는 방법을 택하여야 한다.

이상에서와 같은 반도체 메모리장치의 펌핑전압발생기를 구비하므로써 효율적으로 펌핑동작을 수행하여 펌핑효율을 높이게 됨은 물론 메모리장치의 집적화에도 기여하게 된다.

Claims (5)

1. 반도체 메모리장치에 있어서, 적어도 둘이상의 뱅크로 분할된 메모리셀 어레이와, 소정의 전원전압을 입력하여 펌핑동작을 수행하여 소정의 펌핑전압을 출력하는 소정갯수의 펌핑전압발생기를 구비하며, 적어도 둘이상의 소정의 뱅크선택 제어신호에 의해 상기 펌핑전압발생기가 제어됨을 특징으로 하는 반도체 메모리장치.
2. 반도체 메모리장치에 있어서, 적어도 둘이상의 뱅크로 분할된 메모리셀 어레이와, 소정의 전원전압을 입력하여 펌핑동작을 수행하여 소정의 펌핑전압을 출력하는 소정갯수의 펑핑전압발생기와, 소정의 제어신호를 일정한 순서에 의해 출력하는 제어회로를 구비하며, 하나 또는 다수의 뱅크들이 선택되면, 상기 제어회로의 출력신호에 응답하여 상기 둘이상의 펌핑전압발생기를 제어함을 특징으로 하는 반도체 메모리장치.
3. 제2항에 있어서, 상기 제어회로가 하나 혹은 다수의 뱅크가 선택되면 순차적인 펄스신호를 발생하는 다펄스발생회로와, 상기 다펄스발생회로의 출력신호에 응답하여 카운팅신호를 출력하는 카운터로 구성됨을 특징으로 하는 반도체 메모리장치.
4. 제2항에 있어서, 상기 펌핑전압발생기가 두개임을 특징으로 하는 반도체 메모리장치.
5. 반도체 메모리장치에 있어서, 적어도 둘이상의 뱅크로 분할된 메모리셀 어레이와 소저의 전원전압을 입력하여 펌핑동작을 수행하여 소정의 펌핑전압을 출력하는 하나의 펌핑전압발생기와, 한개 또는 다수의 뱅크가 선택되면 선택된 상기 펌핑전압발생기가 동작함을 특징으로 하는 반도체 메모리장치.