KR0172532B1 - 플래쉬 메모리 장치 - Google Patents

플래쉬 메모리 장치 Download PDF

Info

Publication number
KR0172532B1
KR0172532B1 KR1019950035938A KR19950035938A KR0172532B1 KR 0172532 B1 KR0172532 B1 KR 0172532B1 KR 1019950035938 A KR1019950035938 A KR 1019950035938A KR 19950035938 A KR19950035938 A KR 19950035938A KR 0172532 B1 KR0172532 B1 KR 0172532B1
Authority
KR
South Korea
Prior art keywords
cell block
circuit
signal
cell
memory device
Prior art date
Application number
KR1019950035938A
Other languages
English (en)
Other versions
KR970023453A (ko
Inventor
권규완
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950035938A priority Critical patent/KR0172532B1/ko
Priority to GB9621504A priority patent/GB2306718B/en
Priority to JP27447896A priority patent/JP3128061B2/ja
Priority to US08/730,874 priority patent/US5774399A/en
Publication of KR970023453A publication Critical patent/KR970023453A/ko
Application granted granted Critical
Publication of KR0172532B1 publication Critical patent/KR0172532B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Abstract

본 발명은 플래쉬 메모리장치에 관한 것으로서, 셀 어레이를 다수의 셀블럭으로 분할시켜 NQP 회로로 셀을 구동시킬때 걸리는 부하(loading)를 최소화 시킬수 있도록 하므로써, 원하는 레벨의 NQP 전압을 신속하게 얻을 수 있도록 한 플래쉬 메모리 장치에 관한 것이다.

Description

플래쉬 메모리 장치
제1도는 종래의 플래쉬 메모리 장치를 설명하기 위해 도시한 구성도.
제2도는 본 발명에 따른 플래쉬 메모리 장치의 블록도.
제3도는 본 발명에 따른 셀블럭 콘트롤 회로의 상세 회로도.
제4도는 본 발명에 따른 셀블럭 선택 회로의 상세 회로도.
제5도는 본 발명에 따른 네가티브 챠지 펌프의 바이어스 회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 셀블럭 콘트롤회로 2 : 셀블럭 선택회로
3 : NQP회로 4 : NQP 바이어스 구동회로
51 내지 54 : 제1 내지 제4셀블럭
55 내지 58 : 제1 내지 제4NQP 구동회로
본 발명은 플래쉬 메모리장치에 관한 것으로, 특히 셀어레이를 다수의 셀 블록으로 분할시켜 네가티브 챠지펌프(NQP : 이하 NQP라함)로 셀을 구동시킬때, NQP에 걸리는 부하(loading)를 최소화 시킬수 있도록 한 플래쉬 메모리 장치에 관한 것이다.
일반적으로 스택 메모리셀(stack memory cell)을 이용하는 플래쉬 메모리(Flash memory)소자에 있어서, 종래의 셀 소거방법을 제1도를 통해 동작을 설명하면 다음과 같다.
제1도는 종래의 플래쉬 메모리 장치를 설명하기 위해 도시한 구성도로서, NQP(12)에 셀어레이(11)가 접속된다. NQP(12)로 셀어레이(11)를 구동시킬때 모든 셀이 동시에 구동되게 된다. 이와같이 종래에는 모든 셀을 동시에 구동시키게 되어 셀의 집적도가 큰 플래쉬 메모리 소자의 소거 및 소거확인 동작시 원하는 레벨의 NQP 전압을 신속하게 얻을수 없는 단점이 있다. 그러므로 셀의 집적도가 커진만큼 증가되는 부하(loading)를 구동하기 위해서는 더욱 강력한 NQP를 필요로 하게 된다.
따라서 본 발명은 셀어레이를 다수의 셀 블록으로 분할시켜 NQP로 셀을 구동시킬 때 걸리는 부하(loading)를 최소화 시킬수 있도록 하므로써 상술한 단점을 해소할수 있는 플래쉬 메모리 장치를 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 각기다른 다수의 제어신호를 입력으로 하는 셀블럭 콘트롤 회로와, 상기 셀블럭 콘트롤회로의 출력신호 및 소거신호의 입력에 따라 다수의 셀블럭중 어느 한 셀블럭을 선택하기 위한 셀블럭 선택회로와, NQP회로에 접속되며 상기 셀블럭 선택회로의 출력신호에 따라 셀블럭을 선택적으로 구동시키는 NQP 바이어스 구동회로로 구성되는 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 참고하여 상세히 설명하기로 한다.
제2도는 본 발명에 따른 플래쉬 메모리장치의 블록도로서, 다수의 각기다른 제어신호(S1 내지 S3)를 입력으로 하는 셀블럭 콘트롤 회로(1)와, 상기 셀블럭 콘트롤회로(1)의 출력신호(S4) 및 소거신호(S5) 의 입력에 따라 다수의 셀블럭중 어느 한 셀블럭을 선택하기 위한 셀블럭 선택회로(2)와, NQP회로(3)에 접속되며 상기 셀블럭 선택회로(2)의 출력신호에 따라 셀블럭을 선택적으로 구동시키는 NQP 바이어스 회로(4)로 구성된 플래쉬 메모리 장치의 동작을 제3도 및 제5도를 통해 설명하면 다음과 같다.
제5도는 본 발명에 따른 네가티브 챠지 펌프의 바이어스 구동회로도로서, NQP(3)의 출력단자(Dout)로 부터 제1 내지 제4NQP 구동회로(55 내지 58)의 출력신호를 입력으로 하는 제1 내지 제4패스 트랜지스터(P1 내지 P4)를 통해 제1 내지 제4셀블럭(51내지 54)이 접속된다. 상기 제1 내지 제4NQP 구동회로(55 내지 58)는 상기 다수의 패스 트랜지스터(P1 내지 P4)의 입력단자 및 NQP의 출력단자간에 각각 직렬접속되며 캐패시터(C11 및 C12, C21 및 C22, C31 및 C2, C41 및 C42) 및 낸드게이크(ND11 및 ND12, ND21 및 ND22, ND31 및 ND32, ND41 및 ND42)를 통해 각각의 셀블럭 선택신호(B1 내지 B4) 및 기준클럭신호(S2 및 S2b)의 입력에 따라 교호로 동작되는 PMOS 트랜지스터(P11 및 P12, P21 및 P22, P31 및 P32, P41 및 P42)로 구성된다. 상기 다수의 셀블럭(51내지 54)을 선택적으로 소거동작을 실시하기 위해서는 제4도에서 소거신호(S5)가 로우(low)에서 하이(high)상태로 천이된다. 이때 쇼트 펄스(short pulse)를 발생시키는 라이징 엣지 검출회로(rising edge detector : 41)에 의해 제1 및 제2플립플롭(42 및 43)이 리셋(reset)되게 된다. 그러므로 상기 제1 및 제2플리플롭(42 및 43)의 출력은 모두 로우상태로 되어 낸드게이트(ND1 및 ND3)의 어느 한 입력단자로 각각 공급되게 된다. 또한 상기 하이상태의 소거신호(S5)는 낸드게이트(ND1 및 ND3)의 다른 한 입력단자로 공급되게 된다. 그리고 상기 하이상태의 소거신호(S5)가 인버터(G1)를 통해 낸드게이트(ND2 및 ND4)의 어느 한 입력단자로 공급되게 된다. 상기 낸드게이트(ND2 및 ND4)의 다른 한 입력단자에는 노말 어드레스 신호(An 및 An+1)가 공급된다. 그러므로 소거동작시 상기 낸드게이트(ND2 및 ND4)의 출력은 항상 하이상태를 유지 하게 된다. 그러므로 상기 낸드게이트(ND1 및 ND2)의 출력을 입력으로 하는 낸드게이트(ND5)의 출력은 하이상태로 된다. 또한 상기 낸드게이트(ND3 및 ND4)의 출력을 입력으로 하는 낸드게이트(ND6)의 출력 또한 하이 상태로 된다. 이때 상기 낸드게이트(ND5 및 ND6)의 출력 및 인버터(G2 및 G3)를 경유한 상기 낸드게이트(ND5 및 ND6)의 출력을 입력으로 하는 블럭선택 디코더(44)에서 제1셀블럭신호(B1)를 선택 하게 된다. 그러므로 상기 제1셀블럭(51)이 선택되어 제3도에서 소거 상태 카운터(31)가 소거 바이어싱(erase biasing)신호(X), 소거 확인동작신호(Y) 및 소거 비교신호(Z)를 입력으로 하여 L-H 펄스부(32)를 통해 소거동작이 진행되는 동안 제2 내지 제4셀블럭(52 내지 54)은 디스에이블 되게 된다. 상기 제1셀블럭(51)에서 소거 바이어싱(erase biasing) 및 소거 확인동작이 패스되면 셀블럭 소거신호(S1)가 하이상태로 된다. 상기 블럭 소거신호(S1) 및 기준클럭신호(S2)가 인버터(G4 및 G5) 및 노아게이트(NOR1)를 통해 로우-하이-로우 상태의 쇼트펄스인 클럭신호(S4)를 발생시키게 된다. 상기 클럭신호(S4)는 제4도의 제1플립플롭(42)으로 입력되어 상기 제1 및 제2플리플롭(42 및 43)의 출력신호를 변환시켜 제1셀블럭신호(B1)를 디스에이블 시키고 제2셀블럭신호(B2)를 선택하게 된다. 이때 제3도에서 소거 종료신호(S3)에 의해 소거 상태 카운터(31)는 또다시 소거 바이어싱 상태로 되도록 리셋 되게 된다. 그러므로 제2셀블럭(22)은 상기 제1셀블럭(52)과 마찬가지로 소거 바이어싱(erase biasing) 및 소거 확인동작이 진행된다. 이와같은 방법으로 마지막 블럭인 제4셀블럭(54)까지 칩 소거를 시행하게 된다. 이때 제3도에서 마지막 블럭(54)의 소거동작이 끝나게 되면 낸드게이트(ND7) 및 인버터(G6)를 통해 소거 종료신호(S3)를 하이상태로 발생시켜 소거동작을 종료하게 된다.
상술한 바와같이 본 발명에 의하면 셀어레이를 다수의 셀블럭으로 분할시켜 NQP로 셀을 구동시킬 때 부하(loading)를 최소화 시킬수 있도록 하므로써, 원하는 레벨의 NQP 전압을 신속하게 얻을수 있고, 셀의 드라이브(drive)능력을 향상시킬수 있는 탁월한 효과가 있다.

Claims (8)

  1. 플래쉬 메모리 장치에 있어서, 다수의 각기다른 제어신호를 입력으로 하는 셀블럭 콘트롤 회로와, 상기 셀블럭 콘트롤회로의 출력 신호 및 소거신호의 입력에 따라 다수의 셀블럭중 어느 한 셀블럭을 선택 하기 위한 셀블럭 선택회로와, 네가티브 챠지펌프 회로에 접속되며 상기 셀블럭 선택회로의 출력신호에 따라 셀블럭을 선택적으로 구동시키는 네가티브 챠지펌프 바이어스 구동회로를 구비하는 것을 특징으로 하는 플래쉬 메모리 장치.
  2. 제1항에 있어서, 상기 셀블럭 콘트롤 회로는 블럭 소거신호 및 기준 클럭신호를 입력으로 하여 셀블럭 선택회로를 구동시키기 위한 클럭신호를 발생시키도록 구성되는 것을 특징으로 하는 플래쉬 메모리 장치.
  3. 상기 셀블럭 콘트롤 회로는 새로운 셀블럭이 선택될때 소거상태를 소거 바이어싱 상태로 스테이트 카운터를 리셋 시키도록 구성되는 것을 특징으로 하는 플래쉬 메모리 장치.
  4. 제1항에 있어서, 상기 셀블럭 콘트롤 회로는 최종블럭의 소거동작이 끝났을때 소거종료 신호를 발생 시키도록 구성되는 것을 특징으로하는 플래쉬 메모리 장치.
  5. 제1항에 있어서, 상기 셀블럭 선택회로는 소거신호를 입력으로 하는 라이징 엣지 검출회로와, 상기 라이징 엣지 검출회로의 출력신호 및 상기 셀블럭 콘트롤회로의 출력신호인 클럭신호에 따라 제1 및 제2플리플롭 회로의 출력신호가 변화되어 다수의 셀블럭중 어느 한 셀블럭을 선택하도록 하는 블럭선택 디코더로 구성되는 것을 특징으로 하는 플래쉬 메모리 장치.
  6. 제1항에 있어서, 상기 셀블럭 선택회로는 소거신호에 의해 스테이트 카운터 출력이 선택되도록 구성되는 것을 특징으로 하는 플래쉬 메모리 장치.
  7. 제1항에 있어서, 상기 네가티브 챠지펌프 바이어스 구동회로는 네가티브 챠지펌프의 출력단자로부터 다수의 네가티브 챠지펌프 구동회로의 출력신호를 입력으로 하는 다수의 패스 트랜지스터를 통해 다수의 셀블럭이 대응하여 접속구성되는 것을 특징으로하는 플래쉬 메모리 장치.
  8. 제7항에 있어서, 상기 다수의 네가티브 챠지펌프 구동회로는 상기 다수의 패스 트랜지스터의 입력단자 및 네가티브 챠지펌프의 출력단자간에 각각 직렬접속되며 캐패시터 및 낸드게이트를 통해 각각의 셀블럭 선택신호 및 기준클럭 신호의 입력에 따라 교호로 동작되는 PMOS 트랜지스터로 구성되는 것을 특징으로하는 플래쉬 메모리 장치.
KR1019950035938A 1995-10-18 1995-10-18 플래쉬 메모리 장치 KR0172532B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950035938A KR0172532B1 (ko) 1995-10-18 1995-10-18 플래쉬 메모리 장치
GB9621504A GB2306718B (en) 1995-10-18 1996-10-15 Flash memory device
JP27447896A JP3128061B2 (ja) 1995-10-18 1996-10-17 フラッシュメモリ装置
US08/730,874 US5774399A (en) 1995-10-18 1996-10-18 Flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950035938A KR0172532B1 (ko) 1995-10-18 1995-10-18 플래쉬 메모리 장치

Publications (2)

Publication Number Publication Date
KR970023453A KR970023453A (ko) 1997-05-30
KR0172532B1 true KR0172532B1 (ko) 1999-03-30

Family

ID=19430508

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950035938A KR0172532B1 (ko) 1995-10-18 1995-10-18 플래쉬 메모리 장치

Country Status (4)

Country Link
US (1) US5774399A (ko)
JP (1) JP3128061B2 (ko)
KR (1) KR0172532B1 (ko)
GB (1) GB2306718B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100200922B1 (ko) * 1995-12-27 1999-06-15 윤종용 반도체 메모리장치의 펌핑전압발생기
KR100190366B1 (ko) * 1996-04-10 1999-06-01 김영환 반도체 메모리 장치 및 그 전원인가방법
US5781490A (en) * 1996-07-03 1998-07-14 Micron Technology, Inc. Multiple staged power up of integrated circuit
KR19990050472A (ko) * 1997-12-17 1999-07-05 구본준 승압전압 발생회로
US6232826B1 (en) * 1998-01-12 2001-05-15 Intel Corporation Charge pump avoiding gain degradation due to the body effect
KR20000032290A (ko) * 1998-11-13 2000-06-15 윤종용 멀티-뱅크 구조를 가지는 반도체 메모리 장치
EP1063653B1 (en) 1999-06-24 2004-11-17 STMicroelectronics S.r.l. Nonvolatile memory device, in particular of flash type
US6671769B1 (en) * 1999-07-01 2003-12-30 Micron Technology, Inc. Flash memory with fast boot block access
JP4011248B2 (ja) * 1999-12-22 2007-11-21 沖電気工業株式会社 半導体記憶装置
JP4290618B2 (ja) * 2004-07-27 2009-07-08 Ｎｅｃエレクトロニクス株式会社 不揮発性メモリ及びその動作方法
JP2006185530A (ja) * 2004-12-28 2006-07-13 Renesas Technology Corp 不揮発性半導体メモリ装置
JP2008052803A (ja) * 2006-08-23 2008-03-06 Toshiba Corp 不揮発性半導体記憶装置
JP2009003991A (ja) * 2007-06-19 2009-01-08 Toshiba Corp 半導体装置及び半導体メモリテスト装置
US8060453B2 (en) * 2008-12-31 2011-11-15 Pitney Bowes Inc. System and method for funds recovery from an integrated postal security device
US8055936B2 (en) * 2008-12-31 2011-11-08 Pitney Bowes Inc. System and method for data recovery in a disabled integrated circuit
US10796773B1 (en) * 2019-05-14 2020-10-06 Micron Technolgy, Inc. Memory devices including voltage generation systems
CN116166180A (zh) * 2021-11-25 2023-05-26 新唐科技股份有限公司 存储器装置以及抹除方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0550751B1 (en) * 1990-09-25 1998-01-07 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory
JP2835215B2 (ja) * 1991-07-25 1998-12-14 株式会社東芝 不揮発性半導体記憶装置
JPH06150677A (ja) * 1992-10-30 1994-05-31 Mitsubishi Electric Corp 半導体記憶装置
US5335200A (en) * 1993-01-05 1994-08-02 Texas Instruments Incorporated High voltage negative charge pump with low voltage CMOS transistors
JP3594626B2 (ja) * 1993-03-04 2004-12-02 株式会社ルネサステクノロジ 不揮発性メモリ装置
US5339279A (en) * 1993-05-07 1994-08-16 Motorola, Inc. Block erasable flash EEPROM apparatus and method thereof
US5399928A (en) * 1993-05-28 1995-03-21 Macronix International Co., Ltd. Negative voltage generator for flash EPROM design
DE69429264T2 (de) * 1994-09-27 2002-06-13 St Microelectronics Srl Byte-löschbares EEPROM, das mit einem mit einer einzigen Stromversorgung versehenen Flash-EPROM-System kompatibel ist

Also Published As

Publication number Publication date
GB2306718B (en) 2000-01-19
US5774399A (en) 1998-06-30
JPH09180476A (ja) 1997-07-11
JP3128061B2 (ja) 2001-01-29
KR970023453A (ko) 1997-05-30
GB2306718A (en) 1997-05-07
GB9621504D0 (en) 1996-12-04

Similar Documents

Publication Publication Date Title
KR0172532B1 (ko) 플래쉬 메모리 장치
US4546273A (en) Dynamic re-programmable PLA
US4445204A (en) Memory device
US4744061A (en) Dynamic semiconductor memory device having a simultaneous test function for divided memory cell blocks
US4592026A (en) Memory device resistant to soft errors
EP1714286B1 (en) High voltage driver circuit with fast reading operation
US7064972B2 (en) Ferroelectric memory device and read control method thereof
US20030210565A1 (en) Split local and continuous bitline for fast domino read sram
JPS61267993A (ja) 半導体メモリ
US6924999B2 (en) Ferroelectric memory
US6198685B1 (en) Word-line driving circuit and semiconductor memory device
US6097636A (en) Word line and source line driver circuitries
US5583816A (en) Long write test
US20020176273A1 (en) Boost voltage generating circuit for nonvolatile ferroelectric memory device and method for generating boost voltage
US4970693A (en) Semiconductor memory device with internal control signal based upon output timing
JP2003233996A (ja) 半導体記憶装置
US6337822B1 (en) Write masking in a semiconductor memory device
US7332955B2 (en) High voltage generating circuit and semiconductor memory device having the same
JPH0262789A (ja) スタティックメモリ
JPH02285593A (ja) 不揮発性半導体記憶装置
US4729118A (en) On-chip converter to reversibly change memory organization using external signals
US7548108B2 (en) Semiconductor integrated circuit device with dual insulation system
US7554863B2 (en) Voltage control circuit and semiconductor device having the voltage control circuit
KR100248355B1 (ko) 반도체 메모리 소자의 가변 비교전압 발생장치
US6111809A (en) Line decoder for a low supply voltage memory device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130925

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee