JP3916837B2 - 強誘電体メモリ - Google Patents
強誘電体メモリ Download PDFInfo
- Publication number
- JP3916837B2 JP3916837B2 JP2000066689A JP2000066689A JP3916837B2 JP 3916837 B2 JP3916837 B2 JP 3916837B2 JP 2000066689 A JP2000066689 A JP 2000066689A JP 2000066689 A JP2000066689 A JP 2000066689A JP 3916837 B2 JP3916837 B2 JP 3916837B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- voltage
- block
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Description
【発明の属する技術分野】
この発明は、強誘電体メモリに係り、特に破壊読み出しが行われる強誘電体メモリの動作保証に関する。
【0002】
【従来の技術】
強誘電体メモリとして、強誘電体キャパシタとトランジスタを組み合わせてメモリセルを構成し、電気的書き換えを可能としたものが知られている。この強誘電体メモリは、強誘電体キャパシタのヒステリシス特性を利用してデータを不揮発に記憶することが可能である。即ち、電源をオフにしてもデータを保持できる点でEEPROMと同様であり、各種のICカードや携帯端末等への応用が期待されている。
【0003】
【発明が解決しようとする課題】
しかし強誘電体メモリは、EEPROMと異なり、データ読み出しが破壊読み出しとなる。即ち、データ読み出し時、“0”又は“1”のいずれかは自発分極の反転を伴うため、必ず再書き込み動作が必要になる。このことは、データ読み出し等の動作中に電源が遮断されたり、或いは動作保証電圧以下になると、記憶データが破壊されてしまうことを意味する。
従来の強誘電体メモリでは、この様な動作中の電源遮断等に対する動作保証は考えられていない。
【0004】
この発明は、動作中の電源低下に対する動作保証を可能とした強誘電体メモリを提供することを目的としている。
【0005】
【課題を解決するための手段】
この発明に係る強誘電体メモリは、複数のブロックに分けられて強誘電体キャパシタを持つメモリセルが配列されたメモリセルアレイと、このメモリセルアレイの各ブロック毎に設けられてメモリ動作に必要な駆動電圧を発生する昇圧電源回路と、外部電源端子につながる電源線と前記各昇圧電源回路の電源供給端子との間にそれぞれ設けられて通常のメモリ動作時はオンを保つ昇圧電源スイッチと、前記電源線の電圧レベル低下を検知する電圧検出回路と、この電圧検出回路の出力により前記メモリセルアレイの選択されているブロックを除き他のブロックに対応する前記昇圧電源スイッチをオフにするスイッチ制御回路とを有することを特徴とする。
【0006】
この発明において好ましくは、強誘電体メモリは更に、前記電源線の電圧が供給されて内部電源電圧を出力する内部電源回路と、この内部電源回路に併設された電源用キャパシタと、前記内部電源回路と前記電源線との間に設けられて前記電圧検出回路の出力によりオフ制御される内部電源スイッチとを有するものとする。
【0007】
この発明において、前記スイッチ制御回路は例えば、アドレス信号をデコードして前記メモリセルアレイのブロックを選択するブロックデコーダと、このブロックデコーダの出力と前記電圧検出回路の検出出力の論理により前記昇圧電源スイッチを制御する論理ゲートとにより構成することができる。
またこの発明において、好ましくは、前記メモリセルアレイは、ビット線とプレート線の間に直列接続されてそれぞれ異なるワード線により駆動される複数のトランジスタと、これらの各トランジスタに並列接続された強誘電体キャパシタとを有するものとする。
【0008】
この発明によると、メモリセルアレイのブロック毎に設けられて通常電源が供給される昇圧電源回路について、外部電源の遮断や低下等、動作保証電圧以下になったときに、現に選択されているブロックの昇圧電源回路を除いて他の昇圧電源回路の電源スイッチをオフにすることにより、外部電源電圧を選択ブロックの昇圧電源回路のみに供給すること(外部電源が遮断された場合でも電源線キャパシタに保持された電圧を選択ブロックの昇圧電源回路のみに供給すること)により、選択ブロックの電源電圧を補強或いは保証するようにしている。これにより、選択ブロックの記憶データの破壊を防止することができる。
【0009】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態を説明する。
図1は、この発明に実施の形態に係る強誘電体メモリ(FRAM)の構成を示すブロック図である。メモリセルアレイ1は、複数個(図の例では、4個)のブロックBLKi(i=1〜4)に分けられている。メモリセルアレイ1のワード線を選択するのがロウデコーダ2であり、ビット線データを検知増幅し書き込みデータを保持するのがセンスアンプ回路3である。センスアンプ回路3はカラムデコーダ4により選択されて、データバッファ5との間でデータ転送がなされる。外部から供給されるアドレスはアドレスバッファ6に取り込まれ、ロウデコーダ2及びカラムデコーダ4に供給されてそれぞれロウドレス、カラムアドレスがデコードされる。
【0010】
メモリセルアレイ1の選択されたワード線に昇圧された高電圧を与えるための昇圧電源回路7は、各ブロックBLKi毎に設けられている。各昇圧電源回路7の電源供給端子には、外部電源端子の電圧Vextが電源線8を介して供給されるが、この電源線8と各昇圧電源回路7の電源供給端子の間には、昇圧電源スイッチSWiが挿入されている。また、電源線8には、昇圧電源回路7以外の他の各回路に供給される内部電源電圧Vintを発生する内部電源回路11が設けられているが、この内部電源回路11と電源線8の間にも、内部電源スイッチSW0が挿入されている。
【0011】
昇圧電源スイッチSWi及び内部電源スイッチSW0は、チップが活性の状態で常時オンを保つように、スイッチ制御回路10により制御されている。内部電源回路11には、電源キャパシタCaが併設されている。電源線8に電源キャパシタCbが接続され、各昇圧電源回路7の電源供給端子を接続した各電源供給線12にもそれぞれ電源キャパシタCc(Cc1〜Cc4)が接続されている。
【0012】
外部電源端子につながる電源線8には、外部電源電圧Vextが一定レベル以下に低下したことを検出する電圧検出回路9が設けられている。この電圧検出回路9がメモリ動作中に何らかの原因で外部電源電圧Vextの電圧低下を検出すると、その検出信号VDはスイッチ制御回路10に送られる。検出信号VDを受けてスイッチ制御回路10は、内部電源スイッチSW0をオフにし、また昇圧電源スイッチWSiのうち、現在選択されているブロックに対応する昇圧電源回路7を除いて、他の昇圧電源回路7の昇圧用電源スイッチSWiをオフにする制御を行う。このときスイッチ制御回路10には、現在選択されているブロックBLKiのアドレスがアドレスバッファ6から入っており、これにより、選択的な昇圧電源スイッチSWiのオフ制御を行うことになる。
【0013】
図2は、メモリセルアレイ1の具体的な構成を、対をなす2ビット線分のメモリセルユニットについて示している。この実施の形態においては、複数個(図の場合、j=0〜7の8個)のメモリセルMjが直列接続されたチェーン構造のメモリニットを構成している。即ち、メモリセルユニットのトランジスタTrjは直列接続され、これらの各トランジスタTrjに並列に強誘電体キャパシタCjが接続されている。
【0014】
メモリセルユニットの一端は、プレート線PL(0),PL(1)に接続され、他端はブロック選択トランジスタQB0,QB1を介してビット線BL,BBLに接続されている。メモリセルMjのトランジスタTrjのゲートは、ワード線WLr<j>により制御される。
【0015】
ビット線BL,BBLには、その電位を等しくVSSにプリチャージするためのイコライズ回路EQが設けられている。ビット線BL,BBLはセンスアンプSAを介し、カラムゲートCG(図1に示すカラムデコーダ4に含まれる)を介してデータ線DQ,BDQに接続される。
【0016】
図3は、スイッチ制御回路10の具体的な構成例を示している。スイッチ制御回路10は、アドレスバッファ6から得られるブロックアドレスをデコードするブロックデコーダ101と、その出力と電圧検出回路9の出力検出信号VDの論理をとる論理ゲート回路102を有する。例えば、昇圧電源スイッチSWiが図3に示すようにPMOSトランジスタであるとする。このとき、論理ゲート回路102は、ブロックデコーダ101の4個の出力と検出信号VDが入力されるNANDゲートGiにより構成することができる。このスイッチ制御回路10のブロックデコーダ101は、通常ロウデコーダ2及びカラムデコーダ4のプリデコーダとして設けられるブロックデコーダ(図示していない)と兼用とすることができる。
各昇圧用電源スイッチSWiのPMOSトランジスタのゲートには、検出信号VDの反転信号で制御される短絡用NMOSトランジスタQNiが設けられている。
【0017】
外部電源電圧Vextが正常な動作状態においては、電圧検出回路9の検出信号VDは、“L”である。この状態では、NMOSトランジスタQNiがオンであり、昇圧電源スイッチSWiは全てオンを保つ。検出信号VDが“H”になると、ブロックデコーダ101の出力が“H”である選択ブロックについてのみ、NANDゲートGiの出力が“L”となり、昇圧電源スイッチSWiは、選択ブロックについてのみオン、それ以外はオフになるという制御がなされる。
【0018】
この実施の形態のFRAMの動作を、具体的に図4の波形図を参照して説明する。なお図2のチェーン構造メモリセルユニットの場合、相補ビット線BL,BBLにつながる二つのメモリセルMiは一方が“0”,他方が“1”という相補データを保持して、2トランジスタ/2キャパシタで2値記憶を行う例を示している。ワード線WLr<j>は待機状態で全て、昇圧された電圧VPPが与えられ、強誘電体キャパシタCjは全て両端が短絡された状態を保つ。この待機状態から、まず、イコライズ制御信号V(BEQL)を“L”にして、ビット線対BL,BBLのイコライズ動作を解除してビット線対BL,BBLをフローティング状態にすることにより、ビット線対BL,BBLにデータを読み出す準備が完了する。
【0019】
そして、ロウデコーダ2により選択された1本のワード線(図4の場合、WLr<0>)をVPPから“L”レベル(=0V)に下げることにより、選択メモリセルM0の両端に電圧がかかる準備をする。続いて、選択されたブロックについて、ブロック選択信号V(BSr<0>),V(BSr<0>)を0Vから“H”レベルに遷移させた後、プレート線電位V(PL<0>),V(PL<1>)を“L”から“H”に上昇させることにより、選択ブロックで選択されたメモリセルの両端に読み出し電圧がかかり、データ“0”,“1”に応じて異なる信号電圧がビット線対BL,BBLに読み出される(時刻t1)。
【0020】
その後、センスアンプSAを活性化すると(時刻t2)、ビット線データはセンス増幅される。増幅されたビット線データは、カラム選択信号CSLにより選択されたカラムについてデータ線に読み出される。そして、プレート線電位V(PL<0>),V(PL<1>)を“L”に戻すと(時刻t4)、メモリセルにはセンスアンプSAの読み出し電圧がかかって、再書き込みがなされる。プレート線の電圧により破壊読み出しとなった“1”データは、ビット線側からの逆電圧により元の自発分極の状態に再書き込みされる。
その後、ワード線駆動電圧やブロック選択信号電圧が低下し(時刻t5)、センスアンプSAが非活性化され(時刻t6)、次のイコライズ動作に入る。
【0021】
以上の動作においてこの実施の形態では、前述のように外部電源電圧Vextが正常であれば、昇圧電源スイッチSWiがオンであって、昇圧電源回路7には常時外部電源電圧Vextが供給されている。動作中、外部電圧Vextがあるレベル以下に低下すると、電圧検出回路9がこれを検出して、検出信号VD=“H”を出力する。このとき、先に図3を用いて説明したように、選択ブロックについてのみ昇圧電源スイッチSWiのオン状態を保持し、残りの昇圧電源スイッチSWiをオフにする。同時に、内部電源回路11に設けられた内部電源スイッチSW0もオフにする。
【0022】
これにより、検出信号VD=“L”の間、電源線8は、選択されたブロックBLKiの昇圧電源回路7にのみ接続されることになり、電源負荷が小さくなることから、選択ブロックの昇圧電源回路7に供給される電源電圧が補強されるか、少なくとも電圧低下が抑制される。従って、動作中の選択ブロックでの読み出し、再書き込み動作を正常に完了することが可能になり、データ破壊が防止される。
【0023】
外部電源が遮断された場合にも、電源線8に設けられたキャパシタCbの電圧が選択ブロックの昇圧電源回路7にのみ供給されることから、数μsの電源電圧保証は可能である。各昇圧電源回路7の各電源端子線12に設けられたキャパシタCc(Cc1〜Cc4)は、全てのブロックの昇圧電源回路7について、電源オフ時の一定時間の電源保証を可能とする。
【0024】
この発明は、上記実施の形態に限られない。実施の形態では、1トランジスタ/1キャパシタのメモリセルが複数個直列接続されたチェーン型FRAMを説明したが、図5に示すように通常の1トランジスタ/1キャパシタのメモリセル構造を持つもの、或いは2トランジスタ/2キャパシタのメモリセル構造を持つものにも同様にこの発明を適用して有効である。
【0025】
【発明の効果】
以上述べたようにこの発明によるFRAMでは、メモリセルアレイのブロック毎に設けられて通常電源が供給される昇圧電源回路について、外部電源が動作保証電圧以下になったときに、現に選択されているブロックの昇圧電源回路を除いて他の昇圧電源回路の電源スイッチをオフにすることにより、選択ブロックの電源電圧を補強或いは保証して、記憶データの破壊を防止することができる。
【図面の簡単な説明】
【図1】この発明の実施の形態によるFRAMのブロック構成を示す図である。
【図2】同実施の形態のFRAMのメモリセルアレイの構成を示す図である。
【図3】同実施の形態のFRAMのスイッチ制御回路の構成を示す図である。
【図4】同実施の形態のFRAMの動作波形を示す図である。
【図5】他の実施の形態によるメモリセルアレイの構成を示す図である。
【符号の説明】
1…メモリセルアレイ、2…ロウデコーダ、3…センスアンプ回路、4…カラムデコーダ、5…データバッファ、6…アドレスバッファ、7…昇圧電源回路、8…電源線、9…電圧検出回路、10…スイッチ制御回路、11…内部電源回路、SWi(i=1〜4)…昇圧電源スイッチ、SW0…内部電源スイッチ。101…ブロックデコーダ、102…論理ゲート回路。
Claims (6)
- 複数のブロックに分けられて強誘電体キャパシタを持つメモリセルが配列されたメモリセルアレイと、
このメモリセルアレイの各ブロック毎に設けられてメモリ動作に必要な昇圧電圧を発生する昇圧電源回路と、
外部電源端子につながる電源線と前記各昇圧電源回路の電源供給端子との間にそれぞれ設けられて通常のメモリ動作時はオンを保つ昇圧電源スイッチと、
前記電源線の電圧レベル低下を検知する電圧検出回路と、
この電圧検出回路の出力により前記メモリセルアレイの選択されているブロックを除き他のブロックに対応する前記昇圧電源スイッチをオフにするスイッチ制御回路と
を有することを特徴とする強誘電体メモリ。 - 前記電源線の電圧が供給されて内部電源電圧を出力する内部電源回路と、
この内部電源回路に併設された電源用キャパシタと、
前記内部電源回路と前記電源線との間に設けられて前記電圧検出回路の出力によりオフ制御される内部電源スイッチと
を有することを特徴とする請求項1記載の強誘電体メモリ。 - 複数のブロックに分けられて強誘電体キャパシタを持つメモリセルが配列されたメモリセルアレイと、
外部電源端子に接続された、第1の電源キャパシタが接続された電源線と、
前記メモリセルアレイの各ブロック毎に設けられてメモリ動作に必要な昇圧電圧を発生するための、前記電源線に接続される昇圧電源回路と、
前記各ブロック毎の昇圧電源回路と前記電源線との間に配置された、通常オンである昇圧電源スイッチと、
前記電源線の電圧レベル低下を検知する電圧検出回路と、
この電圧検出回路の出力により前記メモリセルアレイの選択されているブロックを除き他のブロックに対応する前記昇圧電源スイッチをオフにするスイッチ制御回路と
を有することを特徴とする強誘電体メモリ。 - 前記電源線の電圧が供給されて内部電源電圧を出力する内部電源回路と、
前記内部電源回路と前記電源線との間を接続する、通常オンであって前記電圧検出回路の出力によりオフ制御される内部電源スイッチと、
前記内部電源回路と内部電源スイッチとの接続ノードに接続された第2の電源キャパシタと
を有することを特徴とする請求項3記載の強誘電体メモリ。 - 前記スイッチ制御回路は、
アドレス信号をデコードして前記メモリセルアレイのブロックを選択するブロックデコーダと、
このブロックデコーダの出力と前記電圧検出回路の検出出力の論理により前記昇圧電源スイッチを制御する論理ゲートと
を有することを特徴とする請求項1又は3記載の強誘電体メモリ。 - 前記スイッチ制御回路は、アドレスバッファを介して供給されるブロックアドレスに従ってブロック選択を行う
ことを特徴とする請求項1又は3記載の強誘電体メモリ。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000066689A JP3916837B2 (ja) | 2000-03-10 | 2000-03-10 | 強誘電体メモリ |
TW090105317A TW488060B (en) | 2000-03-10 | 2001-03-07 | Ferroelectric memory |
US09/799,694 US6643162B2 (en) | 2000-03-10 | 2001-03-07 | Ferroelectric memory having a device responsive to current lowering |
US10/676,004 US6906944B2 (en) | 2000-03-10 | 2003-10-02 | Ferroelectric memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000066689A JP3916837B2 (ja) | 2000-03-10 | 2000-03-10 | 強誘電体メモリ |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001256775A JP2001256775A (ja) | 2001-09-21 |
JP2001256775A5 JP2001256775A5 (ja) | 2005-05-12 |
JP3916837B2 true JP3916837B2 (ja) | 2007-05-23 |
Family
ID=18586009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000066689A Expired - Fee Related JP3916837B2 (ja) | 2000-03-10 | 2000-03-10 | 強誘電体メモリ |
Country Status (3)
Country | Link |
---|---|
US (2) | US6643162B2 (ja) |
JP (1) | JP3916837B2 (ja) |
TW (1) | TW488060B (ja) |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1187140A3 (en) * | 2000-09-05 | 2002-09-11 | Matsushita Electric Industrial Co., Ltd. | Method for driving semiconductor memory |
JP3951773B2 (ja) * | 2002-03-28 | 2007-08-01 | 富士通株式会社 | リーク電流遮断回路を有する半導体集積回路 |
US6735117B2 (en) * | 2002-07-01 | 2004-05-11 | Honeywell International Inc. | Hold-up power supply for flash memory |
KR100469153B1 (ko) * | 2002-08-30 | 2005-02-02 | 주식회사 하이닉스반도체 | 강유전체 메모리 장치 |
JP2005101522A (ja) * | 2003-08-21 | 2005-04-14 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
JP2005115857A (ja) * | 2003-10-10 | 2005-04-28 | Sony Corp | ファイル記憶装置 |
JP2008500601A (ja) * | 2004-05-25 | 2008-01-10 | 松下電器産業株式会社 | 半導体メモリカード |
JP4197678B2 (ja) * | 2004-12-24 | 2008-12-17 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置 |
US7212431B2 (en) * | 2004-12-29 | 2007-05-01 | Hynix Semiconductor Inc. | Nonvolatile ferroelectric memory device and control method thereof |
KR100665844B1 (ko) * | 2005-01-04 | 2007-01-09 | 삼성전자주식회사 | 강유전체 메모리 장치 및 그의 구동방법 |
US7589584B1 (en) * | 2005-04-01 | 2009-09-15 | Altera Corporation | Programmable voltage regulator with dynamic recovery circuits |
JP4822828B2 (ja) * | 2005-12-13 | 2011-11-24 | ルネサスエレクトロニクス株式会社 | 不揮発性記憶装置 |
JP2007251351A (ja) * | 2006-03-14 | 2007-09-27 | Renesas Technology Corp | 半導体装置 |
JP4996277B2 (ja) | 2007-02-09 | 2012-08-08 | 株式会社東芝 | 半導体記憶システム |
WO2008142732A1 (ja) * | 2007-05-18 | 2008-11-27 | Fujitsu Microelectronics Limited | 半導体メモリ |
JP2009003991A (ja) * | 2007-06-19 | 2009-01-08 | Toshiba Corp | 半導体装置及び半導体メモリテスト装置 |
JP2009032324A (ja) * | 2007-07-26 | 2009-02-12 | Spansion Llc | 複数のメモリブロックを備える不揮発性記憶装置 |
US8390146B2 (en) * | 2008-02-27 | 2013-03-05 | Panasonic Corporation | Semiconductor integrated circuit and various devices provided with the same |
US8031549B2 (en) * | 2008-09-19 | 2011-10-04 | Freescale Semiconductor, Inc. | Integrated circuit having boosted array voltage and method therefor |
JP2010097633A (ja) * | 2008-10-14 | 2010-04-30 | Toshiba Corp | 半導体記憶装置 |
US8072237B1 (en) | 2009-06-04 | 2011-12-06 | Altera Corporation | Computer-aided design tools and memory element power supply circuitry for selectively overdriving circuit blocks |
JP4908560B2 (ja) * | 2009-08-31 | 2012-04-04 | 株式会社東芝 | 強誘電体メモリ及びメモリシステム |
US8164964B2 (en) * | 2009-09-16 | 2012-04-24 | Arm Limited | Boosting voltage levels applied to an access control line when accessing storage cells in a memory |
DE102010011749B4 (de) * | 2010-03-17 | 2018-05-03 | Texas Instruments Deutschland Gmbh | Elektronische Vorrichtung und Verfahren zur FRAM-Spannungsversorgungsverwaltung |
US8120984B2 (en) * | 2010-03-23 | 2012-02-21 | Ememory Technology Inc. | High-voltage selecting circuit which can generate an output voltage without a voltage drop |
US8437169B2 (en) * | 2010-12-20 | 2013-05-07 | Texas Instruments Incorporated | Fast response circuits and methods for FRAM power loss protection |
JP2013077962A (ja) * | 2011-09-30 | 2013-04-25 | Renesas Electronics Corp | 論理回路、半導体集積回路 |
JP2013191262A (ja) * | 2012-03-15 | 2013-09-26 | Elpida Memory Inc | 半導体装置 |
US9444460B1 (en) | 2013-11-22 | 2016-09-13 | Altera Corporation | Integrated circuits with programmable overdrive capabilities |
JP6287609B2 (ja) * | 2014-06-11 | 2018-03-07 | 株式会社ソシオネクスト | 半導体装置及び半導体装置の設計方法 |
US10121534B1 (en) | 2015-12-18 | 2018-11-06 | Altera Corporation | Integrated circuit with overdriven and underdriven pass gates |
KR20180047835A (ko) * | 2016-11-01 | 2018-05-10 | 에스케이하이닉스 주식회사 | 저항성 메모리 장치 |
JP6389937B1 (ja) * | 2017-08-29 | 2018-09-12 | 力晶科技股▲ふん▼有限公司 | 電源制御回路及び電源制御回路を備えた論理回路装置 |
US10229727B1 (en) | 2018-03-13 | 2019-03-12 | Micron Technology, Inc. | Apparatus and method for controlling erasing data in ferroelectric memory cells |
US10600468B2 (en) * | 2018-08-13 | 2020-03-24 | Wuxi Petabyte Technologies Co, Ltd. | Methods for operating ferroelectric memory cells each having multiple capacitors |
US11527277B1 (en) | 2021-06-04 | 2022-12-13 | Kepler Computing Inc. | High-density low voltage ferroelectric memory bit-cell |
US11751403B1 (en) | 2021-11-01 | 2023-09-05 | Kepler Computing Inc. | Common mode compensation for 2T1C non-linear polar material based memory bit-cell |
US11482270B1 (en) * | 2021-11-17 | 2022-10-25 | Kepler Computing Inc. | Pulsing scheme for a ferroelectric memory bit-cell to minimize read or write disturb effect and refresh logic |
US11837268B1 (en) | 2022-03-07 | 2023-12-05 | Kepler Computing Inc. | Multi-element ferroelectric gain memory bit-cell having stacked and folded planar capacitors with lateral offset |
US11741428B1 (en) | 2022-12-23 | 2023-08-29 | Kepler Computing Inc. | Iterative monetization of process development of non-linear polar material and devices |
US11765908B1 (en) | 2023-02-10 | 2023-09-19 | Kepler Computing Inc. | Memory device fabrication through wafer bonding |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US633517A (en) * | 1899-06-03 | 1899-09-19 | Thorber Thorvalson | Car-coupling. |
JP2768172B2 (ja) * | 1992-09-30 | 1998-06-25 | 日本電気株式会社 | 半導体メモリ装置 |
US5532953A (en) * | 1995-03-29 | 1996-07-02 | Ramtron International Corporation | Ferroelectric memory sensing method using distinct read and write voltages |
JP3497601B2 (ja) * | 1995-04-17 | 2004-02-16 | 松下電器産業株式会社 | 半導体集積回路 |
KR100200922B1 (ko) * | 1995-12-27 | 1999-06-15 | 윤종용 | 반도체 메모리장치의 펌핑전압발생기 |
US5703804A (en) | 1996-09-26 | 1997-12-30 | Sharp Kabushiki K.K. | Semiconductor memory device |
JP3961680B2 (ja) * | 1998-06-30 | 2007-08-22 | 株式会社東芝 | 半導体記憶装置 |
JP2000123578A (ja) | 1998-10-13 | 2000-04-28 | Sharp Corp | 半導体メモリ装置 |
JP3309822B2 (ja) * | 1999-01-12 | 2002-07-29 | 日本電気株式会社 | 半導体記憶装置及びその試験方法 |
JP2002042496A (ja) * | 2000-07-26 | 2002-02-08 | Matsushita Electric Ind Co Ltd | 強誘電体メモリ |
-
2000
- 2000-03-10 JP JP2000066689A patent/JP3916837B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-07 US US09/799,694 patent/US6643162B2/en not_active Expired - Lifetime
- 2001-03-07 TW TW090105317A patent/TW488060B/zh not_active IP Right Cessation
-
2003
- 2003-10-02 US US10/676,004 patent/US6906944B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TW488060B (en) | 2002-05-21 |
US20040062115A1 (en) | 2004-04-01 |
US20010022741A1 (en) | 2001-09-20 |
US6643162B2 (en) | 2003-11-04 |
JP2001256775A (ja) | 2001-09-21 |
US6906944B2 (en) | 2005-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3916837B2 (ja) | 強誘電体メモリ | |
JP3590115B2 (ja) | 半導体メモリ | |
JP3278981B2 (ja) | 半導体メモリ | |
EP1154436B1 (en) | Semiconductor memory device | |
JP4392976B2 (ja) | 強誘電体キャパシタの分極状態変化に応じて可変する基準電圧を発生する基準回路を有する強誘電体ランダムアクセスメモリ装置。 | |
US7313011B2 (en) | Ferroelectric memory devices having a plate line control circuit | |
US6240007B1 (en) | Nonvolatile ferroelectric memory device having global and local bitlines and split workline driver | |
JP2005182978A (ja) | 強誘電体メモリ装置及びその駆動方法 | |
US6330180B2 (en) | Semiconductor memory device with reduced power consumption and with reduced test time | |
US6510072B2 (en) | Nonvolatile ferroelectric memory device and method for detecting weak cell using the same | |
US6438020B1 (en) | Ferroelectric memory device having an internal supply voltage, which is lower than the external supply voltage, supplied to the memory cells | |
JP2006209880A (ja) | 強誘電体記憶装置 | |
JP3717097B2 (ja) | 強誘電体メモリ | |
US8045357B2 (en) | Semiconductor memory device | |
US7054181B2 (en) | Non-volatile ferroelectric cell array block having hierarchy transfer sensing architecture | |
US6509787B1 (en) | Reference level generator and memory device using the same | |
US6310797B1 (en) | Drive method for FeRAM memory cell and drive device for the memory cell | |
US6791861B2 (en) | Ferroelectric memory device and a method for driving the same | |
JP2004164816A (ja) | リダンダンシー回路を備えた強誘電体メモリ装置 | |
US7120043B2 (en) | FeRAM having single ended sensing architecture | |
KR100568866B1 (ko) | 강유전체 메모리에서 기준전압 발생장치 및 그에 따른구동방법 | |
JP2001283584A (ja) | 半導体メモリ | |
JP2005310197A (ja) | 半導体集積回路装置及びそのデータ書き込み方法 | |
KR100526890B1 (ko) | 강유전체 메모리 장치 및 그에 따른 제어방법 | |
JP2007157328A (ja) | 強誘電体メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040701 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040701 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070207 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140216 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |