JP2006209880A - 強誘電体記憶装置 - Google Patents

Abstract

【課題】 サイクルタイムを大幅に遅くせずとも、周囲温度低下時におけるリテンション特性悪化を抑制する強誘電体記憶装置を提供する。
【解決手段】 強誘電体キャパシタＣｍｎ（ｍ，ｎは、１以上の整数。）をノーマルセルＭＣｍｎに含み、ＸＣｍｎをノーマルセルＸＭＣｍｎに含む強誘電体記憶装置１００であって、ノーマルセルＭＣｍｎ，ＸＭＣｍｎの周囲温度を検知する温度検知回路１２０と、検知された温度に応じて、強誘電体キャパシタＣｍｎ，ＸＣｍｎに印加する電圧を切り替えるノーマルセル用電源切替回路ＳＷｎとを備える。
【選択図】 図１

Description

本発明は、強誘電体キャパシタを有する強誘電体記憶装置に関し、特に、リテンション特性の向上を図った強誘電体記憶装置に関する。

近年、強誘電体記憶装置において、プロセスの微細化と大容量化に伴って、メモリセルのサイズが縮小している。その結果、強誘電体キャパシタのサイズも小さくなり、読み出しに寄与する電荷量も少なくなっている。そして、いかに、読み出しに寄与する電荷量を確保しつつ、センスアンプで増幅される電位差、すなわち、強誘電体キャパシタから読み出される電位差を増大するかが重要となってきている。

ここで、従来の実施の形態における強誘電体記憶装置の構成について、図面を参照しながら説明する（特許文献１参照）。

図６に示されるように、強誘電体記憶装置１０は、ｍ×ｎに配列された２Ｔ２Ｃ型メモリセルを有する。具体的には、ノーマルセルＭＣ１１〜ＭＣｍｎ，ＸＭＣ１１〜ＸＭＣｍｎ、ノーマルセル用セルプレートドライバＣＰＤ１〜ＣＰＤｎ、リファレンスセルＲＭＣ１〜ＲＭＣｍ，ＸＲＭＣ１〜ＸＲＭＣｍ、リファレンスセル用セルプレートドライバＲＣＰＤ、センスアンプＳＡ１〜ＳＡｍ、電源ＶＤＤ、制御回路１１、及び温度検知回路１２等から構成される。

以下、添え字”［ｉ］”は、１〜ｍまでのいずれかの整数を表し、添え字”［１−ｍ］”は、１〜ｍまでの全ての整数を表す。同様に、添え字”［ｊ］”は、１〜ｎまでのいずれかの整数を表し、添え字”［１−ｎ］”は、１〜ｎまでの全ての整数を表す。

なお、２Ｔ２Ｃ型メモリセルは、ペアになる１Ｔ１Ｃ型メモリセルに相補データを書き込む。例えば、ノーマルセルＭＣｍｎとノーマルセルＸＭＣｍｎとを対とするメモリセルにデータを書き込む場合において、ビット線ＢＬｍを介してデータ”１”をノーマルセルＭＣｍｎに書き込むと、ビット線ＸＢＬｍを介してＸＭＣｍｎにデータ”０”を書き込む。そして、データを読み出す際には、ビット線ＢＬｍとビット線ＸＢＬｍとを介して読み出したデータ”１”とデータ”０”との電位差をセンスアンプＳＡｍで増幅する。

ノーマルセルＭＣ［ｉ］［ｊ］，ＸＭＣ［ｉ］［ｊ］の夫々は、１Ｔ１Ｃ型メモリセルである。

ノーマルセルＭＣ［ｉ］［ｊ］は、ノーマルセル用トランジスタＴ［ｉ］［ｊ］、ノーマルセル用強誘電体キャパシタＣ［ｉ］［ｊ］等を備える。同様に、ノーマルセルＸＭＣ［ｉ］［ｊ］は、ノーマルセル用トランジスタＸＴ［ｉ］［ｊ］、ノーマルセル用強誘電体キャパシタＸＣ［ｉ］［ｊ］等を備える。

ノーマルセル用セルプレートドライバＣＰＤ［ｊ］は、電源ＶＤＤから供給される電圧をソースにして、ノーマルセル用セルプレート線ＣＰ［ｊ］に接続されているノーマルセル用強誘電体キャパシタＣ［１−ｍ］［ｊ］，ＸＣ［１−ｍ］［ｊ］に印加する電圧を供給する。

リファレンスセルＲＭＣ［ｉ］，ＸＲＭＣ［ｉ］の夫々は、１Ｔ１Ｃ型メモリセルである。

リファレンスセルＲＭＣ［ｉ］は、リファレンスセル用トランジスタＲＴ［ｉ］、リファレンスセル用強誘電体キャパシタＲＣ［ｉ］等を備える。同様に、リファレンスセルＸＲＭＣ［ｉ］は、リファレンスセル用トランジスタＸＲＴ［ｉ］、リファレンスセル用強誘電体キャパシタＲＣ［ｉ］等を備える。

リファレンスセル用セルプレートドライバＲＣＰＤは、電源ＶＤＤから供給される電圧をソースにして、リファレンスセル用セルプレート線ＲＣＰに接続されているリファレンスセル用強誘電体キャパシタＲＣ［ｉ］へ電圧を供給する。

センスアンプＳＡ［ｉ］は、ビット線ＢＬ［ｉ］を介して読み出されたデータと、ビット線ＸＢＬ［ｉ］を介して読み出されたデータとの電位差を増幅する。

電源ＶＤＤは、ノーマルセル用セルプレートドライバＣＰＤ［１−ｎ］、及びリファレンス用セルプレートドライバＲＣＰＤへ、電圧ＶＤＤを供給する。

制御回路１１は、ノーマルセル用セルプレートドライバＣＰＤ［１−ｎ］、及びリファレンスセル用セルプレートドライバＲＣＰＤの夫々を制御し、ノーマルセル用セルプレート線ＣＰ［１−ｎ］、及びリファレンスセル用セルプレート線ＲＣＰの夫々を駆動する。

具体的には、制御回路１１は、（ａ）ノーマルセル用ワード線ＷＬ［ｊ］を介して、ノーマルセル用セルプレートドライバＣＰＤ［ｊ］、及びノーマルセルＭＣ［１−ｍ］［ｊ］の夫々と接続されている。また、（ｂ）ノーマルセル用セルプレート線ＣＰ０を介して、ノーマルセル用セルプレートドライバＣＰＤ［１−ｎ］の夫々と接続されている。また、（ｃ）リファレンスセル用ワード線ＲＷＬを介して、リファレンスセル用セルプレートドライバＲＣＰＤ、及びリファレンスセルＲＭＣ［１−ｍ］の夫々が接続されている。さらに、（ｄ）リファレンスセル用セルプレート線ＲＣＰ０を介して、リファレンスセル用プレートドライバＲＣＰＤと接続されている。

そして、制御回路１１は、（ａ）ノーマルセル用セルプレート線ＣＰ［ｊ］を駆動する場合には、（ａ１）ノーマルセル用セルプレート線ＣＰ０を介して、ノーマルセル用セルプレートドライバＣＰＤ［１−ｎ］の夫々へ、Ｈｉ信号を供給する。また、（ａ２）ノーマルセル用ワード線ＷＬ［ｊ］を介して、ノーマルセル用セルプレートドライバＣＰＤ［ｊ］へ、Ｈｉ信号を供給する。さらに、（ｂ）リファレンスセル用セルプレート線ＲＣＰを駆動する場合には、（ｂ１）リファレンス用セルプレート線ＲＣＰ０を介して、リファレンスセル用セルプレートドライバＲＣＰＤへ、Ｈｉ信号を供給する。また、（ｂ２）リファレンスセル用ワード線ＲＷＬを介して、リファレンスセル用セルプレートドライバＲＣＰＤへ、Ｈｉ信号を供給する。

温度検知回路１２は、温度を検知し、検知した温度が所定の温度以下になると、第１の時間から第１の時間よりも長い第２の時間に、Ｈｉ信号の供給時間を切り替えさせる制御信号Ｓを、制御回路１１へ供給する。
特開２００３−５９２５１号公報

しかしながら、従来の実施の形態における強誘電体記憶装置によれば、周囲温度が低下した時に、リテンション特性悪化を抑制するために、強誘電体キャパシタに電圧を印加する時間を長くしていた。その結果、サイクルタイムが大幅に遅くなるという問題がある。

そこで、本発明は前記問題に鑑みてなされたものであり、サイクルタイムを大幅に遅くせずとも、周囲温度低下時におけるリテンション特性悪化を抑制する強誘電体記憶装置を提供することを目的とする。

前記目的を達成するために、本発明に係る強誘電体記憶装置は、（ａ）強誘電体キャパシタをメモリセルに含む強誘電体記憶装置であって、（ｂ）前記メモリセルの周囲温度を検知する検知手段と、（ｃ）検知した温度に応じて、前記強誘電体キャパシタに印加する電圧を切り替える切替手段とを備えることとする。

これによって、温度低下を検知すると、メモリセルに供給する電源を、第１の電圧から第２の電圧を切り替えることができる。そして、温度低下時における強誘電体キャパシタの書き換え難いという特性に対して、より高い電圧に切り替えて印加することによって、緩和することができる。

さらに、前記切替手段は、前記周囲温度が所定の温度以下になると、前記強誘電体キャパシタに印加する電圧を、第１の電圧から第１の電圧よりも高い第２の電圧に切り替えることとしてもよい。

これによって、第１の電圧よりも高い電圧を第２の電圧として供給すれば、サイクルタイムを増加させることなく、周囲温度低下時のリテンション特性の悪化を抑制することができる。

さらに、前記第１の電圧、及び前記第２の電圧は、パルス波形であり、前記強誘電体記憶装置は、前記第２の電圧を印加する場合には、前記第１の電圧を印加する時間よりも前記第２の電圧を印加する時間を短くさせる制御手段を備えることとしてもよい。

これによって、メモリセルに含まれる強誘電体キャパシタに電圧を印加する時間を短くし、メモリセルに含まれる強誘電体キャパシタに対して、印加によるストレスを低減することができ、エンデュランス特性の悪化を抑制することができる。

また、（ａ）前記強誘電体記憶装置は、リファレンス用の強誘電体キャパシタを含み、前記メモリセルと接続されているリファレンスセルを備え、（ｂ）前記切替手段は、前記周囲温度が所定の温度以下になると、前記強誘電体キャパシタ、及び前記リファレンス用の強誘電体キャパシタの夫々に印加する電圧を、第１の電圧から第１の電圧よりも高い第２の電圧に切り替えることとしてもよい。

これによって、読み出しに寄与する電荷量を確保しつつ、センスアンプで増幅される電位差、すなわち、強誘電体キャパシタから読み出される電位差を増大することができ、第１の電圧よりも高い電圧を第２の電圧として供給すれば、サイクルタイムを増加させることなく、周囲温度低下時のリテンション特性の悪化を抑制することができる。

さらに、前記第１の電圧、及び前記第２の電圧は、パルス波形であり、前記強誘電体記憶装置は、前記第２の電圧を印加する場合には、前記第１の電圧を印加する時間よりも前記第２の電圧を印加する時間を短くさせる制御手段を備えることとしてもよい。

これによって、リファレンス用の強誘電体キャパシタに電圧を印加する時間を短くし、メモリセルよりもアクセス回数が多いリファレンスセルに含まれるリファレンス用の強誘電体キャパシタに対して、印加によるストレスを低減することができ、エンデュランス特性の悪化を抑制することができる。

本発明の強誘電体記憶装置は、周囲温度が低下した時に、強誘電体キャパシタに印加する電圧を高くすることで、リテンション特性悪化を抑制することができる。

（実施の形態）
以下、本発明に係る実施の形態１について、図面を参照しながら説明する。

本発明に係る実施の形態における強誘電体記憶装置は、温度検知回路で温度低下を検知すると、第１の電源ＶＤＤ１から供給される電圧よりも高い電圧ＶＤＤ２を供給する第２の電源ＶＤＤ２に、メモリセルに供給する電源を切り替えることを特徴とする。

以上の点を踏まえて、実施の形態１における強誘電体記憶装置について説明する。
先ず、実施の形態１における強誘電体記憶装置の構成について説明する。

図１に示されるように、一例として、強誘電体記憶装置１００は、ｍ×ｎに配列された２Ｔ２Ｃ型メモリセルを有する。具体的には、ノーマルセルＭＣ１１〜ＭＣｍｎ，ＸＭＣ１１〜ＸＭＣｍｎ、ノーマルセル用セルプレートドライバＣＰＤ１〜ＣＰＤｎ、ノーマルセル用電源切替回路ＳＷ１〜ＳＷｎ、リファレンスセルＲＭＣ１〜ＲＭＣｍ，ＸＲＭＣ１〜ＸＲＭＣｍ、リファレンスセル用セルプレートドライバＲＣＰＤ、リファレンスセル用電源切替回路ＲＳＷ、センスアンプＳＡ１〜ＳＡｍ、第１の電源ＶＤＤ１、第２の電源ＶＤＤ２、制御回路１１０、及び温度検知回路１２０等から構成される。

以下、添え字”［ｉ］”は、１〜ｍまでのいずれかの整数を表し、添え字”［１−ｍ］”は、１〜ｍまでの全ての整数を表す。同様に、添え字”［ｊ］”は、１〜ｎまでのいずれかの整数を表し、添え字”［１−ｎ］”は、１〜ｎまでの全ての整数を表す。

なお、２Ｔ２Ｃ型メモリセルは、ペアになる１Ｔ１Ｃ型メモリセルに相補データを書き込む。例えば、ノーマルセルＭＣｍｎとノーマルセルＸＭＣｍｎとを対とするメモリセルにデータを書き込む場合において、ビット線ＢＬｍを介してデータ”１”をノーマルセルＭＣｍｎに書き込むと、ビット線ＸＢＬｍを介してＸＭＣｍｎにデータ”０”を書き込む。そして、データを読み出す際には、ビット線ＢＬｍとビット線ＸＢＬｍとを介して読み出したデータ”１”とデータ”０”との電位差をセンスアンプＳＡで増幅する。

ノーマルセルＭＣ［ｉ］［ｊ］，ＸＭＣ［ｉ］［ｊ］の夫々は、１Ｔ１Ｃ型メモリセルである。

ノーマルセルＭＣ［ｉ］［ｊ］は、ノーマルセル用トランジスタＴ［ｉ］［ｊ］、ノーマルセル用強誘電体キャパシタＣ［ｉ］［ｊ］等を備える。同様に、ノーマルセルＸＭＣ［ｉ］［ｊ］は、ノーマルセル用トランジスタＸＴ［ｉ］［ｊ］、ノーマルセル用強誘電体キャパシタＸＣ［ｉ］［ｊ］等を備える。

ノーマルセル用電源切替回路ＳＷ［ｊ］は、温度検知回路１２０から出力される制御信号Ｓに基づいて、第１の電源ＶＤＤ１、及び第２の電源ＶＤＤ２のいずれかを選択し、選択した電源をノーマルセル用セルプレートドライバＣＰＤ［ｊ］へ供給する。

ノーマルセル用セルプレートドライバＣＰＤ［ｊ］は、ノーマルセル用電源切替回路ＳＷ［ｊ］から供給される電圧をソースにして、ノーマルセル用セルプレート線ＣＰ［ｊ］に接続されているノーマルセル用強誘電体キャパシタＣ［１−ｍ］［ｊ］，ＸＣ［１−ｍ］［ｊ］に印加する電圧を供給する。

リファレンスセルＲＭＣ［ｉ］，ＸＲＭＣ［ｉ］は、夫々、１Ｔ１Ｃ型メモリセルである。

リファレンスセルＲＭＣ［ｉ］は、リファレンスセル用トランジスタＲＴ［ｉ］、リファレンスセル用強誘電体キャパシタＲＣ［ｉ］等を備える。同様に、リファレンスセルＸＲＭＣ［ｉ］は、リファレンスセル用トランジスタＸＲＴ［ｉ］、リファレンスセル用強誘電体キャパシタＲＣ［ｉ］等を備える。

リファレンス用電源切替回路ＲＳＷは、温度検知回路１２０から出力される制御信号Ｓに基づいて、第１の電源ＶＤＤ１、及び第２の電源ＶＤＤ２のいずれかを選択し、選択した電源をリファレンスセル用プレートドライバＲＣＰＤへ供給する。

リファレンスセル用セルプレートドライバＲＣＰＤは、リファレンスセル用電源切替回路ＲＳＷから供給される電圧をソースにして、リファレンスセル用セルプレート線ＲＣＰに接続されているリファレンスセル用強誘電体キャパシタＲＣ［ｉ］へ電圧を供給する。

センスアンプＳＡ［ｉ］は、ビット線ＢＬ［ｉ］を介して読み出されたデータと、ビット線ＸＢＬ［ｉ］を介して読み出されたデータとの電位差を増幅する。

第１の電源ＶＤＤ１は、ノーマルセル用電源切替回路ＳＷ［ｊ］、リファレンスセル用電源切替回路ＲＳＷへ、電圧ＶＤＤ１を供給する。

第２の電源ＶＤＤ２は、ノーマルセル用電源切替回路ＳＷ［ｊ］、リファレンスセル用電源切替回路ＲＳＷへ、電圧ＶＤＤ１よりも高い電圧ＶＤＤ２を供給する。

制御回路１１０は、ノーマルセル用セルプレートドライバＣＰＤ［１−ｎ］、及びリファレンスセル用セルプレートドライバＲＣＰＤの夫々を制御し、ノーマルセル用セルプレート線ＣＰ［１−ｎ］、及びリファレンス用セルプレート線ＲＣＰの夫々を駆動する。

具体的には、制御回路１１０は、（ａ）ノーマルセル用ワード線ＷＬ［ｊ］を介して、ノーマルセル用セルプレートドライバＣＰＤ［ｊ］、及びノーマルセルＭＣ［１−ｍ］［ｊ］，ＸＭＣ［１−ｍ］［ｊ］の夫々と接続されている。また、（ｂ）ノーマルセル用セルプレート線ＣＰ０を介して、ノーマルセル用セルプレートドライバＣＰＤ［１−ｎ］の夫々と接続されている。また、（ｃ）リファレンスセル用ワード線ＲＷＬを介して、リファレンスセル用セルプレートドライバＲＣＰＤ、及びリファレンスセルＲＭＣ［１−ｍ］，ＸＲＭＣ［１−ｍ］の夫々が接続されている。さらに、（ｄ）リファレンスセル用セルプレート線ＲＣＰを介して、リファレンスセル用セルプレートドライバＲＣＰＤと接続されている。

そして、制御回路１１０は、（ａ）ノーマルセル用セルプレート線ＣＰ［ｊ］を駆動する場合には、（ａ１）ノーマルセル用セルプレート線ＣＰ０を介して、ノーマルセル用セルプレートドライバＣＰＤ［１−ｎ］の夫々へ、Ｈｉ信号を供給する。また、（ａ２）ノーマルセル用ワード線ＷＬ［ｊ］を介して、ノーマルセル用セルプレートドライバＣＰＤ［ｊ］へ、Ｈｉ信号を供給する。さらに、（ｂ）リファレンスセル用セルプレート線ＲＣＰを駆動する場合には、（ｂ１）ノーマルセル用セルプレート線ＣＰ０を介して、ノーマルセル用セルプレートドライバＣＰＤ［１−ｎ］の夫々、及びリファレンスセル用セルプレートドライバＲＣＰＤへ、Ｈｉ信号を供給する。また、（ｂ２）リファレンスセル用ワード線ＲＷＬを介して、リファレンスセル用セルプレートドライバＲＣＰＤへ、Ｈｉ信号を供給する。

温度検知回路１２０は、温度を検知し、検知した温度が所定の温度以下になると、第１の電源ＶＤＤ１から第２の電源ＶＤＤ２に電源を切り替えさせる制御信号Ｓを、ノーマルセル用電源切替回路ＳＷ［１−ｎ］の夫々、及びリファレンスセル用電源切替回路ＲＳＷへ供給する。

ここでは、一例として、図２に示されるように、動作温度１０［℃］を境にして、第１の電源ＶＤＤ１を１．８［Ｖ］とし、第２の電源ＶＤＤ２を２．０［Ｖ］とした場合において、（ａ）動作温度が１０〜８５［℃］である場合には、第１の電源ＶＤＤ１を供給させるように制御する制御信号Ｓを、（ｂ）動作温度が０〜１０［℃］である場合には、第２の電源ＶＤＤ２を供給させるように制御する制御信号Ｓを、ノーマルセル用電源切替回路ＳＷ［１−ｎ］の夫々、及びリファレンスセル用電源切替回路ＲＳＷへ供給する。

続いて、実施の形態における強誘電体記憶装置の動作について説明する。
図３に示されるように、駆動する際には、制御回路１１０は、ｔ４からｔ１８の間、ノーマルセル用ワード線ＷＬ［ｊ］を介して、ノーマルセルセルＭＣ［１−ｍ］［ｊ］，ＸＭＣ［１−ｍ］［ｊ］の夫々へ、Ｈｉ信号を供給する。そして、ノーマルセルＭＣ［１−ｍ］［ｊ］，ＸＭＣ［１−ｍ］［ｊ］に含まれるトランジスタ、すなわち、ノーマルセル用トランジスタＴ［１−ｍ］［ｊ］，ＸＴ［１−ｍ］［ｊ］の各ゲートに印加し、ノーマルセル用トランジスタＴ［１−ｍ］［ｊ］，ＸＴ［１−ｍ］［ｊ］の夫々を導通状態にする。また、ノーマルセル用ワード線ＷＬ［ｊ］を介して、ノーマルセル用プレートドライバＣＰＤ［ｊ］へ、Ｈｉ信号を供給する。さらに、ｔ５からｔ７の間、及びｔ１２からｔ１４の間、セルプレート線ＣＰ０を介して、ノーマルセルプレートドライバＣＰＤ［ｊ］へ、Ｈｉ信号を供給する。

これに伴って、ノーマルセル用セルプレートドライバＣＰＤ［ｊ］は、ｔ５からｔ７の間、及びｔ１２からｔ１４の間、ノーマルセル用セルプレート線ＣＰ［ｊ］を介して、ノーマルセル用強誘電体キャパシタＣ［１−ｍ］［ｊ］，ＸＣ［１−ｍ］［ｊ］の夫々へ、電圧を供給する。

そして、制御回路１１０は、ｔ５からｔ７の間、リファレンスセル用強誘電体キャパシタＣ［ｉ］［ｊ］，ＸＣ［ｉ］［ｊ］からビット線ＢＬ［ｉ］，ＸＢＬ［ｉ］を介して、データを読み出し、読み出したデータの電位差をセンスアンプＳＡ［ｉ］で増幅する。

また、制御回路１１０は、ｔ４からｔ８の間、リファレンスセル用ワード線ＲＷＬを介して、リファレンスセルＲＭＣ［１−ｍ］，ＸＲＭＣ［１−ｍ］の夫々へ、Ｈｉ信号を供給する。そして、リファレンスセルＲＭＣ［１−ｍ］，ＸＲＭＣ［１−ｍ］に含まれるトランジスタ、すなわち、リファレンスセル用トランジスタＲＴ［１−ｍ］，ＸＲＴ［１−ｍ］の各ゲートに印加し、リファレンスセル用トランジスタＲＴ［１−ｍ］，ＸＲＴ［１−ｍ］の夫々を導通状態にする。また、リファレンスセル用ワード線ＲＷＬを介して、リファレンスセル用プレートドライバＲＣＰＤへ、Ｈｉ信号を供給する。さらに、ｔ５からｔ７の間、及びｔ１２からｔ１４の間、リファレンスセル用セルプレート線ＲＣＰ０を介して、リファレンスセル用セルプレートドライバＲＣＰＤへ、Ｈｉ信号を供給する。

これに伴って、リファレンスセル用セルプレートドライバＲＣＰＤは、ｔ５からｔ７の間、リファレンスセル用セルプレート線ＲＣＰを介して、リファレンスセル用強誘電体キャパシタＲＣ［１−ｍ］，ＸＲＣ［１−ｍ］の夫々へ、電圧を供給する。

そして、制御回路１１０は、ｔ５からｔ７の間、リファレンスセル用強誘電体キャパシタＲＣ［ｉ］，ＸＲＣ［ｉ］からビット線ＢＬ［ｉ］，ＸＢＬ［ｉ］を介して、データを読み出し、読み出したデータの電位差をセンスアンプＳＡ［ｉ］で増幅させる。

以上説明したように、実施の形態における強誘電体記憶装置によれば、温度検知回路で温度低下を検知すると、第１の電源ＶＤＤ１から供給される電圧よりも高い電圧ＶＤＤ２を供給する第２の電源ＶＤＤ２に、ノーマルセル及びリファレンスセルの夫々に供給する電源を、切り替えることによって、サイクルタイムを増加させることなく、周囲温度低下時のリテンション特性の悪化を抑制することができる。

（その他）
なお、制御回路１１０は、第２の電源ＶＤＤ２から供給される電圧ＶＤＤ２を、ノーマルセルとリファレンスセルとに印加する場合において、ノーマルセルとリファレンスセルとに電圧を印加する時間を短くするように制御するとしてもよい。

例えば、図４に示されるように、制御回路１１０は、ｔ１２からｔ１４の間の代わりに、ｔ１２からｔ１３の間、セルプレート線ＣＰ０を介して、ノーマルセルプレートドライバＣＰＤ［ｊ］へ、Ｈｉ信号を供給する。また、リファレンスセル用セルプレート線ＲＣＰ０を介して、リファレンスセル用セルプレートドライバＲＣＰＤへ、Ｈｉ信号を供給する。

これに伴って、ノーマルセル用セルプレートドライバＣＰＤ［ｊ］は、ｔ１２からｔ１３の間、ノーマルセル用セルプレート線ＣＰ［ｊ］を介して、ノーマルセル用強誘電体キャパシタＣ［１−ｍ］［ｊ］，ＸＣ［１−ｍ］［ｊ］の夫々へ、電圧を供給する。

これによって、ノーマルセル用強誘電体キャパシタとリファレンスセル用強誘電体キャパシタとの夫々に電圧を印加する時間を短くし、ノーマルセル用強誘電体キャパシタとリファレンスセル用強誘電体キャパシタとの夫々に対して、印加によるストレスを低減することができ、エンデュランス特性の悪化を抑制することができる。

なお、制御回路１１０は、第２の電源ＶＤＤ２から供給される電圧ＶＤＤ２を、ノーマルセルとリファレンスセルとに印加する場合において、リファレンスセルに電圧を印加する時間を短くするように制御するとしてもよい。

例えば、図５に示されるように、制御回路１１０は、ｔ１２からｔ１４の間の代わりに、ｔ１２からｔ１３の間、リファレンスセル用セルプレート線ＲＣＰ０を介して、リファレンスセル用セルプレートドライバＲＣＰＤへ、Ｈｉ信号を供給する。

これによって、リファレンスセル用強誘電体キャパシタに電圧を印加する時間を、ノーマルセル用強誘電体キャパシタに電圧を印加する時間よりも短くし、ノーマルセルよりもアクセス回数が多いリファレンスセルに含まれるリファレンスセル用強誘電体キャパシタに対して、印加によるストレスを低減することができ、エンデュランス特性の悪化を抑制することができる。

本発明は、強誘電体キャパシタを有する強誘電体記憶装置等として、特に、低温・低電圧・高信頼性・高速が要求される機器に組み込まれる強誘電体記憶装置等として、利用することができる。

実施の形態における強誘電体記憶装置の回路構成を示す図である。 実施の形態における強誘電体記憶装置の動作温度と動作電圧との対応関係を示す図である。 実施の形態における強誘電体記憶装置の動作を示す図である。 その他の実施の形態における強誘電体記憶装置の動作を示す図である。 その他の実施の形態における強誘電体記憶装置の動作を示す図である。 従来の実施の形態における強誘電体記憶装置の動作を示す図である。

符号の説明

１０ 強誘電体記憶装置
１１ 制御回路
１２ 温度検知回路
１００ 強誘電体記憶装置
１１０ 制御回路
１２０ 温度検知回路
ＭＣ１１〜ＭＣｍｎ ノーマルセル
ＸＭＣ１１〜ＸＭＣｍｎ ノーマルセル
Ｔ１１〜Ｔｍｎ ノーマルセル用トランジスタ
ＸＴ１１〜ＸＴｍｎ ノーマルセル用トランジスタ
Ｃ１１〜Ｃｍｎ ノーマルセル用強誘電体キャパシタ
ＸＣ１１〜ＸＣｍｎ ノーマルセル用強誘電体キャパシタ
ＣＰＤ１〜ＣＰＤｎ ノーマルセル用セルプレートドライバ
ＳＷ１〜ＳＷｎ ノーマルセル用電源切替回路
ＲＭＣ１〜ＲＭＣｍ リファレンスセル
ＸＲＭＣ１〜ＸＲＭＣｍ リファレンスセル
ＲＴ１〜ＲＴｍ リファレンスセル用トランジスタ
ＸＲＴ１〜ＸＲＴｍ リファレンスセル用トランジスタ
ＲＣ１〜ＲＣｍ リファレンスセル用強誘電体キャパシタ
ＸＲＣ１〜ＸＲＣｍ リファレンスセル用強誘電体キャパシタ
ＲＣＰＤ リファレンスセル用セルプレートドライバ
ＲＳＷ リファレンスセル用電源切替回路
ＶＤＤ１ 第１の電源
ＶＤＤ２ 第２の電源
ＳＡ１〜ＳＡｍ センスアンプ
ＢＬ１〜ＢＬｍ ビット線
ＸＢＬ１〜ＸＢＬｍ ビット線
ＷＬ１〜ＷＬｍ ノーマルセル用ワード線
ＣＰ１〜ＣＰｎ ノーマルセル用セルプレート線
ＣＰ０ ノーマルセル用セルプレート線
ＲＷＬ リファレンスセル用ワード線
ＲＣＰ リファレンスセル用セルプレート線
ＲＣＰ０ リファレンスセル用セルプレート線

Claims (5)

1. 強誘電体キャパシタをメモリセルに含む強誘電体記憶装置であって、
   前記メモリセルの周囲温度を検知する検知手段と、
   検知した温度に応じて、前記強誘電体キャパシタに印加する電圧を切り替える切替手段と
   を備えることを特徴とする強誘電体記憶装置。
2. 前記切替手段は、前記周囲温度が所定の温度以下になると、前記強誘電体キャパシタに印加する電圧を、第１の電圧から第１の電圧よりも高い第２の電圧に切り替える
   ことを特徴とする請求項１に記載の強誘電体記憶装置。
3. 前記第１の電圧、及び前記第２の電圧は、パルス波形であり、
   前記強誘電体記憶装置は、さらに、
   前記第２の電圧を印加する場合には、前記第１の電圧を印加する時間よりも前記第２の電圧を印加する時間を短くさせる制御手段
   を備えることを特徴とする請求項２に記載の強誘電体記憶装置。
4. 前記強誘電体記憶装置は、さらに、
   リファレンス用の強誘電体キャパシタを含み、前記メモリセルと接続されているリファレンスセルを備え、
   前記切替手段は、前記周囲温度が所定の温度以下になると、前記強誘電体キャパシタ、及び前記リファレンス用の強誘電体キャパシタの夫々に印加する電圧を、第１の電圧から第１の電圧よりも高い第２の電圧に切り替える
   ことを特徴とする請求項１に記載の強誘電体記憶装置。
5. 前記第１の電圧、及び前記第２の電圧は、パルス波形であり、
   前記強誘電体記憶装置は、さらに、
   前記第２の電圧を印加する場合には、前記第１の電圧を印加する時間よりも前記第２の電圧を印加する時間を短くさせる制御手段
   を備えることを特徴とする請求項４に記載の強誘電体記憶装置。

Images