JP6287609B2 - 半導体装置及び半導体装置の設計方法 - Google Patents
半導体装置及び半導体装置の設計方法 Download PDFInfo
- Publication number
- JP6287609B2 JP6287609B2 JP2014120591A JP2014120591A JP6287609B2 JP 6287609 B2 JP6287609 B2 JP 6287609B2 JP 2014120591 A JP2014120591 A JP 2014120591A JP 2014120591 A JP2014120591 A JP 2014120591A JP 6287609 B2 JP6287609 B2 JP 6287609B2
- Authority
- JP
- Japan
- Prior art keywords
- well
- power
- semiconductor device
- power switch
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 43
- 238000000034 method Methods 0.000 title claims description 29
- 210000000746 body region Anatomy 0.000 claims description 33
- 238000002955 isolation Methods 0.000 claims description 21
- 230000008859 change Effects 0.000 claims description 13
- 238000004088 simulation Methods 0.000 claims description 5
- 230000006870 function Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 3
- 238000004590 computer program Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 235000013599 spices Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/12—Timing analysis or timing optimisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Description
12 論理ブロック(電源ドメイン)
13 インバータ
Tr11 DtMOSトランジスタ
21 ゲート電極
24A コンタクト電極
25 素子分離絶縁膜(パーシャルトレンチ)
26 ウェル
27 素子分離絶縁膜
Claims (8)
- 電源供給が制御される複数の論理ブロックと、
前記論理ブロック毎に前記論理ブロックへの電源の供給及び遮断を制御する複数の電源スイッチとを有し、
前記電源スイッチは、
前記論理ブロックと電源線との間に並列され、ゲート電極がコンタクト電極を介してウェルに接続されるとともにボディ領域が素子分離絶縁膜の下のウェル抵抗を介して前記ウェルの前記コンタクト電極との接続部に接続され、前記ゲート電極の信号に応じて前記ボディ領域に与える電位を変化させることでしきい値電圧を制御する複数のトランジスタを有し、
前記複数のトランジスタの内の複数の第1のトランジスタと、前記複数のトランジスタの内の前記第1のトランジスタとは異なる複数の第2のトランジスタとは、前記ウェルの前記コンタクト電極との接続部と前記ボディ領域との間の遅延特性が異なることを特徴とする半導体装置。 - 前記複数の第1のトランジスタと前記複数の第2のトランジスタとは、前記ウェルの前記コンタクト電極との接続部と前記ボディ領域との間の前記ウェル抵抗の抵抗値が異なることを特徴とする請求項1記載の半導体装置。
- 前記トランジスタのゲート電極と前記ウェルとを接続する前記コンタクト電極を配置するための第1の領域を複数有し、複数の前記第1の領域に配置する前記コンタクト電極を間引くことによって、前記遅延特性が制御されていることを特徴とする請求項1又は2記載の半導体装置。
- 隣接するトランジスタの前記ゲート電極が分離しており、前記分離した前記ゲート電極が素子分離絶縁膜の下のウェル抵抗を介して接続されていることを特徴とする請求項1〜3の何れか1項に記載の半導体装置。
- 前記電源スイッチが有する前記複数のトランジスタは、第1導電型の第1のウェル上の第2の導電型の第2のウェルに形成され、
前記第1のウェルに印加する電圧を制御する制御回路を有することを特徴とする請求項1〜3の何れか1項に記載の半導体装置。 - 電源供給が制御される論理ブロックと電源線との間に並列され、ゲート電極がコンタクト電極を介してウェルに接続されるとともにボディ領域が素子分離絶縁膜の下のウェル抵抗を介して前記ウェルの前記コンタクト電極との接続部に接続され、前記ゲート電極の信号に応じて前記ボディ領域に与える電位を変化させることでしきい値電圧を制御する複数のトランジスタを有する電源スイッチにより、前記論理ブロック毎に前記論理ブロックへの電源の供給及び遮断を制御する半導体装置の設計方法であって、
(A)前記電源スイッチのレイアウト設計を実行し、
(B)前記レイアウト設計により得られたレイアウトデータを基に、パラメータに応じた前記電源スイッチでのシミュレーションを実行し、
(C)前記シミュレーションでの前記論理ブロックへの電源投入時における電源電圧の変化量が規定値を超えるか否かを判定し、
(D)前記判定の結果、電源投入時における電源電圧の変化量が規定値を超えない場合には、前記電源スイッチを前記パラメータに応じた構成に決定し、
(E)前記判定の結果、電源投入時における電源電圧の変化量が規定値を超える場合には、前記パラメータを変更し、前記レイアウト設計により得られているレイアウトデータを基に、変更後のパラメータに応じた前記電源スイッチでのシミュレーションを実行することによって前記(B)〜(E)の工程を再び実行し、
前記パラメータには、前記コンタクト電極の有無、及び前記ウェル抵抗の上の前記素子分離絶縁膜の幅及び長の少なくとも1つを含むことを特徴とする半導体装置の設計方法。 - 前記判定の結果、電源投入時における電源電圧の変化量が規定値を超える場合には、前記コンタクト電極の数を減らすように前記パラメータを変更することを特徴とする請求項6記載の半導体装置の設計方法。
- 前記判定の結果、電源投入時における電源電圧の変化量が規定値を超える場合には、前記ウェル抵抗の上の前記素子分離絶縁膜の幅を狭くするように前記パラメータを変更することを特徴とする請求項6記載の半導体装置の設計方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014120591A JP6287609B2 (ja) | 2014-06-11 | 2014-06-11 | 半導体装置及び半導体装置の設計方法 |
US14/719,180 US9712164B2 (en) | 2014-06-11 | 2015-05-21 | Semiconductor device and designing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014120591A JP6287609B2 (ja) | 2014-06-11 | 2014-06-11 | 半導体装置及び半導体装置の設計方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016001652A JP2016001652A (ja) | 2016-01-07 |
JP6287609B2 true JP6287609B2 (ja) | 2018-03-07 |
Family
ID=54837043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014120591A Expired - Fee Related JP6287609B2 (ja) | 2014-06-11 | 2014-06-11 | 半導体装置及び半導体装置の設計方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9712164B2 (ja) |
JP (1) | JP6287609B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6825476B2 (ja) * | 2017-04-28 | 2021-02-03 | 株式会社ソシオネクスト | 半導体装置 |
CN109326578B (zh) * | 2018-09-07 | 2021-02-26 | 上海兆芯集成电路有限公司 | 电源网络及其布线方法 |
US10896971B2 (en) | 2019-02-25 | 2021-01-19 | International Business Machines Corporation | Vertical transistor with body contact fabrication |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3916837B2 (ja) * | 2000-03-10 | 2007-05-23 | 株式会社東芝 | 強誘電体メモリ |
JP4820571B2 (ja) * | 2005-04-15 | 2011-11-24 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2007294805A (ja) | 2006-04-27 | 2007-11-08 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2008065732A (ja) * | 2006-09-11 | 2008-03-21 | Nec Electronics Corp | 半導体集積回路の設計方法及び設計システム |
JP2008071925A (ja) | 2006-09-14 | 2008-03-27 | Renesas Technology Corp | 半導体装置 |
JP4685040B2 (ja) * | 2007-01-24 | 2011-05-18 | パナソニック株式会社 | 半導体集積回路及びその電源供給制御方法 |
JP5270938B2 (ja) * | 2008-03-19 | 2013-08-21 | ルネサスエレクトロニクス株式会社 | 半導体集積回路及び半導体集積回路の設計方法 |
JP2011199113A (ja) * | 2010-03-23 | 2011-10-06 | Fujitsu Ltd | 解析装置及び半導体装置 |
JP2011199094A (ja) * | 2010-03-23 | 2011-10-06 | Renesas Electronics Corp | 半導体集積回路及び半導体集積回路の電源スイッチ制御方法 |
JP5736808B2 (ja) | 2011-02-02 | 2015-06-17 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
US8519434B2 (en) * | 2011-03-22 | 2013-08-27 | Macronix International Co., Ltd. | Self detection device for high voltage ESD protection |
JP2014038952A (ja) * | 2012-08-17 | 2014-02-27 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
-
2014
- 2014-06-11 JP JP2014120591A patent/JP6287609B2/ja not_active Expired - Fee Related
-
2015
- 2015-05-21 US US14/719,180 patent/US9712164B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US9712164B2 (en) | 2017-07-18 |
JP2016001652A (ja) | 2016-01-07 |
US20150365089A1 (en) | 2015-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7042261B2 (ja) | 縦型トランジスタを有するデバイス・レイアウトのための方法およびコンピュータ可読プログラムならびに半導体デバイス | |
KR102403611B1 (ko) | 다각형의 형태를 갖는 스탠다드 셀을 포함하는 반도체 장치 | |
US8482070B1 (en) | Silicon-on-insulator CMOS integrated circuit with multiple threshold voltages and a method for designing the same | |
TWI564895B (zh) | 高電壓耐受字元線驅動器 | |
US9287878B2 (en) | Semiconductor device | |
JP2002033399A (ja) | 半導体集積回路及びその製造方法 | |
JPH0855958A (ja) | 静電破壊保護回路 | |
TWI436480B (zh) | 在SeOI基板上之具有在絕緣層之下的埋入式後控制閘之資料路徑單元 | |
JP6287609B2 (ja) | 半導体装置及び半導体装置の設計方法 | |
KR102470485B1 (ko) | 반도체 디바이스의 누설 분석 | |
US9479168B2 (en) | Method for controlling an integrated circuit | |
US10910282B2 (en) | Prevention of charging damage in full-depletion devices | |
US9257984B2 (en) | Multi-threshold circuitry based on silicon-on-insulator technology | |
US10622307B2 (en) | Semiconductor device including switch cells | |
US10490543B2 (en) | Placement methodology to remove filler | |
TWI536191B (zh) | 形成可減少漏損之閘極結構的方法 | |
US20130117002A1 (en) | Method and Apparatus for Simulating Junction Capacitance of a Tucked Transistor Device | |
US10469076B2 (en) | Power gating circuit utilizing double-gate fully depleted silicon-on-insulator transistor | |
US8015518B2 (en) | Structures for electrostatic discharge protection for bipolar semiconductor circuitry | |
JP2000332118A (ja) | スタンダードセルと半導体集積回路装置とそのレイアウト設計方法 | |
US10665591B2 (en) | Transistor gate arrangement to modify driver signal characteristics | |
Abouelatta et al. | Impact of TSV location in HVIC on CMOS operation: A mixed-mode TCAD simulation study | |
US7823111B2 (en) | Semiconductor integrated circuit device, semiconductor integrated circuit design method, and semiconductor integrated circuit design apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170510 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180122 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6287609 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |