JP2011199113A - 解析装置及び半導体装置 - Google Patents
解析装置及び半導体装置 Download PDFInfo
- Publication number
- JP2011199113A JP2011199113A JP2010066013A JP2010066013A JP2011199113A JP 2011199113 A JP2011199113 A JP 2011199113A JP 2010066013 A JP2010066013 A JP 2010066013A JP 2010066013 A JP2010066013 A JP 2010066013A JP 2011199113 A JP2011199113 A JP 2011199113A
- Authority
- JP
- Japan
- Prior art keywords
- power switch
- power
- size
- psw
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】 上記課題は、複数段の電源スイッチを段階的にオンすることによって内部回路に電源供給する電源供給回路を解析する解析装置であって、前段までの電源スイッチをオン状態とし、オンすることによって発生する許容ノイズ量を超えない最大電源ノイズ量となる電源スイッチサイズを次段の電源スイッチとして決定する電源スイッチサイズ決定手段と、前記次段の電源スイッチサイズによる電源ノイズが前記オンされてから収束判定量以下となるまでの時間をオン時間間隔として決定するオン時間間隔決定手段とにより達成される。
【選択図】 図7
Description
A=0の時、ΔVmax > ΔV_target を満たすか否か、
A≠0の時、ΔV_target2=ΔV_target−ΔVminとし、
ΔVmax > ΔV_target2 を満たすか否か、
である。
A=0の時、ΔVmax > ΔV_target を満たすか否か、
A≠0の時、ΔV_target2=ΔV_target−ΔVminとし、
ΔVmax > ΔV_target2 を満たすか否か、
である。
ΔVmin + ΔV_div < (1/2) * ΔV_target2
を満たすか否か、である。
(付記1)
複数段の電源スイッチを段階的にオンすることによって内部回路に電源供給する電源供給回路を解析する解析装置であって、
前段までの電源スイッチをオン状態とし、オンすることによって発生する許容ノイズ量を超えない最大電源ノイズ量となる電源スイッチサイズを次段の電源スイッチとして決定する電源スイッチサイズ決定手段と、
前記次段の電源スイッチサイズによる電源ノイズが前記オンされてから収束判定量以下となるまでの時間をオン時間間隔として決定するオン時間間隔決定手段とを有する解析装置。
(付記2)
前記電源スイッチサイズは、前記電源スイッチの電流量を示し、
前記複数段ある電源スイッチサイズの合計値は、電源供給される内部回路の消費電流の供給サイズであることを特徴とする付記1記載の解析装置。
(付記3)
各段の電源スイッチサイズの合計値が前記内部回路の消費電流の供給サイズに達すると、電源スイッチの段数を決定する段数決定手段を更に有することを特徴とする付記2記載の解析装置。
(付記4)
前記電源スイッチサイズ決定手段は、前段までに決定した電源スイッチサイズの合計値を反映した第一電源スイッチと、次段の電源スイッチサイズを解析するための第二電源スイッチとを含む電源ノイズ解析モデルを用いて、前記オンすることによって発生する電源ノイズをシミュレーションすることを特徴とする付記3記載の解析装置。
(付記5)
1段目の電源スイッチサイズ及び2段目の電源スイッチに関し、
前記電源スイッチサイズ決定手段は、前記第一電源スイッチのサイズをゼロに設定し、オンする時の最大電源ノイズ量が、前記許容ノイズ量を超えない第二電源スイッチの最大サイズを1段目の電源スイッチサイズに設定し、
前記オン時間間隔決定手段は、電源ノイズ量が前記収束判定量以下の値になるまでの時間を2段目の電源スイッチとのオン時間間隔とすることを特徴とする付記4記載の解析装置。
(付記6)
2段目以降のn段目の電源スイッチサイズ及び(n+1)段目の電源スイッチに関し、
前記電源スイッチサイズ決定手段は、前記許容ノイズ量から前記収束判定量を差し引いた値を超えない最大電源ノイズ量となる電源スイッチサイズをn段目の電源スイッチサイズとし、
前記オン時間間隔決定手段は、前記最大電源ノイズ量が前記収束判定量以下の値になるまでの時間を(n+1)段目の電源スイッチとのオン時間間隔とすることを特徴とする付記1乃至5記載の解析装置。
(付記7)
前記収束判定量は、それより前段の電源スイッチオンによる電源ノイズ量が、ほぼ無視できるレベルに落ちている所であることを特徴とする付記1乃至5記載の解析装置。
(付記8)
前記電源スイッチサイズ決定手段は、前記収束判定量を変更しながら各段の電源スイッチサイズを決定し、
前記オン時間間隔決定手段は、変更した前記収束判定量に基づいて、各段のオン時間間隔の総和が最小値になる時の各段のオン時間間隔を選択して決定することを特徴とする付記1乃至6のいずれか一項記載の解析装置。
(付記9)
コンピュータが複数段の電源スイッチを段階的にオンすることによって内部回路に電源供給する電源供給回路を解析する解析方法であって、該コンピュータが、
前段までの電源スイッチをオン状態とし、オンすることによって発生する許容ノイズ量を超えない最大電源ノイズ量となる電源スイッチサイズを次段の電源スイッチとして決定する電源スイッチサイズ決定手順と、
前記次段の電源スイッチサイズによる電源ノイズが前記オンされてから収束判定量以下となるまでの時間をオン時間間隔として決定するオン時間間隔決定手順とを実行する解析方法。
(付記10)
内部回路に段階的に電源供給する際に、各段の電源スイッチが順次オンされる際に発生し重畳した電源ノイズの最大量が許容ノイズ量を超えない電源スイッチサイズとした複数段の電源スイッチと、
前記複数段の電源スイッチを1段ずつ遅延させてオンするために、各段の電源スイッチのオン時間間隔を設定した遅延手段と、
を有する半導体装置。
3 PMU
5、5−1、5−2 入力データ
6、6−1、6−2 出力データ
7a 内部回路
7b PSW駆動バッファ
10a、10b、10c 電源ノイズ波形
11 CPU
12 メモリユニット
13 表示ユニット
14 出力ユニット
15 入力ユニット
16 通信ユニット
17 記憶装置
18 ドライバ
19 記憶媒体
51 ネットリスト
70 段階的PSW解析部
70m 電源遮断回路モデル
91 電源ノイズ波形
92 最大の電源ノイズ波形
93 オン時間間隔ΔT
95 PSW_total
96 目標到達値
100 解析装置
Claims (5)
- 複数段の電源スイッチを段階的にオンすることによって内部回路に電源供給する電源供給回路を解析する解析装置であって、
前段までの電源スイッチをオン状態とし、オンすることによって発生する許容ノイズ量を超えない最大電源ノイズ量となる電源スイッチサイズを次段の電源スイッチとして決定する電源スイッチサイズ決定手段と、
前記次段の電源スイッチサイズによる電源ノイズが前記オンされてから収束判定量以下となるまでの時間をオン時間間隔として決定するオン時間間隔決定手段とを有する解析装置。 - 前記電源スイッチサイズは、前記電源スイッチの電流量を示し、
前記複数段ある電源スイッチサイズの合計値は、電源供給される内部回路の消費電流の供給サイズであることを特徴とする請求項1記載の解析装置。 - 各段の電源スイッチサイズの合計値が前記内部回路の消費電流の供給サイズに達すると、電源スイッチの段数を決定する段数決定手段を更に有することを特徴とする請求項2記載の解析装置。
- 前記電源スイッチサイズ決定手段は、前段までに決定した電源スイッチサイズの合計値を反映した第一電源スイッチと、次段の電源スイッチサイズを解析するための第二電源スイッチとを含む電源ノイズ解析モデルを用いて、前記オンすることによって発生する電源ノイズをシミュレーションすることを特徴とする請求項3に記載の解析装置。
- 内部回路に段階的に電源供給する際に、各段の電源スイッチが順次オンされる際に発生し重畳した電源ノイズの最大量が許容ノイズ量を超えない電源スイッチサイズとした複数段の電源スイッチと、
前記複数段の電源スイッチを1段ずつ遅延させてオンするために、各段の電源スイッチのオン時間間隔を設定した遅延手段と、
を有する半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010066013A JP2011199113A (ja) | 2010-03-23 | 2010-03-23 | 解析装置及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010066013A JP2011199113A (ja) | 2010-03-23 | 2010-03-23 | 解析装置及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011199113A true JP2011199113A (ja) | 2011-10-06 |
Family
ID=44876935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010066013A Ceased JP2011199113A (ja) | 2010-03-23 | 2010-03-23 | 解析装置及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011199113A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013097790A (ja) * | 2011-10-31 | 2013-05-20 | Apple Inc | 高速ウェイクアップのための電力スイッチ加速機構 |
JP2016001652A (ja) * | 2014-06-11 | 2016-01-07 | 株式会社ソシオネクスト | 半導体装置及び半導体装置の設計方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003289245A (ja) * | 2002-03-28 | 2003-10-10 | Fujitsu Ltd | リーク電流遮断回路を有する半導体集積回路 |
JP2008065732A (ja) * | 2006-09-11 | 2008-03-21 | Nec Electronics Corp | 半導体集積回路の設計方法及び設計システム |
JP2008532265A (ja) * | 2005-02-14 | 2008-08-14 | クゥアルコム・インコーポレイテッド | 個々のパワー・ドメインをイネーブルするための分散型供給電流スイッチ回路 |
JP2009301366A (ja) * | 2008-06-13 | 2009-12-24 | Fujitsu Ltd | ノイズ解析装置 |
-
2010
- 2010-03-23 JP JP2010066013A patent/JP2011199113A/ja not_active Ceased
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003289245A (ja) * | 2002-03-28 | 2003-10-10 | Fujitsu Ltd | リーク電流遮断回路を有する半導体集積回路 |
JP2008532265A (ja) * | 2005-02-14 | 2008-08-14 | クゥアルコム・インコーポレイテッド | 個々のパワー・ドメインをイネーブルするための分散型供給電流スイッチ回路 |
JP2008065732A (ja) * | 2006-09-11 | 2008-03-21 | Nec Electronics Corp | 半導体集積回路の設計方法及び設計システム |
JP2009301366A (ja) * | 2008-06-13 | 2009-12-24 | Fujitsu Ltd | ノイズ解析装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013097790A (ja) * | 2011-10-31 | 2013-05-20 | Apple Inc | 高速ウェイクアップのための電力スイッチ加速機構 |
US8779836B2 (en) | 2011-10-31 | 2014-07-15 | Apple Inc. | Power switch acceleration scheme for fast wakeup |
US9337825B2 (en) | 2011-10-31 | 2016-05-10 | Apple Inc. | Power switch acceleration scheme for fast wakeup |
JP2016001652A (ja) * | 2014-06-11 | 2016-01-07 | 株式会社ソシオネクスト | 半導体装置及び半導体装置の設計方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Yang et al. | A nanosecond-transient fine-grained digital LDO with multi-step switching scheme and asynchronous adaptive pipeline control | |
KR101718116B1 (ko) | 안정적인 가상 주파수를 위한 다수의 동작점의 관리 | |
US20090289615A1 (en) | Apparatus and method for reducing power consumption by an integrated circuit | |
EP3851933B1 (en) | Non-linear clamp strength tuning method and apparatus | |
US10705589B2 (en) | System and method for associative power and clock management with instruction governed operation for power efficient computing | |
US11658570B2 (en) | Seamless non-linear voltage regulation control to linear control apparatus and method | |
KR101420559B1 (ko) | 다이 상의 전압 스케일링을 위한 분산된 전력 전달 체계 | |
JP6644787B2 (ja) | スマート給電網 | |
KR20170070160A (ko) | 저비용 고출력 고성능의 다중 프로세서 시스템을 위한 고속 smp/asmp 모드 전환 하드웨어 장치 | |
US20160048183A1 (en) | Multiphase Voltage Regulator Using Coupled Inductors | |
US11537375B2 (en) | Digitally coordinated dynamically adaptable clock and voltage supply apparatus and method | |
KR101495181B1 (ko) | 휴대용 단말기 및 그의 열관리 방법 | |
US7479767B2 (en) | Power supply step-down circuit and semiconductor device | |
KR20220040376A (ko) | 프로세서 피크 전류 제어 장치 및 방법 | |
WO2022060503A1 (en) | Dual-folded boot-strap based buck-boost converter | |
JP2011199113A (ja) | 解析装置及び半導体装置 | |
EP2369509A1 (en) | Method of generating an integrated circuit layout and integrated circuit | |
US20120072740A1 (en) | Power Booting Sequence Control System and Control Method Thereof | |
US20230195191A1 (en) | Fast droop detection circuit | |
JP7397223B2 (ja) | データプロセッサのプログラム可能な電圧調整 | |
JP2008067323A (ja) | 突入電流制御装置および突入電流制御方法 | |
US11581809B2 (en) | Multi-phase power converter with external driver | |
US20220399810A1 (en) | Multi-Phase Power Converter with External Phase Circuits | |
Craig et al. | A programmable resistive power grid for post-fabrication flexibility and energy tradeoffs | |
US8122273B2 (en) | Structure and method to optimize computational efficiency in low-power environments |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140318 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140516 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140708 |
|
A045 | Written measure of dismissal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20141125 |