KR100568866B1 - 강유전체 메모리에서 기준전압 발생장치 및 그에 따른구동방법 - Google Patents

강유전체 메모리에서 기준전압 발생장치 및 그에 따른구동방법 Download PDF

Info

Publication number
KR100568866B1
KR100568866B1 KR1020040008237A KR20040008237A KR100568866B1 KR 100568866 B1 KR100568866 B1 KR 100568866B1 KR 1020040008237 A KR1020040008237 A KR 1020040008237A KR 20040008237 A KR20040008237 A KR 20040008237A KR 100568866 B1 KR100568866 B1 KR 100568866B1
Authority
KR
South Korea
Prior art keywords
cell
data
ferroelectric capacitor
memory cell
reference voltage
Prior art date
Application number
KR1020040008237A
Other languages
English (en)
Other versions
KR20050080224A (ko
Inventor
이강운
민병준
전병길
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040008237A priority Critical patent/KR100568866B1/ko
Priority to US11/038,304 priority patent/US7120045B2/en
Publication of KR20050080224A publication Critical patent/KR20050080224A/ko
Application granted granted Critical
Publication of KR100568866B1 publication Critical patent/KR100568866B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07B—SEPARATING SOLIDS FROM SOLIDS BY SIEVING, SCREENING, SIFTING OR BY USING GAS CURRENTS; SEPARATING BY OTHER DRY METHODS APPLICABLE TO BULK MATERIAL, e.g. LOOSE ARTICLES FIT TO BE HANDLED LIKE BULK MATERIAL
    • B07B1/00—Sieving, screening, sifting, or sorting solid materials using networks, gratings, grids, or the like
    • B07B1/46—Constructional details of screens in general; Cleaning or heating of screens
    • B07B1/4609—Constructional details of screens in general; Cleaning or heating of screens constructional details of screening surfaces or meshes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Abstract

본 발명은 안정된 기준전압을 발생시켜 반도체 소자의 신뢰성을 개선하기 위한 기준전압 발생장치 및 그에 따른 구동방법에 관한 것으로, 본 발명에 따른 기준전압 발생장치의 구동방법은, 하나의 강유전체 커패시터와 하나의 액세스 트랜지스터로 구성되는 메모리 셀을 구비하는 강유전체 메모리 장치에서, 상기 메모리 셀에 저장된 데이터의 비교 기준이 되는 기준전압을 공급하는 기준전압 발생장치의 구동방법에 있어서: 상기 메모리 셀을 구성하는 강유전체 커패시터와는 다른 강유전체 커패시터를 구비하는 레퍼런스 셀에, 상기 기준전압에 대응되는 데이터를 미리 저장하는 단계와; 인가되는 제1제어신호에 응답하여, 상기 레퍼런스 셀에 미리 저장되어 있는 데이터와 동일한 데이터를 상기 레퍼런스 셀에 재저장하는 단계와; 인가되는 제2제어신호에 응답하여, 상기 레퍼런스 셀에 재저장된 데이터에 대응되는 전압이 여기되도록 하여 기준전압을 발생시키는 단계를 구비함을 특징으로 한다.
기준전압, 레퍼런스 셀, 릴렉세이션, 임프린트, 강유전체

Description

강유전체 메모리에서 기준전압 발생장치 및 그에 따른 구동방법{Apparatus for reference voltage generating for use in FRAM and driving method therefore}
도 1은 일반적인 강유전 물질의 히스테리시스 커브(curve)곡선
도 2는 종래의 일반적인 강유전체 메모리 셀 어레이를 구성하는 메모리 셀을 나타낸 회로도
도 3은 종래의 기준전압 발생장치를 갖는 강유전체 메모리 장치의 동작 타이밍도
도 4는 릴렉세이션 현상을 나타낸 히스테리시스 커브곡선
도 5는 임프린트 현상을 나타낸 히스테리시스 커브곡선
도 6은 본 발명의 일실시예에 따른 기준전압 발생장치를 구비하는 강유전체 메모리 장치
도 7은 도 6의 동작 타이밍도
*도면의 주요 부분에 대한 부호의 설명*
100 : 기준전압 발생장치 RC : 레퍼런스 셀
110,120 : 레퍼런스 워드라인 디코더 및 드라이버 회로
150 : 레퍼런스 플레이트 라인 드라이버 회로
RPL : 레퍼런스 플레이트 라인 RSWL0,RSWL1 : 레퍼런스 워드라인
본 발명은 강유전체 커패시터 메모리 셀을 사용한 비휘발성 강유전체 반도체 메모리 장치 및 그에 따른 구동방법에 관한 것으로서, 특히 메모리 셀에 저장된 데이터의 '리드(READ) 동작 시에 감지 증폭 동작의 기준이 되는 기준 전압을 발생하기 위한 기준 전압 발생 장치 및 그에 따른 구동방법에 관한 것이다.
최근에 강유전체(Ferroelectric) 박막을 커패시터의 유전막에 사용함으로써 DRAM(Dynamic Random Access Memory) 장치에서 필요한 리프레쉬(Refresh)의 한계를 극복하고 대용량의 메모리를 이용할 수 있는 장치의 개발이 진행되어왔다. 이러한 강유전체 박막을 이용하는 강유전체 메모리(Ferroelectric Random Access Memory; FeRAM)는 비휘발성 메모리 장치(Non-volatile Memory device)의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 고속 액세스가 가능하며 전력을 덜 소비하고 충격에 대한 강도가 있다. 따라서, 휴대용 컴퓨터, 셀룰라 폰 및 게임기 등, 파일 저장 및 검색 기능을 갖는 다양한 전자 기기 및 장비에서 주기억장치로서, 혹은 음성이나 이미지를 기록하기 위한 기록매체로서 사용될 것으로 예상되고 있다.
상기 강유전체 메모리장치에서, 강유전체 커패시터와 액세스 트랜지스터로 구성된 메모리 셀은 강유전체 커패시터(Ferroelectric Capacitor)의 전기적 분극 상태에 따라 논리적 상태를 갖는 데이터인 '1' 또는 '0'를 저장한다. 강유전체 커패시터의 양단에 전압이 인가될 때, 전계(electric field)의 방향에 따라 강유전 물질이 분극(polarization)되고, 상기 강유전 물질의 분극 상태가 변하는 스위칭 쓰레솔드 전압(switching threshold voltage)을 강제 전압(coercive voltage)이라 한다. 그리고, 메모리 셀에 저장된 데이터를 리드(read)하기 위해서, 강유전체 커패시터의 양 전극들 사이에 전위차가 발생하도록 전압을 인가하여 비트라인에 여기되는 전하량의 변화로 메모리 셀에 저장된 데이터의 상태가 감지된다.
도 1에 도시된 바와 같이, 접지 전압(Vss 또는 0V)이 인가되어서 강유전 물질로 아무런 전계가 인가되지 않으면 분극이 발생되지 않는다. 강유전체 커패시터 양단의 전압이 양(plus)의 방향으로 증가될 때, 분극도(또는 전하량)는 영(zero)으로부터 양의 분극 영역 내의 상태점(A)까지 증가한다. 상태점(A)에서, 분극은 한 방향으로 발생되고, 상태점(A)에서의 분극도는 최대 값에 이르게 된다. 이때, 분극도 즉, 강유전 물질이 보유하는 전하의 양은 +Qs로 표시된다. 이후, 커패시터 양단의 전압이 다시 접지전압(Vss)까지 떨어지더라도, 분극도는 영(zero)까지 낮아지지 않고 상태점(B)에 잔류하게 된다. 이와 같은 잔류 분극에 따라서 강유전 물질이 보유하는 전하의 양 즉, 잔류 분극도는 +Qr로 표시된다. 다음, 커패시터 양단의 전압이 음의 방향으로 증가하면, 분극도는 상태점(B)로부터 음의 전하 분극 영역 내의 상태점(C)로 변한다. 상태점(C)에서, 강유전 물질은 상태점(A)에서의 분극 방향에 반대가 되는 방향으로 분극된다. 이때의 분극도는 -Qs로 표시된다. 이후, 커패시터 양단의 전압이 다시 접지전압(Vss)까지 떨어지더라도, 분극도는 영(zero)까지 떨어지지 않고 상태점(D)에 잔류하게 된다. 이때의 잔류 분극도는 -Qr로 표시된다. 커패시터 양단에 인가되는 전압의 크기가 다시 한 번 양의 방향으로 증가하게 되면, 강유전 물질의 분극도는 상태점(D)에서 상태점(A)로 변한다.
도 2는 종래의 일반적인 강유전체 메모리 장치에서의 메모리 셀 어레이를 구성하는 메모리 셀을 나타낸 것이다.
도 2에 도시된 바와 같이, 메모리 셀은 하나의 액세스 트랜지스터(N1)와 하나의 강유전체 커패시터(C1)로 구성된다. 액세스 트랜지스터(N1)는 강유전체 커패시터(C1)의 하나의 전극과 비트라인(BL) 사이에 각각 연결된 두 개의 단자들, 즉 소오스 단자와 드레인 단자를 가지며, 워드라인(WL)에 게이트가 연결된다. 하나의 전극이 상기 액세스 트랜지스터(N1)에 연결된 강유전체 커패시터(C1)의 다른 전극은 플레이트 라인(PL)에 연결된다.
상기한 바와 같이, 전계를 발생하기 위한 전압이 두 전극 사이에 강유전 물질이 삽입된 강유전체 커패시터로 한 번 인가되면, 이후 상기 전극들이 플로팅 상태(floating state)로 설정되더라도 자발 분극에 따른 분극 방향은 유지된다. 자발 분극으로 인한 강유전 물질의 표면 전하(surface charge)는 누설 등에 의해 자연적으로 손실되지 않는다. 분극도가 영(zero)이 되도록 반대 방향으로 전압이 인가되지 않는다면, 분극 방향은 그대로 유지된다.
상기 강유전체 커패시터에 양(plus)의 방향으로 전압이 인가되었다가 제거되 면, 상기 강유전체 커패시터를 구성하는 강유전 물질의 잔류 분극은 +Qr 의 상태로 된다. 또한, 상기 강유전체 커패시터에 음의 방향으로 전압이 인가되었다가 제거될 경우에는, 상기 강유전 물질의 잔류분극은 -Qr 상태가 된다. 여기서, 잔류 분극이 +Qr의 상태 즉 상태점(B)에 있을 때의 논리 상태가 데이터 '0'을 나타낸다고 가정하면, 잔류 분극이 -Qr의 상태, 즉 상태점(D)에 있을 때의 논리 상태는 데이터 '1'을 나타낸다. 따라서, 상태점(A)에서 상태점(B)로 변화될 때의 전하량 차이, 즉 dQ0 만큼에 해당되는 전압과 상태점(D)에서 상태점(A)로 변할 때의 전하량의 차이 즉, dQ1에 해당되는 전압을 구별하여 메모리 셀에 저장된 데이터를 리드하게 된다.
상기와 같은 메모리 셀에 저장된 데이터를 리드하는 일반적인 동작에 있어서, 센스앰프에서 비트라인에 여기되는 미세한 전압 변화를 감지하여 증폭하기 위해 데이터 '1'을 읽을 때의 비트라인 전압값과 데이터 '0'을 읽을 때의 비트라인 전압값 사이의 중간정도의 전압값의 기준전압을 발생시키는 별도의 기준 전압 발생 장치가 필요하다.
도 3은 종래의 기준전압 발생장치를 구비하는 강유전체 메모리 장치에서 메인 메모리 셀에 데이터를 리드하기 위한 동작 타이밍도를 나타낸 것이다.
도 3에 도시된 바와 같이, 리드 동작이 개시되면, 센스앰프 및 상보 센스앰프 패스 신호(SA_PATH, RSA_PATH)가 인에이블(enable)되어 비트라인 페어들을 각 대응되는 센스앰프와 연결시킨다. 리드 동작 개시 전에는 메모리 셀에 연결된 정비트라인 및 레퍼런스 셀에 연결된 부 비트라인 프리챠지 신호(BL_PR, PBL_PR)가 인에이블되어 비트라인들을 프리챠지시킨 후 리드 동작의 개시와 동시에 정비트라인(BL) 및 부비트라인 프리차아지 신호(BL_PR, /BL_PR)는 디세이블(disable)된다. 그리고, 선택된 워드라인(SWL0) 및 레퍼런스 워드라인(RSWL1)이 인에이블되고, 플레이트 라인(PL)에 플레이트 라인 전압이 인가되며, 레퍼런스 플레이트 라인들(RPL)에 레퍼런스 플레이트 라인 전압이 인가된다. 이어서, 선택된 메인 메모리 셀의 데이터에 상당하는 전압(Data"1", Data"0")이 정비트라인(BL)에 제공되고, 레퍼런스 셀이 연결된 부비트라인(BLB)에 레퍼런스 전압이 제공된 후, 센스앰프 인에이블 신호(SAEN)에 응답하여 센스앰프에서 비트라인들(BL, BLB)의 전압차를 센싱한다. 상기 센스앰프에서 데이터의 판독이 끝나면 메인 메모리 셀은 그 데이터에 따라서 처음의 데이터로 복귀된다. 또한, 상기 센스앰프 인에이블 신호(SAEN)가 인가된 후, 상보 센스앰프 패스 신호(RSA_PATH)가 디세이블되어 상기 센스앰프와 부비트라인(BLB)이 차단되고, 부비트라인 프리챠지 신호(RBL_PR)가 인에이블되어 상보 비트라인(BLB)을 접지시킴으로써 선택된 레퍼런스 셀의 데이터가 역전되는 현상을 방지한다.
상술한 바와 같은 종래의 강유전체 메모리 장치에 있어서 기준전압을 발생시키는 방법은 레퍼런스 셀에 상유전체 커패시터를 이용하는 방법과 강유전체 커패시터를 이용하는 방법이 있다. 이중 유전율이 작은 상유전체 커패시터를 이용하는 방법은 커패시터의 면적이 커짐으로써 칩사이즈에 부담을 주게 됨으로 고집적 메모리에는 적합하지 않다. 반면에, 강유전체 커패시터를 이용하는 방법은 다시 두가지로 나뉘어지는데, 강유전체 커패시터의 사이즈를 조절하여 상기 도 1의 히스테리 시스 커브곡선의 비스위칭(non-switching)영역의 커패시턴스, 즉 dQ0 값을 기준전압으로 이용하는 방법과 스위칭 커패시턴스와 비스위칭 커패시턴스를 모두 사용하여 두 값의 절반 값을 이용하는 방법이 있다. 그러나, 이러한 강유전체 커패시터를 이용하는 경우에 칩 사이즈 면에서는 유리하나, 강유전체의 태생적인 특성에 기인한 임프린트 현상이나 릴렉세이션 현상 등에 의하여 안정적인 기준전압을 공급하기가 어렵다. 따라서, 메모리 소자의 신뢰성을 저하시키는 원인이 되고 있다.
도 4 및 도 5는 레퍼런스 셀이 강유전체 커패시터의 비스위칭 커패시턴스를 이용하는 경우의 특성변화를 나타낸 것으로, 도 4는 릴렉세이션(relaxation)현상이 일어나는 경우를 도시한 것이며 도 5는 임프린트(imprint)현상이 유발된 경우를 나타낸 것이다.
도 4에 도시된 바와 같이, 릴렉세이션 현상이란, 전기장을 제거한 상태에서 일정 데이터가 쓰여진 강유전체 커패시터를 수 밀리초 이상 수십년 정도로 장시간 보관하게 되면, 강유전체 커패시터의 히스테리시스 커브 곡선에서 상태점(B)에서 상태점(E)로 분극값이 감소하게 되는 현상을 말한다. 반도체 소자를 사용함에 따라 이러한 릴렉세이션 현상의 정도가 차이를 보인다면 비스위칭 영역의 커패시턴스(Cnsw)의 변화를 가져오고 이에 따라 기준전압의 레벨변화를 가져와 소자의 페일을 유발하게 된다.
도 5에 도시된 바와 같이, 임프린트 현상이란, 강유전체가 한 쪽 분극 상태에서 장시간 유지되는 경우에 히스테리시스 곡선이 전압축을 따라서 한쪽 방향으로 이동하는 현상을 말한다. 임프린트 현상이 일어난 강유전체는 이동방향에 따라 임프린트 현상이 일어나기 전과는 다른 릴렉세이션 특성을 보인다. 즉, 히스테리시스 곡선이 왼쪽으로 이동함에 따라 릴렉세이션 양이 감소하여, 레퍼런스 셀의 기분전압의 변화를 가져오게 된다. 따라서, 리드 동작시에 소자의 신뢰성을 저하시키는 원인이 되고 있다.
따라서, 본 발명의 목적은 종래기술의 문제점을 극복할 수 있는 기준전압 발생장치 및 그에 따른 구동방법을 제공하는 데 있다.
본 발명의 다른 목적은 안정된 기준전압을 발생시키는 기준전압 발생장치 및 그에 따른 구동방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 레퍼런스 셀을 구성하는 강유전체 커패시터의 릴렉세이션 현상이나 임프린트 현상을 방지 또는 최소화하여 소자의 신뢰성을 개선시킬 수 있는 기준전압 발생장치 및 그에 따른 구동방법을 제공하는 데 있다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 양상(aspect)에 따라, 본 발명에 따른 하나의 강유전체 커패시터와 하나의 액세스 트랜지스터로 구성되는 메모리 셀을 구비하는 강유전체 메모리 장치에서, 상기 메모리 셀에 저장된 데이터의 비교 기준이 되는 기준전압을 공급하는 기준전압 발생장치의 구동방법은, 상기 메모리 셀을 구성하는 강유전체 커패시터와는 다른 강유전체 커패시터를 구비하는 레퍼런스 셀에, 상기 기준전압에 대응되는 데이터를 미리 저장하는 단계와; 인가되는 제1제어신호에 응답하여, 상기 레퍼런스 셀에 미리 저장되어 있는 데이터와 동일한 데이터를 상기 레퍼런스 셀에 재저장하는 단계와; 인가되는 제2제어신호에 응답하여, 상기 레퍼런스 셀에 재저장된 데이터에 대응되는 전압이 여기되도록 하여 기준전압을 발생시키는 단계를 구비한다.
상기 레퍼런스 셀은 하나의 강유전체 커패시터와 하나의 액세스 트랜지스터로 구성되며, 상기 레퍼런스 셀을 구성하는 강유전체 커패시터는 상기 메모리 셀을 구성하는 강유전체 커패시터보다 더 큰 면적을 가진다. 또한, 상기 기준전압은, 상기 레퍼런스 셀을 구성하는 강유전체 커패시터의 비스위칭 커패시턴스 영역에서의 동작에 의해 발생되게 된다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 다른 양상에 따라, 본 발명에 따른 하나의 강유전체 커패시터와 하나의 트랜지스터로 구성되는 메모리셀을 구비하는 강유전체 메모리 장치에서, 상기 메모리 셀에 저장된 데이터의 비교 기준이 되는 기준전압을 공급하는 기준전압 발생장치는, 강유전체 커패시터와 트랜지스터로 구성되는 레퍼런스 셀을 복수개로 갖는 레퍼런스 셀들의 어레이; 상기 레퍼런스 셀 들을 구성하는 트랜지스터 들에 각각 연결되는 복수개의 레퍼런스 워드라인들; 상기 레퍼런스 셀 들에 각각 연결되는 비트라인들; 상기 레퍼런스 셀 들을 구성하는 각각의 강유전체 커패시터에 연결되는 레퍼런스 플레이트 라인들; 및 제1제어신호가 인가되면 이에 응답하여, 리드하고자 하는 메모리 셀에 대응되는 레퍼런스 셀에 미리 저장되어 있던 데이터와 동일한 데이터를 재저장하는 동작을 행하고, 제2제어신호가 인가되면 이에 응답하여, 상기 레퍼런스 셀의 재저장된 데이터에 대응되는 전압을 상기 레퍼런스 셀로부터 상기 레퍼런스 셀과 연결된 비트라인으로 여기시킴에 의해 기준전압을 발생시키는 기준전압 발생회로를 구비한다.
상기 레퍼런스 셀은 하나의 강유전체 커패시터와 하나의 액세스 트랜지스터로 구성되며, 상기 기준전압 발생회로는, 리드동작 개시 신호에 응답하여 상기 레퍼런스 워드라인, 상기 레퍼런스 셀에 연결된 비트라인 및 상기 레퍼런스 플레이트 라인을 인에이블 또는 디스에이블 시키는 구동회로를 더 구비할 수 있으며, 상기 레퍼런스 셀에서 발생되는 기준전압은, 상기 메모리 셀에서 데이터가 상기 메모리 셀에 연결된 비트라인에 여기됨과 동시에 상기 레퍼런스 셀에 연결된 비트라인에 여기되어 발생될 수 있다.
상기한 장치적 및 방법적 구성에 따르면, 안정된 기준전압의 발생을 통하여 반도체 소자의 신뢰성을 개선시킬 수 있다.
이하에서는 본 발명의 바람직한 실시예가, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 철저한 이해를 제공할 의도 외에는 다른 의도 없이, 도 6 내지 도 7을 참조로 설명되어질 것이다.
도 6은 본발명의 일실시예에 따른 기준전압 발생장치를 구비하는 강유전체 메모리장치를 나타낸 것이다.
도 6에 도시된 바와 같이, 본 발명의 실시예에 따른 레퍼런스 전압 발생 회로를 갖는 강유전체 메모리 장치는 크게 복수 개의 강유전체 메모리 셀(MC)들을 갖는 메인 메모리 셀 어레이와, 기준 전압 발생 장치(100)와, 센스앰프(S/A)들을 포함한다.
상기 강유전체 메인 메모리 셀 어레이는 상기 도 2와 같은 구조를 가지는 메모리 셀 들로 구성된다. 즉, 하나의 강유전체 캐패시터와 하나의 액세스 트랜지스터로 구성되는 메모리 셀(MC)들이 행과 열의 교차점에 배열되어 구성된다. 또한, 각 메모리 셀의 트랜지스터에는 하나의 워드라인(SWL0, SWL1, SWL2 또는 SWL3)이 연결되며, 각 메모리 셀의 강유전체 캐패시터의 일단에는 플레이트 라인(PL0)이 연결되고, 각 메모리 셀의 강유전체 캐패시터의 타단에는 액세스 트랜지스터를 통해 비트라인(BL0, BL1, BL2, BL3)이 연결된다.
상기 워드라인들(SWL0, SWL1, SWL2 및 SWL3)은 워드라인 선택 신호(S0, S1, S2 및 S3)를 검출하여 워드라인을 인에이블하는 각각의 워드라인 디코더 및 드라이버 회로(210, 220, 230 및 240)와 연결되고, 상기 워드라인 디코더 및 드라이버 회로(210, 220, 230 및 240)들은 메인 워드라인 신호(MWL0)와 공통 연결된다. 상기 플레이트 라인들(PL0)은 플레이트 인에이블 신호에 응답하여 상기 플레이트 라인들(PL0)에 플레이트 라인 전압을 제공하는 플레이트 라인 드라이버 회로(250)에 공통 연결된다.
상기 기준 전압 발생 장치(100)는 레퍼런스 셀 어레이와, 레퍼런스 워드라인 디코더 및 드라이버 회로(110,120)와 레퍼런스 플레이트 라인 드라이버(150)를 포함하는 기준전압 발생회로로 구성된다. 상기 레퍼런스 셀 어레이를 구성하는 레퍼런스 셀(RC)은 하나의 강유전체 캐패시터와 하나의 액세스 트랜지스터로 구성되어, 강유전체 메인 메모리 셀(MC)의 구성과 동일 또는 유사한 구조를 갖는다. 또한 레퍼런스 셀을 구성하는 강유전체 커패시터는 상기 메모리 셀을 구성하는 강유전체 커패시터보다 더 큰 커패시턴스를 갖는다.
상기 레퍼런스 셀 어레이는 상기 강유전체 메인 메모리 셀(MC)의 구성과 동일 또는 유사한 구조를 갖는 레퍼런스 셀(RC)들이 행과 열의 교차점에 배열되어 구 성된다. 또한, 각 레퍼런스 셀의 트랜지스터에는 각각 레퍼런스 워드라인(RSWL0, RSWL1)이 연결되고, 각 레퍼런스 셀의 강유전체 캐패시터의 일단에는 레퍼런스 플레이트 라인(RPL)이 연결되며, 각 레퍼런스 셀의 강유전체 캐패시터의 타단에는 액세스 트랜지스터를 통해 비트라인(BL0, BL1, BL2, BL3)이 연결된다.
상기 레퍼런스 워드라인 디코더 및 드라이버 회로들(110,120)은 상기 레퍼런스 워드라인들(RSWL0, RSWL1)과 연결되고, 레퍼런스 메인 워드라인 신호(RMWL) 및 워드라인 선택 신호(S0, S1, S2 또는 S3)에 응답하여 선택된 레퍼런스 워드라인들을 인에이블한다. 예컨대, 레퍼런스 메인 워드라인 신호(RMWL0)가 “H”로 인가되고, 워드라인 선택신호(S0,S3)가 선택되면 상기 레퍼런스 워드라인 디코더 및 드라이버 회로(120)는 레퍼런스 워드라인(RSWL1)을 인에이블한다.
상기 레퍼런스 플레이트 라인 드라이버 회로(150)는 리드 동작 개시신호 및 기준 전압 발생 신호에 응답하여 일정 레벨의 레퍼런스 플레이트 라인 전압을 상기 레퍼런스 플레이트 라인(RPL)들에 제공한다.
상기 센스앰프(S/A)들은 상기 메인 메모리 셀들 및 레퍼런스 셀들과 공통연결된 비트라인들(BL0,BL1,BL2,BL3)과 대응되게 연결되고, 상기 메인 메모리 셀에 연결된 비트라인 전압 레벨과 상기 레퍼런스 셀에 연결된 레퍼런스 비트라인 전압 레벨을 비교하여 센싱함으로써 선택된 메인 메모리 셀의 데이터를 판독한다. 또한, 상기 센스앰프들은 센스앰프 패스 신호 또는 상보 센스앰프 패스 신호에 응답하여 센스앰프와 비트라인들을 연결하는 엔모스 트랜지스터과 연결되어 구성된다.
도 7은 본 발명의 일시예에 따른 기준전압 발생장치를 포함하는 강유전체 메 모리 장치의 리드 동작시의 동작 타이밍도를 나타낸 것이다
이하에서는 도 6 및 도 7을 참고로 하여, 본 발명의 실시예에 따른 기준 전압 발생 장치를 포함하는 강유전체 메모리 장치의 동작이 설명된다.
도 6 및 도 7에 도시된 바와 같이, 리드 동작이 개시 되기 전에는 메모리 셀및 레퍼런스 셀에 연결된 비트라인들(BL0,BL1,BL2,BL3)은 프리차아지 신호(BL_PR,RBL_PR)에 의해 접지되어 있다.
리드 동작이 개시되면 제1제어신호에 의해, 레퍼런스 셀(RC)에 연결된 레퍼런스 워드라인(RSWL1)을 인에이블시킨 상태에서 레퍼런스 플레이트 라인(RPL)을 일정시간 동안 인에이블시킨 후 다시 디스에이블 시킨다. 이때, 메모리 셀(MC)의 워드라인(SWL0)는 인에이블 된 상태일 수도 있고, 디스에이블 상태일 수도 있다. 또한, 메모리 셀에 연결된 정비트라인(BL,BL0)은 프리차아지 신호가 디스에이블 되고 레퍼런스 셀에 연결된 레퍼런스 비트라인 프리차아지 신호(RBL_PR)는 인에이블 된 상태로 존재하여, 결과적으로 레퍼런스 셀(RC)은 접지전원으로 프리차아지 된 부비트라인(BL,BL1)에 연결되게 된다. 여기서 상기 제1제어신호는 리드 명령 신호 일 수도 있고, 리드 명령 신호 발생 직전이나 직후에 발생되는 또 다른 신호 일 수 있다.
이에 따라, 상기 레퍼런스 셀(RC)은 메모리 셀(MC)의 데이터를 센싱하기 전에 원래부터 레퍼런스 셀(RC)에 저장되어 있던 데이터 '0'을 재저장하는 동작이 이루어진다.(구간'0')
일반적인 강유전체 메모리 장치에서의 사이클(cycle) 타임은 100ns 내외의 시간을 가진다. 따라서, 본 발명의 일실시예에서와 같이, 레퍼런스 셀을 구성하는 강유전체 커패시터에 데이터'0'을 라이트 하는 동작이 행해진 후 바로 데이터를 센 싱하게 된다. 상기 레퍼런스 셀에 데이터를 재저장한 후 실질적인 메모리 셀의 데이터 리드 동작의 개시를 위해 기준전압이 발생되는 시간은 수십 나노 초 이내로써, 상기의 시간 내에서는 강유전체의 릴렉세이션 현상이 일어나기 어렵게 된다. 이에따라, 실질적인 메모리 셀의 데이터를 센싱하는 시점에서는 강유전체의 릴렉세이션 현상이나 임프린트 현상에 의한 영향을 방지 또는 최소화 할 수 있게 된다.
상기 재저장 동작이 진행된 후에는 제2제어신호에 의해 통상적인 리드동작이 개시된다. 즉, 상기 재저장 동작시 워드라인(SWL0)이 선택되지 않은 경우에는, 메인 워드라인 신호(MWL0) 및 워드라인 선택신호(S0) 신호가 인에이블 되어 인가됨에 따라, 워드라인 디코더 및 드라이버 회로(210)에 워드라인(SWL0)이 선택된다. 또한, 정센스앰프 및 부센스앰프 패스 신호(SA_PATH, RSA_PATH)가 인에이블(enable)되어 비트라인 페어들을 각 대응되는 센스앰프(S/A)와 연결시킨다. 그리고, 레퍼런스 셀에 연결된 부비트라인 프리챠지 신호(RBL_PR)가 디스에이블된다.(구간'Ⅰ')
여기서 제2제어신호는 기준전압 발생신호가 될 수 있으며 기타 종래의 일반적인 리드동작 개시 때 발생되는 제어신호 일 수 있다.
선택된 메모리 셀(MC)에 연결된 플레이트 라인(PL0)에 플레이트 라인 전압이 인가되며, 레퍼런스 플레이트 라인(RPL)에 레퍼런스 플레이트 라인 전압이 인가된다. 이어서, 선택된 메인 메모리 셀의 데이터에 상당하는 전압(데이터"0", 데이터"1")이 정비트라인(BL,BL0)에 여기되고, 레퍼런스 셀이 연결된 부비트라인(BL1,BLB)에 기준전압이 여기된다.(구간'Ⅱ')
다음으로, 센스앰프 인에이블 신호(SAEN)에 응답하여 센스앰프(S/A)에서 비트라인들(BL0, BL1)의 전압차를 센싱하여 증폭한다. 상기 센스 앰프의 증폭작용에 의하여 데이터"0"이 센싱된 경우에는 정비트라인(BL)의 전압은 접지전압으로되고 부 비트라인(BLB)의 전압은 전원전압의 레벨을 가진다. 또한, 데이터"1"이 센싱된 경우에는 정비트라인(BL)의 전압은 전원전압의 레벨을 가지게되고 부비트라인(BLB)의 전압을 접지전압의 레벨을 가지게 된다.(구간'Ⅲ')
상기 센스앰프 인에이블 신호(SAEN)가 인가된 후, 데이터를 센싱한 후에 부센스앰프 패스 신호(RSA_PATH)가 디세이블되어 상기 센스앰프와 상보 비트라인(BL1)이 차단되고, 부비트라인 프리챠지 신호(RBL_PR)가 인에이블되어 부비트라인(BL1)을 접지시킴으로써 선택된 레퍼런스 셀의 데이터가 역전되는 현상을 방지한다.(구간'Ⅳ')
상기 센스앰프(S/A)에서 데이터의 판독이 끝나면 메인 메모리 셀은 그 데이터에 따라서 처음의 데이터로 복귀된다.(구간'Ⅴ')
반면, 워드라인 선택신호(S0) 대신에 워드라인 선택신호(S1)가 선택된 경우에는 정비트라인(BL)이 비트라인(BL1)이 되어 메인 메모리 셀의 에이터가 여기되고, 비트라인(BL0)가 부비트라인(BLB)이 되어 레퍼런스 전압이 여기되게 된다.
본 발명의 일 실시예에서는, 도 1의 히스테리시스 루프의 상태점(B)에 데이터 '0'이 대응되고, 상태점(D)에 데이터 '1'이 대응되는 경우를 설명하였지만, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의하여 용이하게 상태점(B)에 데이터 '1'이 대응되고 상태점(D)에 데이터 '0'이 대응되도록 할 수 있다. 또한, 본 발명의 일 실시예에서는 기준전압의 발생에 있어서 레퍼런스 셀을 구성하는 강유전체 커패시터의 비스위칭영역을 이용하는 경우만을 설명하였지만, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의하여 용이하게 기준전압 발생에 있어서 강유전체 커패시터의 비스위칭 커패시턴스와 스위칭 커패시턴스의 중간값을 이용하는 경우를 유추할 수 있다는 것은 명백한 것이다.
상기한 실시예의 설명은 본 발명의 더욱 철저한 이해를 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이다. 또한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 명백하다 할 것이다. 예컨대, 사안이 다른 경우에 회로의 내부 구성을 변경하거나, 회로의 내부 구성 소자들을 다른 등가적 소자들로 대치할 수 있음은 명백하다.
이상 설명한 바와 같이, 본 발명에 따르면, 통상적인 리드 동작의 개시에 앞서서 레퍼런스 셀의 데이터를 재저장하는 동작을 통해 안정된 기준전압을 발생시킬 수 있다. 또한, 레퍼런스 셀을 구성하는 강유전체 커패시터의 릴렉세이션 현상이나 임프린트 현상을 방지 또는 최소화하여 소자의 신뢰성을 개선시킬 수 있게 된다.

Claims (14)

  1. 하나의 강유전체 커패시터와 하나의 액세스 트랜지스터로 구성되는 메모리 셀을 구비하는 강유전체 메모리 장치에서, 상기 메모리 셀에 저장된 데이터의 비교 기준이 되는 기준전압을 공급하는 기준전압 발생장치의 구동방법에 있어서:
    상기 메모리 셀을 구성하는 강유전체 커패시터와는 다른 강유전체 커패시터를 구비하는 레퍼런스 셀에, 상기 기준전압에 대응되는 데이터를 미리 저장하는 단계와;
    인가되는 제1제어신호에 응답하여, 상기 레퍼런스 셀에 미리 저장되어 있는 데이터와 동일한 데이터를 상기 레퍼런스 셀에 재저장하는 단계와;
    인가되는 제2제어신호에 응답하여, 상기 레퍼런스 셀에 재저장된 데이터에 대응되는 전압이 여기되도록 하여 기준전압을 발생시키는 단계를 구비함을 특징으로 하는 기준전압 발생장치의 구동방법.
  2. 제1항에 있어서,
    상기 레퍼런스 셀은 하나의 강유전체 커패시터와 하나의 액세스 트랜지스터로 구성됨을 특징으로 하는 기준전압 발생장치의 구동방법.
  3. 제2항에 있어서,
    상기 레퍼런스 셀을 구성하는 강유전체 커패시터는 상기 메모리 셀을 구성하 는 강유전체 커패시터보다 더 큰 면적을 가짐을 특징으로 하는 기준전압 발생장치의 구동방법.
  4. 제3항에 있어서,
    상기 기준전압은, 상기 레퍼런스 셀을 구성하는 강유전체 커패시터의 비스위칭 커패시턴스 영역에서의 동작에 의해 발생됨을 특징으로 하는 기준전압 발생장치의 구동방법.
  5. 제1항에 있어서, 상기 레퍼런스 셀에 데이터를 재저장하는 단계는,
    리드 동작이 개시되어 메모리 셀에 저장된 데이터에 대응되는 전압이, 상기 메모리 셀에 연결된 비트라인에 여기되게 하기 위한 여기제어신호가 인에이블 되기 전에 수행됨을 특징으로 하는 기준전압 발생장치의 구동방법.
  6. 제5항에 있어서,
    상기 여기제어신호는 상기 메모리 셀에 연결된 플레이트라인을 통하여 인가 됨을 특징으로 하는 기준전압 발생장치의 구동방법.
  7. 제6항에 있어서,
    상기 레퍼런스 셀에 데이터를 재저장하는 단계는, 상기 레퍼런스 셀에 연결된 비트라인을 접지시킨 상태에서 상기 레퍼런스 셀에 연결된 레퍼런스 워드라인을 인에이블 시키는 단계; 및
    상기 레퍼런스 셀에 연결된 레퍼런스 플레이트라인에 펄스를 인가하는 단계를 포함함을 특징으로 하는 기준전압 발생장치의 구동방법.
  8. 제7항에 있어서,
    상기 레퍼런스 셀에서 발생되는 기준전압은, 상기 메모리 셀에서 데이터가 상기 메모리 셀에 연결된 비트라인에 여기됨과 동시에 상기 레퍼런스 셀에 연결된 비트라인에 여기되어 발생됨을 특징으로 하는 기준전압 발생장치의 구동방법.
  9. 하나의 강유전체 커패시터와 하나의 트랜지스터로 구성되는 메모리셀을 구비하는 강유전체 메모리 장치에서, 상기 메모리 셀에 저장된 데이터의 비교 기준이 되는 기준전압을 공급하는 기준전압 발생장치에 있어서:
    강유전체 커패시터와 트랜지스터로 구성되는 레퍼런스 셀을 복수개로 갖는 레퍼런스 셀들의 어레이;
    상기 레퍼런스 셀 들을 구성하는 트랜지스터 들에 각각 연결되는 복수개의 레퍼런스 워드라인들;
    상기 레퍼런스 셀 들에 각각 연결되는 비트라인들;
    상기 레퍼런스 셀 들을 구성하는 각각의 강유전체 커패시터에 연결되는 레퍼런스 플레이트 라인들; 및
    제1제어신호가 인가되면 이에 응답하여, 리드하고자 하는 메모리 셀에 대응되는 레퍼런스 셀에 미리 저장되어 있던 데이터와 동일한 데이터를 재저장하는 동작을 행하고, 제2제어신호가 인가되면 이에 응답하여, 상기 레퍼런스 셀의 재저장된 데이터에 대응되는 전압을 상기 레퍼런스 셀로부터 상기 레퍼런스 셀과 연결된 비트라인으로 여기시킴에 의해 기준전압을 발생시키는 기준전압 발생회로를 구비함을 특징으로 하는 기준전압 발생장치.
  10. 제9항에 있어서,
    상기 레퍼런스 셀은 하나의 강유전체 커패시터와 하나의 액세스 트랜지스터로 구성됨을 특징으로 하는 기준전압 발생장치.
  11. 제10항에 있어서,
    상기 레퍼런스 셀을 구성하는 강유전체 커패시터는 상기 메모리 셀을 구성하는 강유전체 커패시터보다 더 큰 면적을 가짐을 특징으로 하는 기준전압 발생장치.
  12. 제11항에 있어서,
    상기 기준전압은, 상기 레퍼런스 셀을 구성하는 강유전체 커패시터의 비스위칭 커패시턴스 영역에서의 동작에 의해 발생됨을 특징으로 하는 기준전압 발생장치.
  13. 제12항에 있어서,
    상기 기준전압 발생회로는, 리드동작 개시 신호에 응답하여 상기 레퍼런스 워드라인, 상기 레퍼런스 셀에 연결된 비트라인 및 상기 레퍼런스 플레이트 라인을 인에이블 또는 디스에이블 시키는 구동회로를 더 구비함을 특징으로 하는 기준전압 발생장치.
  14. 제13항에 있어서,
    상기 레퍼런스 셀에서 발생되는 기준전압은, 상기 메모리 셀에서 데이터가 상기 메모리 셀에 연결된 비트라인에 여기됨과 동시에 상기 레퍼런스 셀에 연결된 비트라인에 여기되어 발생됨을 특징으로 하는 기준전압 발생장치.
KR1020040008237A 2004-02-09 2004-02-09 강유전체 메모리에서 기준전압 발생장치 및 그에 따른구동방법 KR100568866B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040008237A KR100568866B1 (ko) 2004-02-09 2004-02-09 강유전체 메모리에서 기준전압 발생장치 및 그에 따른구동방법
US11/038,304 US7120045B2 (en) 2004-02-09 2005-01-19 Reference voltage generating apparatus for use in a ferroelectric random access memory (FRAM) and a driving method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040008237A KR100568866B1 (ko) 2004-02-09 2004-02-09 강유전체 메모리에서 기준전압 발생장치 및 그에 따른구동방법

Publications (2)

Publication Number Publication Date
KR20050080224A KR20050080224A (ko) 2005-08-12
KR100568866B1 true KR100568866B1 (ko) 2006-04-10

Family

ID=34825123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040008237A KR100568866B1 (ko) 2004-02-09 2004-02-09 강유전체 메모리에서 기준전압 발생장치 및 그에 따른구동방법

Country Status (2)

Country Link
US (1) US7120045B2 (ko)
KR (1) KR100568866B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4295253B2 (ja) * 2005-07-06 2009-07-15 富士通マイクロエレクトロニクス株式会社 強誘電体記憶装置
KR100696775B1 (ko) * 2006-02-17 2007-03-19 주식회사 하이닉스반도체 불휘발성 강유전체 메모리를 포함하는 ｒｆｉｄ 장치
TW200947462A (en) * 2008-05-05 2009-11-16 Nat Univ Tsing Hua Dual mode accessing signal control apparatus and dual mode timing signal generating apparatus

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3218844B2 (ja) * 1994-03-22 2001-10-15 松下電器産業株式会社 半導体メモリ装置
US5905672A (en) * 1997-03-27 1999-05-18 Micron Technology, Inc. Ferroelectric memory using ferroelectric reference cells
KR100297874B1 (ko) * 1997-09-08 2001-10-24 윤종용 강유전체랜덤액세스메모리장치
US6028783A (en) * 1997-11-14 2000-02-22 Ramtron International Corporation Memory cell configuration for a 1T/1C ferroelectric memory
KR100379519B1 (ko) * 2000-11-16 2003-04-10 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치의 레퍼런스 플레이트라인의 타이밍 발생회로 및 레퍼런스 셀의 구동방법
ITMI20011812A1 (it) * 2001-08-24 2003-02-24 St Microelectronics Srl Metodo di lettura e di ripristino di dati contenuti in una cella di memoria ferroelettrica
US6459609B1 (en) * 2001-12-13 2002-10-01 Ramtron International Corporation Self referencing 1T/1C ferroelectric random access memory
KR100448921B1 (ko) * 2002-05-21 2004-09-16 삼성전자주식회사 고속 강유전체 메모리 장치 및 그것의 기입 방법

Also Published As

Publication number Publication date
US7120045B2 (en) 2006-10-10
KR20050080224A (ko) 2005-08-12
US20050174830A1 (en) 2005-08-11

Similar Documents

Publication Publication Date Title
US6487104B2 (en) Semiconductor memory device
US5959922A (en) Ferroelectric random access memory device with reference cell array blocks
US7616514B2 (en) Apparatus and method for generating an imprint-stabilized reference voltage for use in a ferroelectric memory device
US7173844B2 (en) Device and method for generating reference voltage in Ferroelectric Random Access Memory (FRAM)
KR100597629B1 (ko) 강유전체 메모리 장치 및 그에 따른 구동방법
JP3916837B2 (ja) 強誘電体メモリ
JP3986686B2 (ja) 強誘電体ランダムアクセスメモリ装置
KR20010007206A (ko) 강유전체 메모리 및 반도체 메모리
US6088257A (en) Ferroelectric random access memory device and method for operating the same
JP4049519B2 (ja) 強誘電体記憶装置
US6504748B2 (en) Ferroelectric random access memory device
WO2005089086A2 (en) Method and apparatus for read bitline clamping for gain cell dram devices
KR100338552B1 (ko) 불휘발성 강유전체 랜덤 액세스 메모리 장치 및 그것의 데이터읽기 방법
US7120045B2 (en) Reference voltage generating apparatus for use in a ferroelectric random access memory (FRAM) and a driving method therefor
KR19980087512A (ko) 하나의 메모리셀에 다수비트의 정보를 저장할 수 있는 반도체 기억장치
US20070035983A1 (en) Ferroelectric random access memory device and method for controlling writing sections therefor
KR100526890B1 (ko) 강유전체 메모리 장치 및 그에 따른 제어방법
KR100363104B1 (ko) 강유전체 기억소자의 셀 구조
KR100306373B1 (ko) 강유전기억소자에서의기준전압발생기및그구동방법
KR20010003223A (ko) 강유전체 랜덤 억세스 메모리 장치 및 그의 기입 방법
KR20070073307A (ko) 강유전체 메모리 장치 및 그것의 기입 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee