JP4295253B2 - 強誘電体記憶装置 - Google Patents
強誘電体記憶装置 Download PDFInfo
- Publication number
- JP4295253B2 JP4295253B2 JP2005197945A JP2005197945A JP4295253B2 JP 4295253 B2 JP4295253 B2 JP 4295253B2 JP 2005197945 A JP2005197945 A JP 2005197945A JP 2005197945 A JP2005197945 A JP 2005197945A JP 4295253 B2 JP4295253 B2 JP 4295253B2
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- potential
- complementary
- circuit
- ferroelectric capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2273—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2297—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
Description
とができる。
《第1実施形態》
以下、図1から図7および図11から図14の図面に基づいて、本発明の第1実施形態を説明する。
<強誘電体メモリの原理>
図11は、強誘電体メモリの構成例を示す回路図である。この回路は、相互に相補のデータを記憶する強誘電体容量C1およびC0と、強誘電体容量C1およびC0それぞれのデータを入出力するためのビット線BLおよび相補ビット線xBLと、強誘電体容量C1およびビット線BLを選択的に接続するnチャネルMOS(Metal-Oxide Semiconductor
)電界効果トランジスタ(FET)103と、強誘電体容量C0および相補ビット線xBLを選択的に接続するnチャネルMOSFET104と、nチャネルMOSFET103および104のゲート電圧を制御するワード線WLと、強誘電体容量C1(およびC0)のnチャネルMOSFET103(および104)側に対向する側の端子に接続されるプレート線と、ビット線BLおよび相補ビット線xBLの間の電位差を増幅するセンスアンプ101とを有している。以下、nチャネルMOSFETをトランジスタという。
び相補ビット線xBLを選択的に接続する。また、センスアンプ101は、ビット線BLおよび相補ビット線xBLに接続され、ビット線BLおよび相補ビット線xBLの間の電位差を増幅する。
<強誘電体メモリの基本構成>
図1に、本実施形態の強誘電体メモリの基本回路を示す。この強誘電体メモリは、図11の回路と同様に、強誘電体容量C1、C0を含むメモリセル100と、ビット線BLおよび相補ビット線xBLの電位差を増幅するセンスアンプ101とを有している。ワード線WLおよびプレート線PLの接続関係は、図11の場合と同様である。
き抜くための電流源110と、電流源110を制御するリファレンス回路200が付加されている点にある。なお、リファレンス回路200は、多数のメモリセル100に対して1つ設ければよい。電流源110とリファレンス回路200とが本発明の電位制御回路に相当する。
値電圧Vthとなる。
<実施例>
図4に、本発明の第1実施形態に係る強誘電体メモリの回路構成を示す。図4の誘電体メモリでは、図1に示した基本回路に対して、さらに、第2のリファレンス回路210およびタイミング発生回路1(本発明の判定回路に相当)が追加されている。リファレンス回路210とタイミング発生回路1とが本発明のタイミング制御回路に相当する。図4において、第2のリファレンス回路210およびタイミング発生回路1以外の構成は、図1の基本回路と同様である。そこで、図1と同一の構成要素については、同一の符号を付してその説明を省略する。
に、プレート線PLおよびスイッチ制御線SWがハイレベルになると、インバータ13の入力側N01に、相補リファレンスビット線Trefの検出信号VTrefが入力される。インバータ13は検出信号VTrefを反転増幅し、出力側N02から出力する。
《第2実施形態》
図8から図10の図面に基づいて、本発明の第2実施形態を説明する。上記第1実施形態では、リファレンス強誘電体容量CR0を読み出すときの相補リファレンスビット線Trefの電位変化を検知して、メモリセルのビット線BLおよび相補ビット線xBLの電位差ΔVBLを検知するセンスアンプ101の活性化タイミングを決定した。
することができる。
上記実施形態では、スイッチング素子103、104、105、106、201、203、204、および211として、いずれもn型のMOSFETを想定し、ゲート電圧がハイレベルになるとオンになるとして説明した。しかし、本発明の実施は、このような構成に限定されものではない。すなわち、各スイッチング素子としてローレベルでオンとなるp型のMOSFETを使用してもよい。
(付記1)
分極によってデータを保持する強誘電体容量と、
前記強誘電体容量に対してデータを入出力するビット線と、
前記強誘電体容量および前記ビット線を選択的に接続する第1のスイッチング素子と、
前記ビット線および基準電位に接続される第1のトランジスタと、
固定データを保持するリファレンス強誘電体容量と、
前記リファレンス強誘電体容量に対してデータを入出力するリファレンスビット線と、
前記リファレンス強誘電体容量および前記リファレンスビット線を選択的に接続するリファレンススイッチング素子と、
前記リファレンスビット線および前記基準電位に接続される第2のトランジスタと、
前記ビット線が前記強誘電体容量に接続されているときに前記ビット線の電位を制御するとともに、前記リファレンスビット線が前記リファレンス強誘電体容量に接続されているときに前記リファレンスビット線の電位を制御する電位制御回路と、
前記ビット線のデータを検出する検出タイミングを制御するタイミング制御回路とを備える強誘電体記憶装置。(1)
(付記2)
前記電位制御回路は、前記第1のトランジスタと第2のトランジスタとによってカレントミラー回路を形成する付記1に記載の強誘電体記憶装置。(2)
(付記3)
さらに、前記強誘電体容量が保持するデータに対して相補のデータを保持する相補強誘電体容量と、
前記相補強誘電体容量に対してデータを入出力する相補ビット線と、
前記相補強誘電体容量および前記相補ビット線を選択的に接続する第2のスイッチング素子と、
前記相補ビット線および前記基準電位に接続される第3のトランジスタと、を備え、
前記電位制御回路は、前記第1、第2、および第3のトランジスタによってカレントミラー回路を形成し、
前記タイミング制御回路は、前記ビット線と相補ビット線との電位差が定常状態に達する前の時点に前記検出タイミングを設定する付記1または2に記載の強誘電体記憶装置。(3)
(付記4)
さらに、前記リファレンス強誘電体容量が保持するデータに対して相補のデータを保持する相補リファレンス強誘電体容量と、
前記相補リファレンス強誘電体容量に対してデータを入出力する相補リファレンスビット線と、
前記相補リファレンス強誘電体容量および前記相補リファレンスビット線を選択的に接
続する第2のリファレンススイッチング素子と、
前記相補リファレンスビット線および前記基準電位に接続される第4のトランジスタと、を備え、
前記電位制御回路は、前記第1、第2、第3、および第4のトランジスタによってカレントミラー回路を形成し、
前記タイミング制御回路は、前記相補リファレンスビット線の電位が所定の範囲に到達したか否かを判定する判定回路を有する付記3に記載の強誘電体記憶装置。(4)
(付記5)
前記判定回路は、前記前記相補リファレンスビット線から検出される検出信号の基準レベルをシフトするレベルシフト回路と、前記基準レベルがシフトされた検出信号が所定のレベルに達しか否かを判定する信号レベル判定回路とを含む付記4に記載の強誘電体記憶装置。(5)
(付記6)
前記レベルシフト回路は、前記検出信号の変動成分を通し直流成分を遮断する容量素子と、
前記容量素子を通過する変動成分を増幅する増幅器と、
前記増幅器の入力信号レベルと出力信号レベルとを所定の整合電位に略整合させる等価器回路と、
前記検出信号が入力する前記容量素子の入力側端子を前記基準電位に接続することにより前記容量素子の入力側端子を前記基準電位からシフトさせる抵抗素子と、
前記検出信号を前記容量素子の前記入力側端子に入力させる第3のスイッチング素子と、
前記検出信号が前記容量素子の入力側端子に入力されたときに、前記入力側端子から前記抵抗素子を切り離す第4のスイッチング素子と含み、
前記抵抗素子の切り離しによって前記容量素子が接続される前記増幅器の入力側を前記整合電位からシフトさせる付記5に記載の強誘電体記憶装置。(6)
(付記7)
前記ビット線および前記相補ビット線間の電位差を増幅するセンスアンプをさらに備え、
前記タイミング制御回路は、前記センスアンプの活性化タイミングを制御する活性化信号を発生する付記1から6のいずれかに記載の強誘電体記憶装置。(7)
(付記8)
前記センスアンプの活性化タイミングの限界時点を示す限界時点信号と前記活性化信号の少なくとも一方の信号により前記センスアンプを活性化する回路をさらに備える付記7に記載の強誘電体記憶装置。(8)
(付記9)
相補データをそれぞれ保持する強誘電体容量と、
前記強誘電体容量から相補データをそれぞれ出力するビット線と、
前記ビット線に出力される相補データの両方が安定化する前に該相補データの電位差を検出する検出回路と、
を備えることを特徴とする強誘電体記憶装置。(9)
(付記10)
前記強誘電体容量に保持されるデータが前記ビット線に読み出される場合に、前記ビット線の電位を引き下げる電位制御回路を更に有することを特徴とする付記9に記載の強誘電体記憶装置。
(付記11)
相補データをそれぞれ保持する強誘電体容量と、
前記強誘電体容量から相補データをそれぞれ出力するビット線と、
前記強誘電体容量に電圧を印加するプレート線と、
前記強誘電体容量のデータ出力を指示するワード線と、
前記ワード線によりデータ出力が指示され、かつ前記プレート線により電圧が印加される場合に、前記ビット線の電位を引き下げる電圧制御回路と、
前記ビット線に出力される相補データの両方が安定化する前に該相補データの電位差を検出する検出回路と
を備えることを特徴とする強誘電体記憶装置。(10)
10 レベルシフト回路
11 シュミット回路
12 イコライザ
13、17インバータ
15、16スイッチング素子
100、100R、100T メモリセル
103、104、105、106 スイッチング素子
110 定電流回路
201、203,204、211 スイッチング素子
M0、M1、M2、M4 トランジスタ
BL ビット線
Lref リファレンスビット線
PL プレート線
SW スイッチ制御線
Tref 相補リファレンスビット線
WL ワード線
xBL 相補ビット線
Claims (7)
- 分極によってデータを保持する強誘電体容量と、
前記強誘電体容量に対してデータを入出力するビット線と、
前記強誘電体容量および前記ビット線を選択的に接続する第1のスイッチング素子と、
前記ビット線および基準電位に接続される第1のトランジスタと、
固定データを保持するリファレンス強誘電体容量と、
前記リファレンス強誘電体容量に対してデータを入出力するリファレンスビット線と、
前記リファレンス強誘電体容量および前記リファレンスビット線を選択的に接続するリファレンススイッチング素子と、
前記リファレンスビット線および前記基準電位に接続される第2のトランジスタと、
前記ビット線が前記強誘電体容量に接続されているときに前記ビット線の電位を制御するとともに、前記リファレンスビット線が前記リファレンス強誘電体容量に接続されているときに前記リファレンスビット線の電位を制御する電位制御回路と、
前記ビット線のデータを検出する検出タイミングを制御するタイミング制御回路とを備え、
前記電位制御回路は、前記第1のトランジスタと第2のトランジスタとによってカレントミラー回路を形成する強誘電体記憶装置。 - さらに、前記強誘電体容量が保持するデータに対して相補のデータを保持する相補強誘電体容量と、
前記相補強誘電体容量に対してデータを入出力する相補ビット線と、
前記相補強誘電体容量および前記相補ビット線を選択的に接続する第2のスイッチング素子と、
前記相補ビット線および前記基準電位に接続される第3のトランジスタと、を備え、
前記電位制御回路は、前記第1、第2、および第3のトランジスタによってカレントミラー回路を形成し、
前記タイミング制御回路は、前記ビット線と相補ビット線との電位差が定常状態に達する前の時点に前記検出タイミングを設定する請求項1に記載の強誘電体記憶装置。 - さらに、前記リファレンス強誘電体容量が保持するデータに対して相補のデータを保持
する相補リファレンス強誘電体容量と、
前記相補リファレンス強誘電体容量に対してデータを入出力する相補リファレンスビット線と、
前記相補リファレンス強誘電体容量および前記相補リファレンスビット線を選択的に接続する第2のリファレンススイッチング素子と、
前記相補リファレンスビット線および前記基準電位に接続される第4のトランジスタと、を備え、
前記電位制御回路は、前記第1、第2、第3、および第4のトランジスタによってカレントミラー回路を形成し、
前記タイミング制御回路は、前記相補リファレンスビット線の電位が所定の範囲に到達したか否かを判定する判定回路を有する請求項2に記載の強誘電体記憶装置。 - 前記判定回路は、前記前記相補リファレンスビット線から検出される検出信号の基準レベルをシフトするレベルシフト回路と、前記基準レベルがシフトされた検出信号が所定のレベルに達しか否かを判定する信号レベル判定回路とを含む請求項3に記載の強誘電体記憶装置。
- 前記レベルシフト回路は、前記検出信号の変動成分を通し直流成分を遮断する容量素子と、
前記容量素子を通過する変動成分を増幅する増幅器と、
前記増幅器の入力信号レベルと出力信号レベルとを所定の整合電位に略整合させる等価器回路と、
前記検出信号が入力する前記容量素子の入力側端子を前記基準電位に接続することにより前記容量素子の入力側端子を前記基準電位からシフトさせる抵抗素子と、
前記検出信号を前記容量素子の前記入力側端子に入力させる第3のスイッチング素子と、
前記検出信号が前記容量素子の入力側端子に入力されたときに、前記入力側端子から前記抵抗素子を切り離す第4のスイッチング素子と含み、
前記抵抗素子の切り離しによって前記容量素子が接続される前記増幅器の入力側を前記整合電位からシフトさせる請求項4に記載の強誘電体記憶装置。 - 前記ビット線および前記相補ビット線間の電位差を増幅するセンスアンプをさらに備え、
前記タイミング制御回路は、前記センスアンプの活性化タイミングを制御する活性化信号を発生する請求項2から5のいずれかに記載の強誘電体記憶装置。 - 前記センスアンプの活性化タイミングの限界時点を示す限界時点信号と前記活性化信号の少なくとも一方の信号により前記センスアンプを活性化する回路をさらに備える請求項6に記載の強誘電体記憶装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005197945A JP4295253B2 (ja) | 2005-07-06 | 2005-07-06 | 強誘電体記憶装置 |
TW094136689A TWI298161B (en) | 2005-07-06 | 2005-10-20 | Ferroelectric storage device |
US11/258,227 US7200029B2 (en) | 2005-07-06 | 2005-10-26 | Ferroelectric storage device |
KR1020050109604A KR100756612B1 (ko) | 2005-07-06 | 2005-11-16 | 강유전체 기억 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005197945A JP4295253B2 (ja) | 2005-07-06 | 2005-07-06 | 強誘電体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007018585A JP2007018585A (ja) | 2007-01-25 |
JP4295253B2 true JP4295253B2 (ja) | 2009-07-15 |
Family
ID=37618155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005197945A Active JP4295253B2 (ja) | 2005-07-06 | 2005-07-06 | 強誘電体記憶装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7200029B2 (ja) |
JP (1) | JP4295253B2 (ja) |
KR (1) | KR100756612B1 (ja) |
TW (1) | TWI298161B (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007063678A1 (de) * | 2007-08-06 | 2010-07-15 | Qimonda Ag | Halbleiterspeicher und Verfahren zum Betreiben eines Halbleiterspeichers |
US7933138B2 (en) * | 2009-01-30 | 2011-04-26 | Texas Instruments Incorporated | F-RAM device with current mirror sense amp |
CN102742001B (zh) * | 2010-02-05 | 2017-03-22 | 株式会社半导体能源研究所 | 半导体装置 |
US8686415B2 (en) * | 2010-12-17 | 2014-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP5733033B2 (ja) * | 2011-06-06 | 2015-06-10 | 富士通セミコンダクター株式会社 | 強誘電体メモリ |
JP2013033566A (ja) * | 2011-08-01 | 2013-02-14 | Fujitsu Semiconductor Ltd | 半導体メモリおよびシステム |
JP6538426B2 (ja) | 2014-05-30 | 2019-07-03 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子機器 |
US10083731B2 (en) * | 2016-03-11 | 2018-09-25 | Micron Technology, Inc | Memory cell sensing with storage component isolation |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001319472A (ja) | 2000-05-10 | 2001-11-16 | Toshiba Corp | 半導体記憶装置 |
JP4099349B2 (ja) | 2002-06-04 | 2008-06-11 | 富士通株式会社 | 強誘電体メモリ |
JP4093827B2 (ja) * | 2002-08-28 | 2008-06-04 | 富士通株式会社 | タイミング調整回路 |
KR100506450B1 (ko) | 2003-01-24 | 2005-08-05 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리를 이용한 테스트 모드 제어 장치 |
KR100506459B1 (ko) | 2003-09-08 | 2005-08-05 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리 장치 |
KR100568866B1 (ko) * | 2004-02-09 | 2006-04-10 | 삼성전자주식회사 | 강유전체 메모리에서 기준전압 발생장치 및 그에 따른구동방법 |
JP4079910B2 (ja) * | 2004-05-28 | 2008-04-23 | 富士通株式会社 | 強誘電体メモリ |
-
2005
- 2005-07-06 JP JP2005197945A patent/JP4295253B2/ja active Active
- 2005-10-20 TW TW094136689A patent/TWI298161B/zh not_active IP Right Cessation
- 2005-10-26 US US11/258,227 patent/US7200029B2/en active Active
- 2005-11-16 KR KR1020050109604A patent/KR100756612B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
JP2007018585A (ja) | 2007-01-25 |
KR20070005445A (ko) | 2007-01-10 |
TW200703329A (en) | 2007-01-16 |
KR100756612B1 (ko) | 2007-09-10 |
US20070008766A1 (en) | 2007-01-11 |
TWI298161B (en) | 2008-06-21 |
US7200029B2 (en) | 2007-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4295253B2 (ja) | 強誘電体記憶装置 | |
US8953384B2 (en) | Sense amplifier for flash memory | |
US7714617B2 (en) | Signal driver circuit having an adjustable output voltage | |
US7139185B2 (en) | FeRAM having common main bit line | |
US5663915A (en) | Amplifier and method for sensing having a pre-bias or coupling step | |
JP2003068070A (ja) | 不揮発性強誘電体メモリ装置の参照電圧発生回路 | |
JPH10106271A (ja) | ラッチ型感知増幅部及びメモリ読出回路 | |
JPH08501895A (ja) | 雑音を低減した高速メモリセンス増幅器 | |
US4404660A (en) | Circuit and method for dynamically adjusting the voltages of data lines in an addressable memory circuit | |
EP1035652B1 (en) | Capacitive coupled driver circuit | |
JP2002042496A (ja) | 強誘電体メモリ | |
US6522593B2 (en) | Sense amplifier circuit for semiconductor device | |
CN111383675B (zh) | 集成电路和存储器 | |
JP4079910B2 (ja) | 強誘電体メモリ | |
US8106686B2 (en) | Integrated circuit | |
KR100798765B1 (ko) | 반도체 메모리 소자 | |
KR100492782B1 (ko) | 타이밍 레퍼런스 제어 기능을 갖는 불휘발성 강유전체메모리 장치 및 그 제어 방법 | |
KR100312478B1 (ko) | 고전압 발생기 | |
JP2623257B2 (ja) | ダイナミック型半導体記憶装置 | |
JPH09259590A (ja) | 半導体記憶装置 | |
JP3315998B2 (ja) | 半導体記憶装置 | |
KR100798736B1 (ko) | 반도체 메모리 소자 | |
KR100771547B1 (ko) | 반도체 장치 | |
JP3809651B2 (ja) | 遅延回路、強誘電体メモリ装置、及び電子機器 | |
KR100516692B1 (ko) | 타이밍 레퍼런스 제어 기능을 갖는 불휘발성 강유전체메모리 장치 및 그 제어 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090331 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090409 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4295253 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140417 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |