KR100798765B1 - 반도체 메모리 소자 - Google Patents

반도체 메모리 소자 Download PDF

Info

Publication number
KR100798765B1
KR100798765B1 KR1020060044164A KR20060044164A KR100798765B1 KR 100798765 B1 KR100798765 B1 KR 100798765B1 KR 1020060044164 A KR1020060044164 A KR 1020060044164A KR 20060044164 A KR20060044164 A KR 20060044164A KR 100798765 B1 KR100798765 B1 KR 100798765B1
Authority
KR
South Korea
Prior art keywords
voltage
bit line
sense amplifier
power supply
pull
Prior art date
Application number
KR1020060044164A
Other languages
English (en)
Other versions
KR20070036628A (ko
Inventor
장채규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to US11/528,520 priority Critical patent/US7447100B2/en
Publication of KR20070036628A publication Critical patent/KR20070036628A/ko
Application granted granted Critical
Publication of KR100798765B1 publication Critical patent/KR100798765B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 메모리 소자에 관한 것으로, 특히 전원전압의 전위레벨이 변동하는 것에 상관없이 비트 라인 센스앰프의 센싱(sensing) 동작을 빠르게 확보하기 위하여 적용하는 오버 드라이빙 회로(Over-driving scheme)에 관한 것이다. 본 발명에 의하면, 비트 라인 오버 드라이빙 동작이 진행되는 상태에서 전원전압(VDD)의 전위레벨이 변동하는 경우 오버 드라이빙 전압을 드라이빙하는 타이밍과 방전하는 타이밍을 전원전압(VDD)의 전위레벨 변동에 따라 조절되도록 함으로써 오버 드라이빙의 효율이 저하되는 것을 방지할 수 있다.
오버 드라이빙, 센스앰프, 전원전압

Description

반도체 메모리 소자{Over-driving SCHEME OF SEMICONDUCTOR MEMORY DEVICE}
도 1은 종래의 오버 드라이빙(Over-Driving) 회로를 포함하는 비트 라인 센싱회로를 도시한 회로도.
도 2는 본 발명의 실시 예에 따른 전원전압(VDD)의 변동을 감지하는 장치를 도시한 회로도.
도 3은 본 발명의 실시 예에 따른 오버 드라이빙((Over-Driving) 회로를 포함하는 비트 라인 센싱회로를 도시한 회로도.
*도면의 주요 부분에 대한 부호의 설명.
100 : 전원전압(VDD) 변동 감지 장치.
200 : 오버 드라이빙((Over-Driving) 회로를 포함하는 비트 라인 센싱회로.
120 : 커런트-미러(current mirror).
140 : 레벨 쉬프터(Level shifter)
210 : 코어전압공급부
220 : 전원전압공급부
230 : 방전전압부
240 : 고전압공급부
250 : 전압조절부
260 : 고전압제어부
270 : 비트 라인 센스앰프
본 발명은 반도체 메모리 소자에 관한 것으로, 특히 전원전압의 전위레벨이 변동하는 것에 상관없이 비트 라인 센스앰프의 센싱(sensing) 동작을 빠르게 확보하기 위하여 적용하는 오버 드라이빙 회로(over-driving scheme)에 관한 것이다.
반도체 메모리 소자의 전력 소모를 줄이고 소자의 신뢰성을 확보하기 위하여, 메모리 소자 내부에서 사용되는 전원 전압은 계속 낮아지고 있다. 이에 따라 전력소비는 자연스럽게 줄어드는 반면 반도체 메모리소자를 구성하는 회로들 및 소자들이 감지해야 할 전압 및 전류의 범위는 점점 더 축소되고 있다. 즉, 전압 및 전류에 대한 마진이 줄어들고 있다. 따라서, 보다 정밀한 감지동작을 수행하는 회로들 및 소자들이 필요하고, 이와 병행해서 전송하여야 할 신호들을 전송받는 회로들 및 소자들이 충분히 감지할 수 있는 범위로 증폭하여 주는 센싱 회로들의 필요 성도 증가하고 있다.
일반적으로, 반도체 메모리 소자에서 대표적인 센싱 회로로는 메모리 셀에 저장된 데이터를 읽거나 기록할 때 데이터를 증폭하는 용도로 사용되는 비트 라인 센스앰프(BLSA)가 있다.
상기 비트 라인 센스앰프(BLSA)는 반도체 메모리 소자의 집적도가 증가함에 따라 더욱 고성능화가 요구된다. 하지만, 비트 라인 센스앰프(BLSA)에서 풀 업하는 소자와 풀 다운하는 소자에 걸리는 부하(load)가 증가하면 증가할 수 록 원하는 전위레벨까지 증폭을 하는 작업은 점점 더 많은 시간을 필요로 하고, 때로는 원하는 레벨까지 증폭하지 못하는 경우도 생기게 된다. 때문에 이를 보완하기 위해서 비트 라인 센스앰프에서는 외부전압(VEXT = 전원전압(VDD))과 코어전압(VCORE)을 함께 사용하는 오버 드라이빙(over-driving) 방식을 사용하여 센스앰프의 풀 업 라인(RTO : Restore)을 구동하였다. 즉, 센스앰프에서 증폭되는 데이터의 증폭속도를 향상시키기 위하여 코어전압(VCORE)보다 높은 외부전압(VEXT = 전원전압(VDD))으로 풀 업 라인(RTO)을 상승시키고 이후에는 코어전압(VCORE)을 풀 업 라인(RTO)에 적용하는 방법을 사용하였다.
도 1은 종래의 오버 드라이빙(over-driving) 회로를 포함하는 비트 라인 센싱회로를 도시한 블록도이다.
도 1을 참조하면, 종래의 오버 드라이빙(over-driving) 회로는 코어전압(VCORE)을 비트 라인 센스앰프(40)의 풀 업 라인(RTO)에 드라이빙하는 코어전압공 급부(10)와, 외부전압(VEXT = 전원전압(VDD))을 비트 라인 센스앰프(40)의 풀 업 라인(RTO)에 드라이빙하는 전원전압공급부(20)와, 비트 라인 센스앰프(40)의 풀 업 라인(RTO)에 드라이빙된 전압을 방전하는 방전부(30), 및 비트 라인 센스앰프(40)로 구성되어 있다.
그런데, 종래의 오버 드라이빙(over-driving) 회로에서는 비트 라인 센스앰프에서 오버 드라이빙을 하기 위해 사용되는 외부전압(VEXT = 전원전압(VDD))이 설정된 전위레벨 - 전원전압은 DRAM을 동작시키기 위해 인가되는 전원으로서 일반적으로 SDR DRAM에서는 3.3V, DDR DRAM과 LPSDR에서는 2.5V, DDR2 DRAM에서는 1.8V, Rambus DRAM 2.5V의 전위레벨을 가진다. - 보다 더 높은 전위레벨(high_VDD)이나 더 낮은 전위레벨(low_VDD)로 변동하는 것에 관계없이 언제나 동일한 오버 드라이빙 타이밍과 동일한 외부전압(VEXT = 전원전압(VDD))을 적용하여 오버 드라이빙 동작을 수행한다.
이러한 경우, 외부전압(VEXT = 전원전압(VDD))의 변동으로 인해 더 높은 전위레벨(high_VDD)이 센스앰프의 풀 업 라인(RTO)에 전달되면, 코어전압잡음(VVORE Noise)발생 및 메모리 셀의 캐패시턴스 스트레스(capacitance stress)를 증가시키는 부작용(side effect)이 발생한다. 그렇게 되면 필요없는 높은 전위레벨로 인해 낭비되는 전류(current)가 발생한다.
마찬가지로, 더 낮은 전위레벨(low_VDD)이 센스앰프의 풀 업 라인(RTO)에 전 달되면 오버 드라이빙의 전위레벨이 충분하지 않기 때문에 비트 라인 센스앰프에서 셀에 저장되어있던 데이터를 원하는 전위레벨까지 증폭을 하는데 많은 시간이 걸린다. 그렇게 되면, 오버 드라이빙 동작의 효율이 저하된다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 오버 드라이빙 구간에서 전원전압의 변동에 의해 낭비되는 전류를 줄이고, 오버 드라이빙 동작의 효율이 저하되는 것을 방지할 수 있는 반도체 메모리 소자를 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 비트 라인 센스앰프; 전원전압의 전위레벨이 설정된 전위레벨과 다르게 변동하는 것을 감지한 것에 응답하여 출력되는 제1신호와 제2신호의 전위레벨을 결정하는 전압변동감지수단; 상기 제2신호에 응답하여 고전압이 상기 비트 라인 센스앰프의 풀 업 라인에 드라이빙되는 것을 제어하는 고전압제어수단; 및 상기 제1신호에 응답하여 코어전압과 상기 전원전압을 상기 센스앰프의 풀 업 라인에 드라이빙하는 시간을 각각 조절하고, 상기 센스앰프의 풀 업 라인에 드라이빙되어 있는 전압을 방전하는 시간을 조절함으로써 상기 비트 라인 센스앰프의 풀 업 라인에 드라이빙되는 전압의 전위레벨을 조절하는 전압조절수단을 구비하는 반도체 메모리 소자를 제공한다.
본 발명에서는 비트 라인 오버 드라이빙 동작이 진행되는 상태에서 전원전압의 전위레벨이 변동할 경우, 이를 감지하여 비트 라인 센스앰프의 풀 업 라인에 오버 드라이빙 전압을 충전하는 시간과 비트 라인 센스앰프의 풀 업 라인에 드라이빙된 전압을 방전하는 시간을 조절하여 더 높은 전위레벨을 갖는 전원전압으로 인해 낭비되는 전류를 방지하고, 더 낮은 전위레벨을 갖는 전원전압으로 인해 오버 드라이빙의 효율이 저하되는 것을 방지할 수 있다. 이를 위해서는 비트 라인 오버 드라이빙 동작이 진행되는 상태에서 전원전압의 전위레벨이 변동하는 것을 감지하고, 그 값에 응답하여 비트 라인 센스앰프의 풀 업 라인에 오버 드라이빙 전압을 충전하는 시간과 비트 라인 센스앰프의 풀 업 라인에 드라이빙된 전압을 방전하는 시간을 조절할 수 있는 오버 드라이빙 회로가 필요하다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에서 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예에서는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2는 본 발명의 실시 예에 따른 전원전압(VDD)의 변동을 감지하는 장치를 도시한 회로도이다.
도 2를 참조하면, 본 발명의 실시 예에 따른 전원전압(VDD)의 변동을 감지하는 장치(100)는, PVT(Process Voltage Temperature)변동에 의해 전원전압의 전위레 벨이 설정된 전위레벨(Normal VDD) - 전원전압(VDD)은 DRAM을 동작시키기 위해 인가되는 전원으로서 일반적으로 SDR DRAM에서는 3.3V, DDR DRAM과 LPSDR에서는 2.5V, DDR2 DRAM에서는 1.8V, Rambus DRAM 2.5V의 전위레벨을 가진다. - 보다 높거나 낮게 변할 수 있는 전원전압(High VDD or Low VDD)과 PVT변동과 상관없이 언제나 일정한 전위레벨을 갖는 고정전압(VREF)을 입력받아 전원전압(VDD)의 변동(High VDD or Normal VDD or Low VDD)에 따라 출력전압(Out_Mirror)의 전위레벨이 변동되는 커런트-미러(current mirror) 회로(120)와, 커런트-미러(current mirror) 회로(120)의 출력전압(Out_Mirror)을 입력받아 위상을 반전한 전위레벨을 드라이빙하여 X노드(Node X)로 출력하는 제1인버터(INV1)와, X노드(Node X)에 드라이빙된 신호를 입력받아 위상을 반전하여 제1신호로서 출력하는 제2인버터(INV2), 및 X노드(Node X)에 걸린 신호의 논리레벨에 응답하여 전원전압(VDD)의 전위레벨이 변동한 경우에는 변동전압(고전압(VPP) or 코어전압(VCORE))을 제2신호로서 출력하고, 변동이 없을 경우 전원전압(VDD)을 제2신호로서 출력하는 레벨 쉬프터(Level shifter, 140)를 구비한다.
여기서, X노드에 드라이빙되는 전압의 전위레벨은 커런트-미러(current mirror) 회로(120)에서 전원전압(VDD)의 전위레벨이 변동하는 경우(High VDD or Low VDD)에 드라이빙되는 논리레벨과, 전원전압(VDD)의 전위레벨이 변동하지 않는 경 우(Normal VDD)에 드라이빙되는 논리레벨이 서로 반대의 위상을 가진다.
또한, 레벨 쉬프터(Level shifter, 140)에서는 PVT변동에 의해 전원전압(VDD)의 전위레벨이 설정된 전위레벨(Normal VDD)보다 더 낮게 변동하는 경우(Low VDD)에 레벨 쉬프터(Level shifter, 140)에서 전원전압(VDD)이 변동하는 경우(High VDD or Low VDD)에 제2신호로서 출력되는 변동전압을 고전압(VPP)으로 하여 출력하고, PVT변동에 의해 전원전압(VDD)의 전위레벨이 설정된 전위레벨(Normal VDD)보다 더 높게 변동하는 경우(High VDD)에 레벨 쉬프터(Level shifter, 140)에서 전원전압(VDD)이 변동하는 경우(High VDD or Low VDD)에 제2신호로서 출력되는 변동전압을 코어전압(VCORE)으로 하여 출력한다.
전술한 본 발명에서 실시 예를 든 전원전압(VDD)의 변동을 감지하는 장치(100)는 전원전압(VDD)의 전위레벨이 더 낮게 변동하는 경우(Low VDD)와 변동이 없는경우(Normal VDD)를 감지했지만, 설계자의 설정에 따라 반대로 전원전압(VDD)의 전위레벨이 더 높게 변동하는 경우(High VDD)를 감지하도록 변경할 수도 있다.
도 3은 본 발명의 실시 예에 따른 오버 드라이빙((Over-Driving) 회로를 포함하는 비트 라인 센싱회로를 도시한 회로도이다.
도 3을 참조하면, 본 발명의 실시 예에 따른 오버 드라이빙((Over-Driving) 회로를 포함하는 비트 라인 센싱회로(200)는, 코어전압(VCORE)의 전위레벨을 비트 라인 센스앰프(270)의 풀 업 라인(RTO)에 드라이빙하는 코어전압공급부(210)와, 외부전압(VEXT = 전원전압(VDD))을 비트 라인 센스앰프(270)의 풀 업 라인(RTO)에 드라이빙하는 전원전압공급부(220)와, 비트 라인 센스앰프(270)의 풀 업 라인(RTO)에 드라이빙된 전압을 방전하는 방전부(230)와, 고전압(VPP)을 비트 라인 센스앰프(270)의 풀 업 라인(RTO)에 드라이빙 하는 고전압공급부(240)와, 도 2에서 도시된 전원전압(VDD)의 변동을 감지하는 장치(100)에 의해 감지된 전원전압(VDD)이 변동하는 경우(High VDD or Low VDD) 또는 변동하지 않는 경우(Normal VDD)에 응답하여 출력되는 제1신호에 따라 코어전압(VCORE)과 전원전압(VDD)을 비트 라인 센스앰프(270)의 풀 업 라인(RTO)에 드라이빙 하는 시간을 각각 조절하고, 비트 라인 센스앰프(270)의 풀 업 라인(RTO)에 드라이빙 되어 있는 전압을 방전하는 시간을 조절함으로써 비트 라인 센스앰프(270)의 풀 업 라인(RTO)에 드라이빙되는 전압의 전위레벨을 조절하는 전압조절부(250)과, 도 2에서 도시된 전원전압(VDD)의 변동을 감지하는 장치(100)에 의해 감지된 전원전압(VDD)이 변동하는 경우(High VDD or Low VDD) 또는 변동하지 않는 경우(Normal VDD)에 응답하여 출력되는 제2신호에 따라 고전압(VPP)고전압(VPP)을 비트 라인 센스앰프(270)의 풀 업 라인(RTO)에 드라이빙하는 것을 제어하는 고전압제어부(260), 및 비트 라인 센스앰프(270)를 구비한다.
여기서, 본 발명의 실시 예에 따른 오버 드라이빙((Over-Driving) 회로를 포함하는 비트 라인 센싱회로(200)의 구성요소 중 전압조절부(250)는, 도 2에서 도시된 전원전압(VDD)의 변동을 감지하는 장치(100)에서 출력된 제1신호에 응답하여 출력되는 제1충전전압(core_ch)과 제2충전전압(VEXT_ch) 및 방전전압(Disch)의 전위레벨을 결정하는 레벨검출기(Level Det, 252)와, 도 2에서 도시된 전원전압(VDD)의 변동을 감지하는 장치(100)에서 출력된 제1신호와 제1충전전압(core_ch)에 응답하여 코어전압공급부(210)을 제어하는 코어조절신호(core_con)를 출력함으로써 코어전압(VCORE)이 비트 라인 센스앰프(270)의 풀 업 라인(RTO)에 드라이빙 하는 시간을 조절하는 코어전압조절부(254)과, 도 2에서 도시된 전원전압(VDD)의 변동을 감지하는 장치(100)에서 출력된 제1신호와 제2충전전압(VEXT_ch)에 응답하여 전원전압공급부(220)를 제어하는 전원조절신호(VEXT_con)를 출력함으로써 전원전압(VDD)이 비트 라인 센스앰프(270)의 풀 업 라인(RTO)에 드라이빙 하는 시간을 조절하는 전원전압조절부(256), 및 도 2에서 도시된 전원전압(VDD)의 변동을 감지하는 장치(100)에서 출력된 제1신호와 방전전압(Disch)에 응답하여 방전부(230)을 제어하는 방전조절신호(Disch_con)를 출력함으로써 비트 라인 센스앰프(270)의 풀 업 라인(RTO)에 드라이빙 되어 있는 전압을 방전하는 시간을 조절하는 방전전압조절부(258)를 구비한다.
여기서, 전술한 전압조절부(250)의 구성요소 중 코어전압조절부(254)는, 도 2에서 도시된 전원전압(VDD)의 변동을 감지하는 장치(100)에서 출력된 제1신호에 응답하여 출력되는 코어조절신호(core_con)의 논리레벨을 제어함으로써 코어전압(VCORE)이 비트 라인 센스앰프(270)의 풀 업 라인(RTO)에 드라이빙되는 것을 온/오프(On/Off) 제어하고, 레벨검출기(Level Det, 252)에서 출력된 제1충전전압(core_ch)의 전위레벨에 응답하여 코어조절신호(core_con)가 로직'하이'(High)로 활성화되어있는 시간을 조절함으로써 비트 라인 센스앰프(270)에 드라이빙된 코어전압(VCORE)의 지속시간을 조절한다.
또한, 전술한 전압조절부(250)의 구성요소 중 전원전압조절부(256)은, 도 2에서 도시된 전원전압(VDD)의 변동을 감지하는 장치(100)에서 출력된 제1신호에 응답하여 출력되는 전원조절신호(VEXT_con)의 논리레벨을 제어함으로써 전원전압(VDD)이 비트 라인 센스앰프(270)의 풀 업 라인(RTO)에 드라이빙되는 것을 온/오프(On/Off) 제어하고, 레벨검출기(Level Det, 252)에서 출력된 제2충전전압(VEXT_ch)의 전위레벨에 응답하여 전원조절신호(VEXT_con)가 로직'하이'(High)로 활성화되어있는 시간을 조절함으로써 비트 라인 센스앰프(270)에 드라이빙된 전원전압(VDD)의 지속시간을 조절한다.
또한, 전술한 전압조절부(250)의 구성요소 중 방전전압조절부(258)은, 도 2에서 도시된 전원전압(VDD)의 변동을 감지하는 장치(100)에서 출력된 제1신호에 응답하여 출력되는 방전조절신호(Disch_con)의 논리레벨을 제어함으로써 비트 라인 센스앰프(270)의 풀 업 라인(RTO)에 드라이빙 되어 있는 전압이 방전되는 것을 온/오프(On/Off) 제어하고, 레벨검출기(Level Det, 252)에서 출력된 방전전압(Disch)의 전위레벨에 응답하여 방전조절신호(Disch_con)가 로직'하이'(High)로 활성화되어있는 시간을 조절함으로써 비트 라인 센스앰프(270)에 드라이빙 되어 있는 전압의 방전시간을 조절한다.
그리고, 본 발명의 실시 예에 따른 오버 드라이빙((Over-Driving) 회로를 포함하는 비트 라인 센싱회로(200)의 구성요소 중 코어전압공급부(210)은, 게이트(Gate)로 입력받은 코어조절신호(core_con)에 응답하여 드레인(Drain)으로 입력받은 코어전압(VVORE)을 비트 라인 센스앰프(270)의 풀 업 라인(RTO)에 드라이빙 하는 것을 조절하는 NMOS트랜지스터를 포함한다.
또한, 본 발명의 실시 예에 따른 오버 드라이빙((Over-Driving) 회로를 포함하는 비트 라인 센싱회로(200)의 구성요소 중 전원전압공급부(220)은, 게이트(Gate)로 입력받은 전원조절신호(VEXT_con)에 응답하여 드레인(Drain)으로 입력받은 전원전압(VDD)을 비트 라인 센스앰프(270)의 풀 업 라인(RTO)에 드라이빙 하는 것을 조절하는 NMOS트랜지스터를 포함한다.
또한, 본 발명의 실시 예에 따른 오버 드라이빙((Over-Driving) 회로를 포함하는 비트 라인 센싱회로(200)의 구성요소 중 방전부(230)은, 게이트(Gate)로 입력받은 방전조절신호(Disch_con)에 응답하여 드레인(Drain)으로 입력받은 비트 라인 센스앰프(270)의 풀 업 라인(RTO)에 드라이빙 되어 있는 전압을 접지전압(Vss)으로 방전하는 것을 조절하는 NMOS트랜지스터를 포함한다.
그리고, 본 발명의 실시 예에 따른 오버 드라이빙((Over-Driving) 회로를 포함하는 비트 라인 센싱회로(200)의 구성요소 중 고전압제어부(260)은, 도 2에서 도시된 전원전압(VDD)의 변동을 감지하는 장치(100)에 의해 감지된 전원전압(VDD)이 변동하는 경우(High VDD or Low VDD) 또는 변동하지 않는 경우(Normal VDD)에 응답하여 출력되는 제2신호에 응답하여 고전압제어신호(VPP_con)를 출력함으로써 고전압(VPP)이 비트 라인 센스앰프(270)의 풀 업 라인(RTO)에 드라이빙 하는 것을 제어하는 데 그 방법은 도 2에서 도시된 전원전압(VDD)의 변동을 감지하는 장치(100)에서 출력되는 제2신호의 전위레벨에 응답하여 고전압제어신호(VPP_con)의 논리레벨을 제어함으로써 고전압(VPP)이 비트 라인 센스앰프(270)의 풀 업 라인(RTO)에 드라이빙 하는 것을 온/오프(On/Off) 제어한다.
또한, 본 발명의 실시 예에 따른 오버 드라이빙((Over-Driving) 회로를 포함하는 비트 라인 센싱회로(200)의 구성요소 중 고전압공급부(240)은, 게이트(Gate)로 입력받은 고전압제어신호(VPP_con)에 응답하여 드레인(Drain)으로 입력받은 고전압(VPP)을 비트 라인 센스앰프(270)의 풀 업 라인(RTO)에 드라이빙 하는 것을 제어하는 NMOS트랜지스터를 포함한다.
도 3을 참조하여 본 발명의 실시 예에 따른 오버 드라이빙(Over-Driving) 회로를 포함하는 비트 라인 센싱회로(200)의 동작을 설명하면 다음과 같다.
도 2에서 도시된 전원전압(VDD)의 변동을 감지하는 장치(100)에서 전원전압(VDD)이 변동하는 것을 감지하게 되면, 레벨 쉬프터(Level shifter, 140)로 부터 출력되는 제1신호와 제2인버터(INV2)로부터 출력되는 제2신호는 도 3에 도시된 레벨검출기(252)와, 코어전압조절부(254)와, 전원전압조절부(256)와, 방전전압조절부(258), 및 고전압조절부(260)으로 입력되어 비트 라인 센스앰프(270)의 풀 업 라인(RTO)에 드라이빙되는 전압의 전위레벨을 결정한다.
여기서, 레벨 검출기(252)는 도 2에 도시된 레벨 쉬프터(Level shifter, 140)로 부터 출력되는 제1신호를 입력받아서 코어전압조절부(254)로 출력하는 제1충전전압(core_ch)과, 전원전압조절부(256)로 출력하는 제2충전전압(VEXT_ch), 및 방전전압조절부(258)로 출력하는 방전전압(Disch)의 전위레벨을 조절한다.
좀 더 구체적인 실시 예를 들어서, 도 2에서 도시된 전원전압(VDD)의 변동을 감지하는 장치(100)에서 전원전압(VDD)이 설정된 전위레벨보다 낮게(Low VDD) 변동하면, 코어전압조절부(254)와 방전전압조절부(258)는 제1신호에 의해 온(On)으로 제어되어 각각 코어조절신호(conre_con)과 방전조절신호(Disch_con)을 로직'하이'(High)로 활성화시킴으로써 비트 라인 센스앰프(270)의 풀 업 라인(RTO)에 코어전압(VCORE)을 드라이빙하거나 비트 라인 센스앰프(270)의 풀 업 라인(RTO)에 드라이빙된 전압을 방전시키지만, 코어전압조절부(254)와 방전전압조절부(258)가 온(On)으로 제어되는 실제 비트 라인 센스앰프(270)의 풀 업 라인(RTO)을 드라이빙하거나 방전하는 동작이 일어나는 타이밍 - 동작순서와 지속시간 - 은 레벨 검출기(252)로부터 출력되는 제1충전전압과 방전전압에 의해 결정된다. 즉, 전원전압(VDD)이 더 낮게 변동하는 본 실시 예에서는 코어전압(VVORE)이 비트 라인 센스앰프(270)의 풀 업 라인에 드라이빙되어서 지속하는 시간을 전원전압(VDD)의 변동이 없는 경우보다 더 길게 함으로써 전원전압(VDD)이 더 낮게 변동하는 것을 보상해준다.
그리고, 전원전압조절부(256)는 제1신호에 의해 오프(Off)로 제어되어 전원조절신호(VEXT_con)를 로직'로우'(Low)로 비 활성화시킴으로써 비트 라인 센스앰프(270)의 풀 업 라인(RTO)에 전원전압(VDD)을 드라이빙하지 않는다. 즉, 비트 라인 센스앰프(270)의 풀 업 라인(RTO)에 드라이빙되는 전압의 전위레벨을 변동하는데 아무런 영향도 미치지 못한다. 또한, 이때는 제2충전신호(VEXT_ch)도 아무런 의미가 없다.
전술한 바와 같이 전원전압조절부(256)이 오프(Off)되어 전원전압(VDD)이 드라이빙되지 않는 대신에, 도 2에 도시된 레벨 쉬프터(Level shifter, 140)로 부터 출력되는 제2신호가 고전압(VPP)이 되어 도 3에 도시된 고전압제어부(260)으로 입력되고 고전압제어부(260)에서 출력되는 고전압제어신호(VPP_con)를 로직'하이'(High)로 활성화시킴으로써 비트 라인 센스 앰프(270)의 풀 업 라인(RTO)에 고전압(VPP)을 드라이빙시킨다. 즉, 오버 드라이빙 동작을 수행하기 위한 전원전 압(VDD)의 전위레벨이 설정된 전위레벨보다 작은 값(Low VDD)을 가지므로 그 차이를 보상해 주기 위해 전원전압(VDD)보다 높은 전위레벨을 가지는 고전압(VPP)을 비트 라인 센스앰프(270)의 풀 업 라인(RTO)에 드라이빙 함으로써 오버 드라이빙 동작시 데이터를 원하는 전위레벨만큼 충분히 증폭하는 것이 가능하다.
반대로 도 2에서 도시된 전원전압(VDD)의 변동을 감지하는 장치(100)에서 전원전압(VDD)이 더 높게 변동하는 것을 감지하게 되면, 코어전압조절부(254)와 전원전압조절부(256) 및 방전전압조절부(258)는 제1신호에 의해 온(On)으로 제어되어 각각 코어조절신호(core_con)와 전원조절신호(VEXT_con) 및 방전조절신호(Disch_con)을 로직'하이'(High)로 활성화시킴으로써 비트 라인 센스앰프(270)의 풀 업 라인(RTO)에 코어전압(VCORE)과 전원전압(VDD) 드라이빙하거나 비트 라인 센스앰프(270)의 풀 업 라인(RTO)에 드라이빙된 전압을 방전시키지만, 코어전압조절부(254)와 전원전압조절부(256) 및 방전전압조절부(258)가 온(On)으로 제어되어 실제 비트 라인 센스앰프(270)의 풀 업 라인(RTO)을 드라이빙하거나 방전하는 동작이 일어나는 타이밍 - 동작순서와 시작시간 및 지속시간 - 은 레벨 검출기(252)로부터 출력되는 제1충전전압(core_ch)과 제2충전전압(VEXT_ch) 및 방전전압(Disch)에 의해 결정된다. 즉, 전원전압(VDD)이 더 높게 변동(High VDD)하는 본 실시 예에서는 비트 라인 센스앰프(270)의 풀 업 라인에 전원전압이 드라이빙되는 것을 유지하는 지속시간을 전원전압(VDD)의 변동이 없는 경우보다 더 짧게 하고, 비트 라인 센스앰 프(270)의 풀 업 라인에 드라이빙이 되어있는 전압을 방전시키는 시작시간을 전원전압(VDD)의 변동이 없는 경우보다 더 빨리 시작하고 지속시간을 더 길게 함으로써 전원전압(VDD)이 더 높게 변동하는 것을 보상해준다.
그리고, 고전압조절부(260)는 도 2에 도시된 레벨 쉬프터(Level shifter, 140)로 부터 출력되는 제2신호가 전원전압(VDD)이 되어 제2신호에 의해 오프(Off)로 제어되어 고전압조절신호(VPP_con)를 로직'로우'(Low)로 비 활성화시킴으로써 비트 라인 센스앰프(270)의 풀 업 라인(RTO)에 고전압(VPP)을 드라이빙하지 않는다. 즉, 오버 드라이빙 동작을 수행하기 위한 전원전압(VDD)의 전위레벨이 설정된 전위레벨보다 높은 값(High VDD)을 가지므로 그 차이를 보상해 주기 위해 비트 라인 센스앰프(270)의 풀 업 라인(RTO)에 전원전압(VDD)을 드라이빙하는 타이밍과 드라이빙 되어있는 전압을 방전하는 타이밍을 조절함으로써 오버 드라이빙 동작시 불필요한 전류의 발생을 억제할 수 있다.
이상에서 살펴본 바와 같이 본 발명의 실시 예를 적용하면, 본 발명에서는 비트 라인 오버 드라이빙 동작이 진행되는 상태에서 전원전압(VDD)의 전위레벨이 변동할 경우에도 비트 라인 센스앰프(270)의 풀 업 라인(RTO)에 오버 드라이빙 전압을 드라이빙하는 타이밍 - 동작순서와 시작시간 및 지속시간 - 과 방전하는 타이밍을 전원전압(VDD)의 전위레벨 변동에 따라 조절되도록 함으로써 센스앰프(270)의 풀 업 라인(RTO)에 드라이빙되는 전압의 전위레벨을 조절한다. 즉, 전원전압(VDD)의 변동하더라도 비트 라인 센스앰프(270)의 풀 업 라인(RTO)에 드라이빙되는 전압은 변동하지 않도록 함으로써 오버 드라이빙의 효율이 저하되는 것을 방지할 수 있다. 그리고, 전술한 바와 같이 전원전압의 변동하는 것을 보상하여 오버 드라이빙의 효율이 저하되는 것을 방지할 수 있다면, 전원전압이 변동에 영향을 받던 메모리 소자의 TRCD - 데이터를 액티브한 시간부터 Writw or Read 동작이 시작되기 전까지 지연되는 시간 - 가 전원전압의 변동에 영향을 받지않도록 할 수도 있다. 즉, 메모리소자의 TRCD가 개선되는 부수적인 효과도 얻을 수 있다.
이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
예컨대, 전술한 실시 예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 비트 라인 오버 드라이빙 동작이 진행되는 상태에서 전원전압(VDD)의 전위레벨이 변동하는 경우 오버 드라이빙 전압을 드라이빙하는 타이밍 - 동작순서와 시작시간 및 지속시간 - 과 방전하는 타 이밍을 전원전압(VDD)의 전위레벨 변동에 따라 조절되도록 함으로써 오버 드라이빙의 효율이 저하되는 것을 방지 할 수 있다.

Claims (19)

  1. 비트 라인 센스앰프;
    전원전압의 전위레벨이 설정된 전위레벨과 다르게 변동하는 것을 감지한 것에 응답하여 출력되는 제1신호와 제2신호의 전위레벨을 결정하는 전압변동감지수단;
    상기 제2신호에 응답하여 고전압이 상기 비트 라인 센스앰프의 풀 업 라인에 드라이빙되는 것을 제어하는 고전압제어수단; 및
    상기 제1신호에 응답하여 코어전압과 상기 전원전압을 상기 비트 라인 센스앰프의 풀 업 라인에 드라이빙하는 시간을 각각 조절하고, 상기 비트 라인 센스앰프의 풀 업 라인에 드라이빙되어 있는 전압을 방전하는 시간을 조절함으로써 상기 비트 라인 센스앰프의 풀 업 라인에 드라이빙되는 전압의 전위레벨을 조절하는 전압조절수단
    을 구비하는 반도체 메모리 소자.
  2. 제1항에 있어서,
    상기 전압조절수단의 제어를 받아서 상기 비트 라인 센스앰프의 풀 업 라인에 상기 코어전압을 드라이빙하는 코어전압공급수단;
    상기 고전압제어수단의 제어를 받아서 상기 비트 라인 센스앰프의 풀 업 라 인에 상기 고전압을 드라이빙하는 고전압공급수단;
    상기 전압조절수단의 제어를 받아서 상기 비트 라인 센스앰프의 풀 업 라인에 상기 전원전압을 드라이빙하는 전원전압공급수단; 및
    상기 전압조절수단의 제어를 받아서 상기 비트 라인 센스앰프의 풀 업 라인에 드라이빙 되어있는 전압을 방전하는 방전수단
    을 더 구비하는 것을 특징으로 하는 반도체 메모리 소자.
  3. 제2항에 있어서,
    상기 전압변동감지수단은,
    PVT(Process, Voltage, temperature)변동에 의해 전위레벨이 설정된 전위레벨과 다르게 변동하는 상기 전원전압과 전위레벨이 변동하지 않는 고정전압을 입력받아 상기 전원전압의 전위레벨 변동에 따라 출력전압의 전위레벨이 변동되는 커런트-미러(current mirror) 회로;
    상기 커런트-미러 회로의 출력전압을 드라이빙하여 X노드로 출력하는 제1인버터;
    상기 X노드에 걸린 신호를 입력받아 상기 제1신호로서 출력하는 제2인버터;
    상기 X노드에 걸린 신호의 논리레벨에 응답하여 상기 전원전압의 전위레벨이 변동하였을 경우 변동전압을 상기 제2신호로서 출력하고, 변동이 없을 경우 전원전압을 제2신호로서 출력하는 레벨쉬프터
    를 구비하는 것을 특징으로 하는 반도체 메모리 소자.
  4. 제3항에 있어서,
    상기 X노드에서는,
    상기 커런트-미러 회로에서 상기 전원전압의 전위레벨이 변동하는 경우에 드라이빙되는 논리레벨과, 상기 전원전압의 전위레벨이 변동하지 않는 경우에 드라이빙되는 논리레벨이 서로 반대의 위상을 가지는 것을 특징으로 하는 반도체 메모리 소자.
  5. 제3항에 있어서,
    상기 레벨쉬프터는,
    PVT변동에 의해 상기 전원전압의 전위레벨이 설정된 전위레벨보다 더 낮게 변동하였을 경우 상기 변동전압을 고전압(VPP)으로 하여 출력하는 것을 특징으로 하는 반도체 메모리 소자.
  6. 제3항에 있어서,
    상기 레벨쉬프터는,
    PVT변동에 의해 상기 전원전압의 전위레벨이 설정된 전위레벨보다 더 높게 변동하면 상기 변동전압을 코어전압(VCORE)으로 하여 출력하는 것을 특징으로 하는 반도체 메모리 소자.
  7. 제2항에 있어서,
    상기 전압조절수단은,
    상기 제1신호에 응답하여 출력되는 제1충전전압과 제2충전전압 및 방전전압의 전위레벨을 결정하는 레벨검출기;
    상기 제1신호와 상기 제1충전전압에 응답하여 상기 코어전압공급수단을 제어하는 코어조절신호를 출력함으로써 상기 코어전압이 상기 비트 라인 센스앰프의 풀 업 라인에 드라이빙 하는 시간을 조절하는 코어전압조절수단;
    상기 제1신호와 상기 제2충전전압에 응답하여 상기 전원전압공급수단을 제어하는 전원조절신호를 출력함으로써 상기 전원전압이 상기 비트 라인 센스앰프의 풀 업 라인에 드라이빙 하는 시간을 조절하는 전원전압조절수단; 및
    상기 제1신호와 상기 방전전압에 응답하여 상기 방전수단을 제어하는 방전조절신호를 출력함으로써 상기 비트 라인 센스앰프의 풀 업 라인에 드라이빙 되어 있는 전압을 방전하는 시간을 조절하는 방전전압조절수단
    를 구비하는 것을 특징으로 하는 반도체 메모리 소자.
  8. 제7항에 있어서,
    상기 코어전압조절수단은,
    상기 제1신호에 응답하여 출력되는 상기 코어조절신호의 논리레벨을 제어함으로써 상기 코어전압이 상기 비트 라인 센스앰프의 풀 업 라인에 드라이빙되는 것을 온/오프(On/Off) 제어하는 것을 특징으로 하는 메모리 소자.
  9. 제7항에 있어서,
    상기 코어전압조절수단은,
    상기 제1충전전압의 전위레벨에 응답하여 상기 코어조절신호가 로직'하이'(High)로 활성화되어있는 시간을 조절함으로써 상기 비트 라인 센스앰프에 드라이빙된 상기 코어전압의 지속시간을 조절하는 것을 특징으로 하는 반도체 메모리 소자.
  10. 제7항에 있어서,
    상기 전원전압조절수단은,
    상기 제1신호에 응답하여 출력되는 상기 전원조절신호의 논리레벨을 제어함으로써 상기 전원전압이 상기 비트 라인 센스앰프의 풀 업 라인에 드라이빙되는 것을 온/오프(On/Off) 제어하는 것을 특징으로 하는 반도체 메모리 소자.
  11. 제7항에 있어서,
    상기 전원전압조절수단은,
    상기 제2충전전압의 전위레벨에 응답하여 상기 전원조절신호가 로직'하이'(High)로 활성화되어있는 시간을 조절함으로써 상기 비트 라인 센스앰프에 드라이빙된 상기 전원전압의 지속시간을 조절하는 것을 특징으로 하는 반도체 메모리 소자.
  12. 제7항에 있어서,
    상기 방전전압조절수단은,
    상기 제1신호에 응답하여 출력되는 상기 방전조절신호의 논리레벨을 제어함으로써 상기 비트 라인 센스앰프의 풀 업 라인에 드라이빙 되어 있는 전압이 방전되는 것을 온/오프(On/Off) 제어하는 것을 특징으로 하는 반도체 메모리 소자.
  13. 제7항에 있어서,
    상기 방전전압조절수단은,
    상기 방전전압의 전위레벨에 응답하여 상기 방전조절신호가 로직'하이'(High)로 활성화되어있는 시간을 조절함으로써 상기 비트 라인 센스앰프에 드라이빙 되어 있는 전압의 방전시간을 조절하는 것을 특징으로 하는 반도체 메모리 소자.
  14. 제7항에 있어서,
    상기 코어전압공급수단은,
    게이트로 입력받은 상기 코어조절신호에 응답하여 드레인으로 입력받은 상기 코어전압을 상기 비트 라인 센스앰프의 풀 업 라인에 드라이빙 하는 것을 조절하는 NMOS트랜지스터를 포함하는 것을 특징으로 하는 반도체 메모리 소자.
  15. 제7항에 있어서,
    상기 전원전압공급수단은,
    게이트로 입력받은 상기 전원조절신호에 응답하여 드레인으로 입력받은 상기 전원전압을 상기 비트 라인 센스앰프의 풀 업 라인에 드라이빙 하는 것을 조절하는 NMOS트랜지스터를 포함하는 것을 특징으로 하는 반도체 메모리 소자.
  16. 제7항에 있어서,
    상기 방전수단은,
    게이트로 입력받은 상기 방전조절신호에 응답하여 드레인으로 입력받은 상기 비트 라인 센스앰프의 풀 업 라인에 드라이빙 되어 있는 전압을 접지전압으로 방전하는 것을 조절하는 NMOS트랜지스터를 포함하는 것을 특징으로 하는 반도체 메모리 소자.
  17. 제2항에 있어서,
    상기 고전압제어수단은,
    상기 제2신호에 응답하여 고전압제어신호를 출력함으로써 상기 고전압이 상기 비트 라인 센스앰프의 풀 업 라인에 드라이빙 하는 것을 제어하는 것을 특징으로 하는 반도체 메모리 소자.
  18. 제17항에 있어서,
    상기 고전압제어수단은,
    상기 제2신호의 전위레벨에 응답하여 상기 고전압제어신호의 논리레벨을 제어함으로써 상기 고전압이 상기 비트 라인 센스앰프의 풀 업 라인에 드라이빙 하는 것을 온/오프(On/Off) 제어하는 것을 특징으로 하는 반도체 메모리 소자.
  19. 제17항에 있어서,
    상기 고전압공급수단은 게이트로 입력받은 상기 고전압제어신호에 응답하여 드레인으로 입력받은 상기 고전압을 상기 비트 라인 센스앰프의 풀 업 라인에 드라이빙 하는 것을 제어하는 NMOS트랜지스터를 포함하는 것을 특징으로 하는 반도체 메모리 소자.
KR1020060044164A 2005-09-29 2006-05-17 반도체 메모리 소자 KR100798765B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/528,520 US7447100B2 (en) 2005-09-29 2006-09-28 Over-driving circuit for semiconductor memory device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20050091667 2005-09-29
KR1020050091667 2005-09-29

Publications (2)

Publication Number Publication Date
KR20070036628A KR20070036628A (ko) 2007-04-03
KR100798765B1 true KR100798765B1 (ko) 2008-01-29

Family

ID=38158759

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060044164A KR100798765B1 (ko) 2005-09-29 2006-05-17 반도체 메모리 소자

Country Status (1)

Country Link
KR (1) KR100798765B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100915066B1 (ko) * 2008-03-13 2009-09-02 주식회사 하이닉스반도체 오버드라이빙 센스앰프
KR100917642B1 (ko) 2008-08-14 2009-09-17 주식회사 하이닉스반도체 센스앰프 구동 제어 회로 및 방법, 그리고 상기 회로의 코아 전압 방전 회로

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050009012A (ko) * 2003-07-15 2005-01-24 주식회사 하이닉스반도체 오버드라이빙 구조를 가진 반도체 메모리 소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050009012A (ko) * 2003-07-15 2005-01-24 주식회사 하이닉스반도체 오버드라이빙 구조를 가진 반도체 메모리 소자

Also Published As

Publication number Publication date
KR20070036628A (ko) 2007-04-03

Similar Documents

Publication Publication Date Title
KR100543659B1 (ko) 내부전압 생성용 액티브 드라이버
US8804446B2 (en) Semiconductor device having equalizing circuit equalizing pair of bit lines
US8040177B2 (en) Internal voltage generating circuit of semiconductor device
KR100273274B1 (ko) 오버 드라이빙 제어회로
US7447100B2 (en) Over-driving circuit for semiconductor memory device
JP2006309916A (ja) 半導体メモリ素子及び半導体メモリ素子のビットライン感知増幅器の駆動方法
KR100567916B1 (ko) 반도체 메모리 소자의 전원 공급 장치 및 방법
US6778460B1 (en) Semiconductor memory device and method for generation of core voltage
US7567469B2 (en) Over driving pulse generator
KR100557539B1 (ko) 리셋신호 발생회로
KR100896462B1 (ko) 쓰기드라이빙장치를 포함하는 반도체메모리소자
KR100798765B1 (ko) 반도체 메모리 소자
KR20150080998A (ko) 셀프 바이어스 버퍼 회로 및 이를 포함하는 메모리 장치
KR20010054408A (ko) 안정된 읽기 동작을 수행하는 반도체 메모리 장치 및그것의 읽기방법
US10373655B2 (en) Apparatuses and methods for providing bias signals according to operation modes as supply voltages vary in a semiconductor device
US7583547B2 (en) Over-driving circuit in semiconductor memory device
KR100798736B1 (ko) 반도체 메모리 소자
KR100849074B1 (ko) 반도체 메모리 장치
KR20160115484A (ko) 전원 구동 회로 및 이를 포함하는 반도체 장치
KR100955676B1 (ko) 내부전압 발생 회로
KR100976407B1 (ko) 반도체 메모리 장치 및 그의 구동 방법
KR100857435B1 (ko) 반도체 메모리 장치
KR20070002693A (ko) 비트라인 프리차지전압 조절장치 및 이를 구비하는 반도체메모리 장치
KR20030047023A (ko) 반도체 장치
KR101096245B1 (ko) 출력인에이블신호 펄스폭 조절회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131223

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151221

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171220

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 12