KR100379519B1 - 불휘발성 강유전체 메모리 장치의 레퍼런스 플레이트라인의 타이밍 발생회로 및 레퍼런스 셀의 구동방법 - Google Patents

불휘발성 강유전체 메모리 장치의 레퍼런스 플레이트라인의 타이밍 발생회로 및 레퍼런스 셀의 구동방법 Download PDF

Info

Publication number
KR100379519B1
KR100379519B1 KR10-2000-0068112A KR20000068112A KR100379519B1 KR 100379519 B1 KR100379519 B1 KR 100379519B1 KR 20000068112 A KR20000068112 A KR 20000068112A KR 100379519 B1 KR100379519 B1 KR 100379519B1
Authority
KR
South Korea
Prior art keywords
signal
level
plate line
low level
chip enable
Prior art date
Application number
KR10-2000-0068112A
Other languages
English (en)
Other versions
KR20020038062A (ko
Inventor
강희복
계훈우
박제훈
김덕주
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0068112A priority Critical patent/KR100379519B1/ko
Priority to US09/987,945 priority patent/US6498745B2/en
Publication of KR20020038062A publication Critical patent/KR20020038062A/ko
Application granted granted Critical
Publication of KR100379519B1 publication Critical patent/KR100379519B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

레퍼런스 레벨을 안정화시켜서 센싱 마진을 향상시키기에 알맞은 불휘발성 강유전체 메모리 장치의 레퍼런스 플레이트 라인 발생회로 및 레퍼런스 셀의 구동방법을 제공하기 위한 것으로, 이 목적을 달성하기 위한 불휘발성 강유전체 메모리 장치의 레퍼런스 셀의 구동방법은 레퍼런스 워드라인 신호의 제어를 받는 스위칭부와, 레퍼런스 익퀄라이즈 신호를 받아 상기 스위칭부의 입력단의 레벨을 선택적으로 초기화시키는 레벨 초기화부와, 상기 스위칭부의 입력단과 레퍼런스 플레이트 라인의 사이에 병렬적으로 연결되는 복수개의 강유전체 커패시터를 포함하여 구비된 불휘발성 강유전체 메모리 장치의 레퍼런스 셀에 있어서, 외부 제어신호에 의해서 칩인에이블 신호를 하이레벨에서 로우레벨로 천이시키는 단계, 상기 칩인에이블 신호가 로우레벨로 천이되는 시점에서 부터 일정구간동안만 상기 레퍼런스 플레이트 라인을 로우레벨로 활성화시키는 단계, 상기 칩인에이블 신호가 로우레벨로 활성화되어 있을 동안 상기 레퍼런스 플레이트 라인이 로우레벨에서 하이레벨로 천이되는 시점에서 부터 상기 레퍼런스 워드라인을 일정구간동안만 하이레벨로 활성화시키는 단계를 포함함을 특징으로 한다.

Description

불휘발성 강유전체 메모리 장치의 레퍼런스 플레이트 라인의 타이밍 발생회로 및 레퍼런스 셀의 구동방법{CIRCUIT FOR GENERATING TIMMING OF REFERENCE PLATE LINE IN NONVOLATILE FERROELECTRIC MEMORY DEVICE AND METHOD FOR DRIVING REFERENCE CELL}
본 발명은 반도체 메모리에 대한 것으로, 특히 불휘발성 강유전체 메모리 장치의 레퍼런스 플레이트라인의 타이밍 발생회로 및 레퍼런스 셀의 구동방법에 관한 것이다.
일반적으로, 불휘발성 강유전체 메모리 장치 즉, FRAM(Ferroelectric Random Access Memory)은 디램(DRAM)정도의 데이터 처리속도를 갖고, 전원의 오프(off)시에도 데이터가 보존되는 특성때문에 차세대 기억소자로 주목받고 있다.
FRAM은 DRAM과 거의 유사한 구조를 갖는 기억소자로써 커패시터의 재료로 강유전체를 사용하여 강유전체의 특성인 높은 잔류분극을 이용한 것이다.
이와 같은 잔류분극 특성으로 인하여 전계를 제거하더라도 데이터가 지워지지 않는다.
도 1은 일반적인 강유전체의 특성인 히스테리시스 루프를 나타낸 것이다.
도 1에 도시된 바와 같이, 전계에 의해 유기된 분극이 전계를 제거하더라도 잔류분극(또는 자발분극)의 존재로 인하여 소멸되지 않고 일정량(d,a상태)을 유지하고 있는 것을 볼 수 있다.
불휘발성 강유전체 메모리 셀은 상기 d,a상태를 각각 1,0으로 대응시켜 기억소자로 응용한 것이다.
그러나 종래 레퍼런스 셀의 동작방법에 따른 강유전체의 히스테리시스 루프는 상기 일반적인 강유전체의 히스테리시스 특성에서 벗어나는 특성을 나타내는 문제가 발생한다.
먼저, 상기의 문제를 발생시키는 종래 기술에 대하여 설명하기 전에 종래와 본 발명에 따른 레퍼런스 셀의 구동방법을 적용하기 위한 불휘발성 강유전체 메모리 장치의 셀어레이부와 메인셀과 레퍼런스 셀의 구성에 대하여 설명한다.
도 2는 종래와 본발명의 구동방법을 적용하기 위한 불휘발성 강유전체 메모리 장치에 따른 셀 어레이부의 구성도이다.
그리고, 도 3은 도 2의 메인셀의 구성도이고, 도 4는 도 2의 레퍼런스 셀의 상세회로도이다.
셀 어레이부는 복수개의 서브 셀 어레이들로 구성되는데, 그중 상,하로 인접한 서브 셀 어레이(sub_T,sub_B) 사이에는 센싱앰프(S/A)가 구성된다. 이때 sub_T는 탑(Top) 어레이이고, sub_B는 바텀(Bottom) 어레이이다.
각각의 서브 셀 어레이는 크게 비트라인(Top_B/L,Bot_B/L)과, 비트라인(Top_B/L,Bot_B/L)에 연결된 복수개의 메인 셀(MC)들과, 상기 비트라인(Top_B/L,Bot_B/L)에 연결된 레퍼런스 셀(RC), 그리고 칼럼 선택부(CS)로 구성된다.
이때, 센싱앰프(S/A)를 중심으로 그 상부에 구성되는 서브 셀 어레이부(sub_T)내 레퍼런스 셀(RC)은 하부에 구성되는 서브 셀 어레이부(sub_B)내 메인 셀(MC)과 동시에 엑세스된다.
반면에, 하부에 구성되는 서브 셀 어레이부(sub_B)내 레퍼런스 셀(RC)은 상부에 구성되는 서브 셀 어레이부(sub_T)내 메인 셀(MC)과 동시에 엑세스된다.
상기 칼럼 선택부(CS)는 Y(column) 어드레스를 이용하여 해당 칼럼 비트라인을 선택적으로 활성화시킨다.
이에, 상기 칼럼 선택부(CS)가 하이 레벨이면 해당 칼럼 비트라인과 데이터 버스가 연결되어 데이터 전달이 이루어지게 된다.
여기서 메인셀(MC)의 구성은 도 3에 도시되어 있는데 일방향으로 비트라인(B/L)이 형성되고, 상기 비트라인과 교차하는 방향으로 워드라인(W/L)이 형성되고, 상기 워드라인(W/L)에 일정한 간격을 두고 워드라인과 동일한 방향으로 플레이트 라인(P/L)이 형성되고, 게이트가 워드라인에 연결되고 소오스는 비트라인에 연결되도록 트랜지스터(T)가 형성되고, 두 단자중 제 1 단자가 트랜지스터(T)의 드레인에 연결되고 제 2 단자는 플레이트 라인(P/L)에 연결되도록 강유전체 커패시터(FC)가 형성된다.
그리고 상기 각각의 레퍼런스 셀은 도 4와 같이 구성된다.
도 4에 도시한 바와 같이, 일방향으로 형성된 비트라인(B/L), 상기 비트라인(B/L)을 가로지르는 방향으로 형성된 레퍼런스 워드라인(REF_W/L), 상기 레퍼런스 워드라인 신호에 의해 제어되며 강유전체 커패시터에 저장된 레퍼런스 전압을 선택적으로 상기 비트라인에 전달하는 스위칭부(51), 상기 강유전체 커패시터와 연결된 상기 스위칭부(51)의 입력단의 레벨을 선택적으로 초기화시키는 레벨 초기화부(52), 상기 스위칭부의 입력단에 병렬적으로 연결되는 복수개의 강유전체 커패시터(FC1,FC2,FC3,...,FCn)들을 포함하여 구성된다.
여기서, 상기 스위칭부(51)는 게이트가 상기 레퍼런스 워드라인(REF_W/L)에연결되고 드레인은 상기 비트라인(B/L)에 연결되며 소오스는 스토리지 노드(SN)에 연결되는 앤모스 트랜지스터(이하, "제 1 트랜지스터(T1)")로 구성한다.
상기 레벨 초기화부(52)는 레퍼런스 셀의 스토리지 노드(SN)을 초기화시키기 위한 컨트롤 신호인 레퍼런스 셀 이퀄라이즈 컨트롤 신호(REF_EQ)에 의해 제어되며 상기 제 1 트랜지스터(T1)의 소오스와 접지단(Vss) 사이에 연결된 앤모스 트랜지스터(이하, "제 2 트랜지스터(T2)")로 구성한다.
상기 복수개의 강유전체 커패시터(FC1,FC2,FC3,FC4...,FCn)들은 제 1, 제 2 전극과 그 사이에 형성된 강유전체 물질로 구성되며, 각 강유전체 커패시터의 제 1 전극은 상기 제 1 트랜지스터(T1)의 소오스와 연결되고, 제 2 전극은 레퍼런스 플레이트 라인(REF_P/L)에 연결된다.
여기서, 상기 복수개의 강유전체 커패시터(FC1,FC2,FC3,FC4,...FCn)들은 레퍼런스 셀의 커패시터 사이즈에 따라 그 수가 결정된다.
즉, 레퍼런스 셀의 커패시터 사이즈에 따라 강유전체 커패시터의 수를 자유롭게 조정할 수 있다.
그리고, 상기 스토리지 노드(SN)는 복수개의 강유전체 커패시터(FC1,FC2,FC3,FC4,...FCn)들의 제 1 단자들과 병렬적으로 연결되어 있다.
상기 레퍼런스 셀 이퀄라이즈 컨트롤 신호(REF_EQ)는 상기 스토리지 노드(SN)을 접지전압 레벨로 초기화시킨다. 즉, 레퍼런스 셀 이퀄라이즈 컨트롤 신호(REF_EQ)가 하이 레벨이면 상기 제 2 트랜지스터(T2)가 턴-온되어 스토리지 노드를 접지전압 레벨로 만든다.
상기의 구성을 갖는 레퍼런스 셀의 동작원리에 대하여 설명하면 다음과 같다.
도 1의 히스테리시스 루프의 Qs는 강유전체 커패시터의 스위칭 전하를 나타낸 것이고, Qns는 강유전체 커패시터의 넌-스위칭 전하를 나타낸 것으로써, 레퍼런스 셀은 Qns를 이용한다.
즉, 동작 사이클내에서 레퍼런스 워드라인(REF_W/L)은 레퍼런스 플레이트 라인(REF_P/L)과 함께 하이 레벨로 천이된다. 따라서 비트라인(B/L)에는 Qns×강유전체 커패시터의 사이즈 만큼의 전하가 공급된다.
이때, 센싱앰프가 동작하기 이전에 레퍼런스 워드라인을 다시 로우 레벨로 천이시켜 비트라인의 전압이 레퍼런스 셀에 영향을 주지 못하도록 한다.
한편, 레퍼런스 플레이트 라인은 하이 레벨 상태를 유지하다가 상기 레퍼런스 워드라인이 충분히 로우 레벨로 안정화되었을 경우에 비로소 로우 레벨로 천이된다.
이와 같이, 넌-스위칭 전하(Qns)를 이용하기 때문에 프리차아지 구간동안에는 별도로 리스토어(Restore)할 필요가 없다. 따라서, 레퍼런스 워드라인은 더 이상의 하이 레벨이 필요없게 된다.
레퍼런스 레벨은 스토리지 노드의 초기 레벨에 영향을 받으므로 스토리지 노드의 안정화를 위해서는 도 4의 제 2 트랜지스터(T2)를 이용하고, 레퍼런스 이퀄라이즈 컨트롤 신호(REF_EQ)를 이용하여 스토리지 노드를 접지전압 레벨로 초기화시켜 준다.
따라서, 스토리지 노드의 초기 레벨이 접지전압을 유지하게 되므로 레퍼런스 레벨을 안정화시킬 수 있다.
이하, 첨부 도면을 참조하여 종래 강유전체의 히스테리시스 특성도와 종래 불휘발성 강유전체 메모리 장치의 레퍼런스 셀의 구동방법에 대하여 설명하면 다음과 같다.
도 5는 종래 강유전체의 히스테리시스 특성도이고, 도 6은 종래 기술에 따른 레퍼런스 셀의 동작 타이밍도이다.
먼저 종래 레퍼런스 셀의 동작 타이밍도에 대하여 설명한다.
도 6에 도시한 바와 같이 한 동작 사이클은 칩인에이블 신호(CEBpad)가 로우레벨로 천이하면서 시작되어 액티브 구간(A,B,C)을 이루고, 칩인에이블 신호가 하이레벨로 천이하면서 프리차아지 구간(D)이 시작되고 이 프리차아지 구간을 거쳐서 한 사이클이 완성된다.
칩의 액티브 구간이 시작되면 A,B 구간동안 어드레스가 디코딩되고 각종 컨트롤 신호가 활성화되면서 레퍼런스 워드라인(REF_W/L)과 레퍼런스 플레이트 라인(REF_P/L)이 로우레벨에서 하이레벨로 천이된다.
그리고 C구간에 레퍼런스 워드라인(REF_W/L)과 레퍼런스 플레이트 라인(REF_P/L)이 로우레벨에서 하이레벨로 천이함으로써 레퍼런스 셀 데이터가 각각의 비트라인에 전달되게 된다.
그리고 레퍼런스 플레이트 라인은 프리차아지 구간(D)에서 로우레벨로 천이된다. 따라서 나머지 프리차아지 구간에서 레퍼런스 플레이트 라인은 로우레벨을유지함으로써 레퍼런스 셀의 강유전체 커패시터들의 양전극사이에는 전압이 걸리지 않는다.
레퍼런스 플레이트 라인이 상기와 같이 하이레벨에서 로우레벨로 천이하는 순간에는 'a'상태에 있다가 시간이 지남에 따라 'b'상태로 천이된다.
따라서 레퍼런스 플레이트 라인이 하이레벨에서 로우레벨로 천이하고 얼마만큼의 시간이 경과했느냐에 따라서 넌-디스트럭티브 차아지(Non-Destructive Charge)는 Qns와 Q'ns값 사이에서 변동하게 된다.
이와 같이 넌-디스트럭티브 차아지(Non-Destructive Charge)가 일정하지 않으므로써 이것에 의해 유기되는 레퍼런스 비트라인(REF_B/L) 레벨도 같이 변동하게 된다.
따라서 레퍼런스 레벨이 Qns와 Q'ns의 영향으로 일정하지 않고 변하므로 센싱 마진을 감소시키게 된다.
이와 같은 현상은 장시간 고온에서 열처리하면 강유전체 커패시터의 특성이 열화되어 심하게 나타난다.
상기와 같은 종래 불휘발성 강유전체 메모리 장치의 레퍼런스 구동방법은 다음과 같은 문제가 있다.
넌-디스트럭티브 차아지(Non-Destructive Charge)가 일정하지 않음에 의해서 레퍼런스 비트라인 레벨도 같이 변동하게 되고, 이에 따라서 레퍼런스 레벨이 Qns와 Q'ns의 영향으로 일정하지 않고 변화되므로 센싱 마진을 감소시키게 된다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 레퍼런스 레벨을 안정화시켜서 센싱 마진을 향상시키기에 알맞은 불휘발성 강유전체 메모리 장치의 레퍼런스 플레이트 라인의 타이밍 발생회로 및 레퍼런스 셀의 구동방법을 제공하는데 그 목적이 있다.
도 1은 일반적인 강유전체의 히스테리시스 특성도
도 2는 종래와 본발명의 구동방법을 적용하기 위한 불휘발성 강유전체 메모리 장치에 따른 셀 어레이부의 구성도
도 3은 도 2의 메인셀의 구성도
도 4는 도 2의 레퍼런스 셀의 상세회로도
도 5는 종래 강유전체의 히스테리시스 특성도
도 6은 종래 기술에 따른 레퍼런스 셀의 동작 타이밍도
도 7은 본 발명의 실시예에 따른 레퍼런스 셀의 동작 타이밍도
도 8 (a)는 본 발명의 실시예에 따른 레퍼런스 플레이트 라인의 타이밍 발생회로도
도 8 (b)는 본 발명의 실시예에 따른 레퍼런스 플레이트 라인의 타이밍 발생도
상기의 목적을 달성하기 위한 본 발명 불휘발성 강유전체 메모리 장치의 레퍼런스 플레이트 라인의 타이밍 발생회로는 레퍼런스 워드라인 신호의 제어를 받는 스위칭부와, 레퍼런스 익퀄라이즈 신호를 받아 상기 스위칭부의 입력단의 레벨을 선택적으로 초기화시키는 레벨 초기화부와, 상기 스위칭부의 입력단과 레퍼런스 플레이트 라인의 사이에 병렬적으로 연결되는 복수개의 강유전체 커패시터를 포함하여 구비된 불휘발성 강유전체 메모리 장치의 레퍼런스 셀에 있어서, 칩인에이블 신호의 발생에 따라 상기 칩인에이블 신호와 동일한 파형을 갖고 지연되지 않은 제 1 신호와 상기 칩인에이블 신호와 동일한 파형을 갖고 일정구간 지연 되는 제 2 신호를 받아 상기 제 2 신호의 지연된 구간에서만 로우신호를 출력하는 래치부와, 상기 래치부의 신호를 지연하여 상기 레퍼런스 플레이트 라인에 로우신호를 출력하는 지연부를 포함하여 구성됨을 특징으로 한다.
그리고 상기의 목적을 달성하기 위한 본 발명 불휘발성 강유전체 메모리 장치의 레퍼런스 셀의 구동방법은 레퍼런스 워드라인 신호의 제어를 받는 스위칭부와, 레퍼런스 익퀄라이즈 신호를 받아 상기 스위칭부의 입력단의 레벨을 선택적으로 초기화시키는 레벨 초기화부와, 상기 스위칭부의 입력단과 레퍼런스 플레이트라인의 사이에 병렬적으로 연결되는 복수개의 강유전체 커패시터를 포함하여 구비된 불휘발성 강유전체 메모리 장치의 레퍼런스 셀에 있어서, 외부 제어신호에 의해서 칩인에이블 신호를 하이레벨에서 로우레벨로 천이시키는 단계, 상기 칩인에이블 신호가 로우레벨로 천이되는 시점에서 부터 일정구간동안만 상기 레퍼런스 플레이트 라인을 로우레벨로 활성화시키는 단계, 상기 칩인에이블 신호가 로우레벨로 활성화되어 있을 동안 상기 레퍼런스 플레이트 라인이 로우레벨에서 하이레벨로 천이되는 시점에서 부터 상기 레퍼런스 워드라인을 일정구간동안만 하이레벨로 활성화시키는 단계를 포함함을 특징으로 한다.
불휘발성 강유전체 메모리 셀은 장시간 구동을 하지 않으면 셀 커패시터의 초기 상태인 +Pr 또는 -Pr값이 데그레데이션(Degradation)되어 크기가 변하게 된다.
그런데 이와 같은 현상은 짧은 시간 구동을 하지 않는 경우와 차이가 많이 남으로써 레퍼런스셀의 상태와 메인셀의 상태가 같지 않아 두 셀간의 Pr값 차이가 커져 레퍼런스 레벨이 불안하게 된다.
본 발명은 이러한 시간적인 차이에 의해 발생하는 레퍼런스 레벨의 불안정한 현상을 안정화시키기 위한 것이다.
이하, 첨부 도면을 참조하여 본 발명 불휘발성 강유전체 메모리 장치의 레퍼런스 플레이트 라인의 타이밍 발생회로 및 레퍼런스 셀의 구동방법에 대하여 설명하면 다음과 같다.
도 7은 본 발명의 실시예에 따른 레퍼런스 셀의 동작 타이밍도이다.
본 발명의 실시예에 따른 레퍼런스 셀의 구동방법은 도 7에 도시한 바와 같이 한 동작 사이클은 칩인에이블 신호(CEBpad)가 로우레벨로 천이하면서 시작되어 액티브 구간(A,B,C)을 이루고, 칩인에이블 신호(CEBpad)가 하이레벨로 천이하면서 프리차아지 구간(D)이 시작되고 이 프리차아지 구간을 거쳐서 한 사이클이 완성된다.
칩의 액티브 구간이 시작되면 A,B 구간동안 어드레스가 디코딩되고 각종 컨트롤 신호가 활성화되면서 레퍼런스 워드라인(REF_W/L)과 레퍼런스 플레이트 라인(REF_P/L)이 로우레벨에서 하이레벨로 천이된다.
그리고 C구간에 레퍼런스 워드라인(REF_W/L)과 레퍼런스 플레이트 라인(REF_P/L)이 로우레벨에서 하이레벨로 천이함으로써 레퍼런스 셀 데이터가 각각의 비트라인에 전달되게 된다.
레퍼런스 플레이트 라인(REF_P/L)은 프리차아지 구간(D)에서 하이레벨을 계속 유지한다. 즉, 액티브 구간 중 A,B 구간동안만 로우레벨을 유지하고 나머지 구간동안은 하이레벨을 유지한다.
따라서 파워를 온(On)상태에 두면 무조건 레퍼런스 플레이트 라인(REF_P/L)은 하이레벨을 유지하게 되어 도 1의 'f'에 위치하게 된다.
그리고 액티브구간이 시작됨과 동시에 레퍼런스 플레이트 라인은 하이레벨에서 로우레벨로 천이하게 되고 따라서 도 1의 'f'점에서 'a'점으로 이동하게 된다.
이와 같이 레퍼런스 플레이트 라인은 A,B 구간동안만 로우레벨을 유지하기 때문에 'a'점에서 'b'점으로 이동하지 못한 상태에서 다시 레퍼런스 플레이트 라인이 로우레벨에서 하이레벨로 천이하면 다시 'a'점에서 'f'점으로 이동함으로써 Qns 차아지가 B/L에 전달되게 된다.
따라서 항상 Qns만이 존재하고 Q'ns는 존재하지 않게 된다.
이와 같이 넌-디스트럭티브 차아지(Non-Destructive Charge)가 Qns로써 일정하게 유지됨에 의해서 레퍼런스 비트라인 레벨도 일정하게 되고, 센싱마진도 향상된다.
특히, 이와 같은 현상은 장시간 고온에서 열처리하여 강유전체 커패시터의 특성이 열화되더라도 Qns가 일정하게 유지되어 양호한 레퍼런스 레벨의 특성을 얻을 수 있다.
그리고 상기에서 메모리 셀영역과 레퍼런스 셀 영역의 익퀄라이즈 신호(EQ REF_EQ)는 레퍼런스 워드라인이 하이레벨로 천이되기 이전의 액티브구간에서부터 프리차아지구간이 시작된 일정구간 동안 로우레벨을 유지한다.
다음에 상기와 같이 레퍼런스 플레이트 라인(REF_P/L)이 액티브 구간에서 레퍼런스 워드라인(REF_W/L)이 하이레벨로 천이되기 전동안만 로우레벨을 발생하도록 하는 본 발명에 따른 레퍼런스 플레이트 라인의 타이밍 발생회로에 대하여 설명한다.
도 8 (a)는 본 발명의 실시예에 따른 레퍼런스 플레이트 라인의 타이밍 발생회로도이고, 도 8 (b)는 본 발명의 실시예에 따른 레퍼런스 플레이트 라인의 타이밍 발생도이다.
본 발명의 실시예에 따른 도 8 (a)는 레퍼런스 플레이트 라인의 타이밍 발생회로로써 A,B신호를 받아 동작하는 래치부와, 래치부의 신호를 지연하여 출력시키기 위한 지연부로 구성된다.
상기에서 A,B신호는 칩인에이블 신호(CEBpad)의 출력에 의해서 발생되는 것으로, A,B신호 각각은 칩인에이블 신호와 동작 파형이 동일하다.
다시말해서 A신호는 칩인에이블 신호(CEBpad)가 하이레벨에서 로우레벨로 천이되어 활성화될 때 거의 딜레이(Delay)가 없이 칩인에이블 신호와 동일한 파형을 출력하고, B신호는 칩인에이블 신호가 하이레벨에서 로우레벨로 천이될 때 일정구간동안 딜레이가 된 후에 칩인에이블 신호와 동일한 파형을 출력한다.
그리고 상기 래치부는 2개의 낸드게이트로 구성되었고, 지연부는 2개의 직렬연결된 인버터로 구성되었다.
그리고 상기와 같이 구성된 레퍼런스 플레이트 라인의 타이밍 발생회로를 통해 발생되는 레퍼런스 플레이트 라인 신호에 대하여 도 8 (a)와 (b)를 참조하여 설명한다.
먼저, 칩인에이블 신호(CEBpad)가 하이레벨에서 로우레벨로 천이되어 활성화되면 거의 딜레이가 없는 A신호와 딜레이가 큰 B신호가 발생된다.
그리고 상기의 A,B신호가 도 8 (a)의 래치부에 입력되면 B신호의 지연된 일정구간동안만 레퍼런스 플레이트 라인(REF_P/L)이 로우레벨을 나타낸다.
이후에 래치부의 신호를 받은 지연부는 최종적으로 B신호의 지연된 구간만큼만 레퍼런스 플레이트 라인(REF_P/L)에 로우레벨을 출력한다.
다시말하면 상기 레퍼런스 플레이트 라인(REF_P/L)은 B신호의 지연된 일정구간을 제외한 나머지 구간동안은 항상 하이레벨을 유지한다.
상기와 같은 본 발명 불휘발성 강유전체 메모리 장치의 레퍼런스 플레이트 라인의 타이밍 발생회로 및 레퍼런스 셀의 구동방법은 다음과 같은 효과가 있다.
프리차아지 구간동안 레퍼런스 셀이 릴렉세이션 데그레데이션(Relaxation Degradation) 영향을 받지 않도록 하여, 액티브구간에서 넌-디스트럭티브 차아지(Non-Destructive Charge:Qns)를 일정하게 유지시키고 이것에 의해 레퍼런스 비트라인 레벨을 일정하게 유지하므로 센싱마진을 향상시킬 수 있다.

Claims (8)

  1. 레퍼런스 워드라인 신호의 제어를 받는 스위칭부와, 레퍼런스 익퀄라이즈 신호를 받아 상기 스위칭부의 입력단의 레벨을 선택적으로 초기화시키는 레벨 초기화부와, 상기 스위칭부의 입력단과 레퍼런스 플레이트 라인의 사이에 병렬적으로 연결되는 복수개의 강유전체 커패시터를 포함하여 구비된 불휘발성 강유전체 메모리 장치의 레퍼런스 셀에 있어서,
    칩인에이블 신호의 발생에 따라 상기 칩인에이블 신호와 동일한 파형을 갖고 지연되지 않은 제 1 신호와 상기 칩인에이블 신호와 동일한 파형을 갖고 일정구간 지연 되는 제 2 신호를 받아 상기 제 2 신호의 지연된 구간에서만 로우신호를 출력하는 래치부와,
    상기 래치부의 신호를 지연하여 상기 레퍼런스 플레이트 라인에 로우신호를 출력하는 지연부를 포함하여 구성됨을 특징으로 하는 불휘발성 강유전체 메모리 장치의 레퍼런스 플레이트 라인의 타이밍 발생회로.
  2. 제 1 항에 있어서, 상기 래치부는 2개의 낸드게이트로 구성됨을 특징으로 하는 불휘발성 강유전체 메모리 장치의 레퍼런스 플레이트 라인의 타이밍 발생회로.
  3. 제 1 항에 있어서, 상기 지연부는 직렬연결된 2개의 인버터로 구성됨을 특징으로 하는 불휘발성 강유전체 메모리 장치의 레퍼런스 플레이트 라인의 타이밍 발생회로.
  4. 제 1 항에 있어서, 상기 제 2 신호의 지연된 구간은 상기 칩인에이블 신호가 하이레벨에서 로우레벨로 천이되는 시점에서 시작되어 상기 칩인에이블 신호가 로우레벨을 유지하고 있을 동안 나타남을 특징으로 하는 불휘발성 강유전체 메모리 장치의 레퍼런스 플레이트 라인의 타이밍 발생회로.
  5. 레퍼런스 워드라인 신호의 제어를 받는 스위칭부와, 레퍼런스 익퀄라이즈 신호를 받아 상기 스위칭부의 입력단의 레벨을 선택적으로 초기화시키는 레벨 초기화부와, 상기 스위칭부의 입력단과 레퍼런스 플레이트 라인의 사이에 병렬적으로 연결되는 복수개의 강유전체 커패시터를 포함하여 구비된 불휘발성 강유전체 메모리 장치의 레퍼런스 셀에 있어서,
    외부 제어신호에 의해서 칩인에이블 신호를 하이레벨에서 로우레벨로 천이시키는 단계,
    상기 칩인에이블 신호가 로우레벨로 천이되는 시점에서 부터 일정구간동안만 상기 레퍼런스 플레이트 라인을 로우레벨로 활성화시키는 단계,
    상기 칩인에이블 신호가 로우레벨로 활성화되어 있을 동안 상기 레퍼런스 플레이트 라인이 로우레벨에서 하이레벨로 천이되는 시점에서 부터 상기 레퍼런스 워드라인을 일정구간동안만 하이레벨로 활성화시키는 단계를 포함함을 특징으로 하는 불휘발성 강유전체 메모리 장치의 레퍼런스 셀의 구동방법.
  6. 제 5 항에 있어서, 상기 레퍼런스 플레이트 라인의 로우레벨은
    상기 칩인에이블 신호가 로우레벨로 천이하는 시점에서 상기 칩인에이블 신호와 동일한 파형을 갖고 지연되지 않은 제 1 신호와 상기 칩인에이블 신호와 동일한 파형을 갖고 일정구간 지연된 제 2 신호를 래치부와 지연부를 통하여 출력시키는 단계를 통하여 나타남을 특징으로 하는 불휘발성 강유전체 메모리 장치의 레퍼런스 셀의 구동방법.
  7. 제 5 항 또는 제 6 항에 있어서, 상기 레퍼런스 플레이트 라인이 로우레벨을 나타내는 일정구간은 상기 제 2 신호의 지연된 구간에 의해서 결정됨을 특징으로 하는 불휘발성 강유전체 메모리 장치의 레퍼런스 셀의 구동방법.
  8. 제 5 항에 있어서, 상기 레퍼런스 익퀄라이즈 신호는 상기 칩인에이블 신호가 로우레벨로 천이되어 있는 구간에서 시작하여(즉, 상기 레퍼런스 워드라인이 하이레벨로 천이되기 이전의 액티브구간에서부터) 상기 칩인에이블 신호가 로우레벨에서 하이레벨로 천이된 일정구간동안 로우레벨을 유지하도록하는 것을 더 포함함을 특징으로 하는 불휘발성 강유전체 메모리 장치의 레퍼런스 셀의 구동방법.
KR10-2000-0068112A 2000-11-16 2000-11-16 불휘발성 강유전체 메모리 장치의 레퍼런스 플레이트라인의 타이밍 발생회로 및 레퍼런스 셀의 구동방법 KR100379519B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2000-0068112A KR100379519B1 (ko) 2000-11-16 2000-11-16 불휘발성 강유전체 메모리 장치의 레퍼런스 플레이트라인의 타이밍 발생회로 및 레퍼런스 셀의 구동방법
US09/987,945 US6498745B2 (en) 2000-11-16 2001-11-16 Circuit for generating timing of reference plate line in nonvolatile ferroelectric memory device and method for driving reference cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0068112A KR100379519B1 (ko) 2000-11-16 2000-11-16 불휘발성 강유전체 메모리 장치의 레퍼런스 플레이트라인의 타이밍 발생회로 및 레퍼런스 셀의 구동방법

Publications (2)

Publication Number Publication Date
KR20020038062A KR20020038062A (ko) 2002-05-23
KR100379519B1 true KR100379519B1 (ko) 2003-04-10

Family

ID=19699404

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0068112A KR100379519B1 (ko) 2000-11-16 2000-11-16 불휘발성 강유전체 메모리 장치의 레퍼런스 플레이트라인의 타이밍 발생회로 및 레퍼런스 셀의 구동방법

Country Status (2)

Country Link
US (1) US6498745B2 (ko)
KR (1) KR100379519B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100568866B1 (ko) * 2004-02-09 2006-04-10 삼성전자주식회사 강유전체 메모리에서 기준전압 발생장치 및 그에 따른구동방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4873664A (en) 1987-02-12 1989-10-10 Ramtron Corporation Self restoring ferroelectric memory
US5432731A (en) 1993-03-08 1995-07-11 Motorola, Inc. Ferroelectric memory cell and method of sensing and writing the polarization state thereof
US5424975A (en) 1993-12-30 1995-06-13 Micron Technology, Inc. Reference circuit for a non-volatile ferroelectric memory
US5682344A (en) 1995-09-11 1997-10-28 Micron Technology, Inc. Destructive read protection using address blocking technique
US5638318A (en) 1995-09-11 1997-06-10 Micron Technology, Inc. Ferroelectric memory using ferroelectric reference cells
US5680344A (en) 1995-09-11 1997-10-21 Micron Technology, Inc. Circuit and method of operating a ferrolectric memory in a DRAM mode
KR100335133B1 (ko) * 2000-01-28 2002-05-04 박종섭 불휘발성 강유전체 메모리 장치 및 그에 따른 구동방법
KR100370161B1 (ko) * 2000-02-16 2003-01-30 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치의 구동회로 및 그 구동방법

Also Published As

Publication number Publication date
US6498745B2 (en) 2002-12-24
US20020057591A1 (en) 2002-05-16
KR20020038062A (ko) 2002-05-23

Similar Documents

Publication Publication Date Title
EP0495572B1 (en) Refreshing ferroelectric capacitors
KR100451762B1 (ko) 불휘발성 강유전체 메모리 장치 및 그 구동방법
KR100261174B1 (ko) 비휘발성 강유전체 메모리 및 그의 제조 방법
EP0917150B1 (en) Sensing methodology for a 1T/1C ferroelectric memory
JP5159693B2 (ja) 不揮発性強誘電体メモリ装置の駆動方法
US7064972B2 (en) Ferroelectric memory device and read control method thereof
KR100447223B1 (ko) 불휘발성 강유전체 메모리 및 그 구동방법
KR100335133B1 (ko) 불휘발성 강유전체 메모리 장치 및 그에 따른 구동방법
KR100404228B1 (ko) 불휘발성 강유전체 메모리 장치의 레퍼런스 전압발생 회로
JP4235786B2 (ja) 不揮発性強誘電体メモリ装置並びにそれを用いた不良セル検出方法
US6594174B2 (en) Method for sensing data stored in a ferroelectric random access memory device
US6490189B1 (en) Boost voltage generating circuit for nonvolatile ferroelectric memory device and method for generating boost voltage
US6522569B2 (en) Semiconductor memory device
JP2000011665A (ja) 強誘電体メモリ
US6320783B1 (en) Nonvolatile ferroelectric memory device and circuit for driving the same
KR100434316B1 (ko) 강유전체 메모리의 레퍼런스 장치 및 그의 구동 방법
KR100379520B1 (ko) 불휘발성 강유전체 메모리 장치의 구동방법
KR100379519B1 (ko) 불휘발성 강유전체 메모리 장치의 레퍼런스 플레이트라인의 타이밍 발생회로 및 레퍼런스 셀의 구동방법
KR100287875B1 (ko) 비휘발성 강유전체 메모리소자의 구동회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120222

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee