KR100818703B1 - 전압 펌핑장치 - Google Patents

전압 펌핑장치 Download PDF

Info

Publication number
KR100818703B1
KR100818703B1 KR1020050057356A KR20050057356A KR100818703B1 KR 100818703 B1 KR100818703 B1 KR 100818703B1 KR 1020050057356 A KR1020050057356 A KR 1020050057356A KR 20050057356 A KR20050057356 A KR 20050057356A KR 100818703 B1 KR100818703 B1 KR 100818703B1
Authority
KR
South Korea
Prior art keywords
voltage
response
pull
node
signal
Prior art date
Application number
KR1020050057356A
Other languages
English (en)
Other versions
KR20070001728A (ko
Inventor
정봉화
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050057356A priority Critical patent/KR100818703B1/ko
Priority to TW095100281A priority patent/TWI300227B/zh
Priority to US11/275,461 priority patent/US7230860B2/en
Publication of KR20070001728A publication Critical patent/KR20070001728A/ko
Priority to US11/743,242 priority patent/US7379353B2/en
Application granted granted Critical
Publication of KR100818703B1 publication Critical patent/KR100818703B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2211/00Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406Refreshing of dynamic cells
    • G11C2211/4067Refresh in standby or low power modes
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2211/00Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406Refreshing of dynamic cells
    • G11C2211/4068Voltage or leakage in refresh operations

Abstract

본 발명은 반도체 장치가 셀프 리프레쉬 모드에 있는지 아닌지의 여부에 따라 서로 상이한 레벨의 기준전압을 출력하는 기준전압 발생부와; 상기 기준전압과 피드백되는 제 1 전압에 응답하여 전압 펌핑 인에이블신호를 출력하는 전압 레벨 검출부와; 상기 전압 펌핑 인에이블 신호에 응답하여 전압펌핑 동작을 수행하여 상기 제 1 전압을 출력하는 전압 펌프부와; 상기 기준전압과 제 1 전압에 응답하여 방전제어신호를 출력하는 방전제어부와; 상기 방전제어신호에 응답하여 상기 전압 펌프부의 출력단을 소정 전압레벨로 방전시키는 방전부를 포함하여 구성되는 전압 펌핑장치에 관한 것이다.
전압 펌핑장치

Description

전압 펌핑장치{Voltage Pumping Device}
도 1은 종래 기술에 의한 전압 펌핑장치의 구성을 도시한 것이다.
도 2는 본 발명에 의한 제 1 실시예에 따른 전압 펌핑장치의 구성을 도시한 것이다.
도 3은 제 1 실시예에 의한 전압 펌핑장치에 포함된 기준전압 발생부의 구성을 도시한 것이다.
도 4는 제 1 실시예에 의한 전압 펌핑장치에 포함된 방전제어부의 구성을 도시한 것이다.
도 5는 제 1 실시예에 의한 전압 펌핑장치에 포함된 방전부의 일 실시예를 도시한 것이다.
도 6은 제 1 실시예에 의한 전압 펌핑장치에 포함된 방전부의 다른 실시예를 도시한 것이다.
도 7은 본 발명에 의한 제 2 실시예에 따른 전압 펌핑장치의 구성을 도시한 것이다.
도 8은 제 2 실시예에 의한 전압 펌핑장치에 포함된 제 1 기준전압 발생부의 구성을 도시한 것이다.
도 9는 제 2 실시예에 의한 전압 펌핑장치에 포함된 제 2 기준전압 발생부의 구성을 도시한 것이다.
도 10은 제 2 실시예에 의한 전압 펌핑장치에 포함된 방전제어부의 구성을 도시한 것이다.
도 11은 제 2 실시예에 의한 전압 펌핑장치에 포함된 방전부의 구성을 도시한 것이다.
도 12는 본 발명에 의한 제 3 실시예에 따른 전압 펌핑장치의 구성을 도시한 것이다.
도 13은 제 3 실시예에 의한 전압 펌핑장치에 포함된 신호발생부의 구성을 도시한 것이다.
도 14는 제 3 실시예에 의한 전압 펌핑장치에 포함된 방전부의 일 실시예를 도시한 것이다.
본 발명은 반도체 메모리 장치의 전압 펌핑장치에 관한 것으로, 더욱 구체적으로는 셀프 리프레쉬 모드 하에서 상대적으로 더 높은 레벨의 백바이어스 전압을 생성하는 반도체 장치의 전압 펌핑장치에 관한 것이다.
일반적으로, 반도체 장치에서는 소정 부위, 특히 셀 트랜지스터에 백바이어스(back bias) 전압을 인가하기 위하여 전압 펌핑장치를 사용한다. 여기서, 백바이어스 전압(VBB)이란 메모리 코어(core)영역의 웰 바이어스(well bias)에 사용되는 전원으로 외부전압(VDD)을 네거티브(negative) 펌핑하여 만든 음전원을 말한다.
한편, 최근 반도체 장치에서는 소모전류의 감소를 위하여 다양한 개선 노력이 경주되고 있으며, 특히 디램 반도체 장치의 경우에는 셀프 리프레쉬(self-refresh) 모드 중 소모전류를 감소시키기 위한 다양한 연구가 진행되고 있다. 상기 셀프 리프레쉬 동작 동안 메모리 셀에 데이터를 저장하게 위하여 소모되는 전류를 셀프리프레쉬 시간 동안 측정한 것이 셀프 리프레쉬 전류인데, 이 셀프 리프레쉬 전류를 줄이기 위해서는 셀프 리프레쉬 주기를 증가시키는 것이 필요하다. 그리고, 셀프 리프레쉬 주기를 증가시키기 위해서는 각 메모리 셀이 데이터를 유지하는 시간인 데이터 유지시간(data retention time)을 증가시키는 것이 필요한데, 이러한 데이터 유지시간을 증가시키는 방법의 하나로서, 각 메모리 셀의 트랜지스터에 인가되는 백바이어스 전압을 증가시키는 방법이 사용되고 있다. 즉, 셀프 리프레쉬 모드 하에서는, 전압펌핑장치로부터 펌핑되어 출력되는 백바이어스 전압(VBB)을 상대적으로 더 높여 공급함으로써, 셀 트랜지스터의 오프 누설전류(off leakage current)를 감소시켜 데이터 유지 시간을 증가시키는 방법이 사용되고 있다.
그런데, 이 경우, 종래의 전압펌핑장치에서는 전압펌핑장치 내의 자연적인 전류 누설에 의해 백바이어스 전압(VBB)이 상승하는 것을 기다려야만 하였고, 이로 인하여 원하는 레벨까지 백바이어스 전압(VBB)이 상승하는데까지는 다소 긴 시간이 소요됨으로 말미암아, 셀프 리프레쉬 모드 진입 초기시점에 리프레쉬된 데이터의 경우에는 데이터 유지시간이 짧아 리프레쉬 특성이 나쁘고 오류가 발생하는 문제점이 있었다.
도 1은 종래 기술에 의한 전압 펌핑장치의 구성을 도시한 것으로서, 이를 참조하여 종래 전압펌핑장치의 문제점을 보다 구체적으로 설명한다.
도 1에 도시된 바와 같이, 먼저 기준전압 발생부(110)는 소정 레벨의 기준전압(VREF)을 발생시켜 전압레벨 검출부(120)로 공급한다. 그리고, 전압 레벨 검출부(120)는 전압 펌프부(130)로부터 피드백 되는 백바이어스 전압(VBB)을 감지하여 전압 펌핑 인에이블 신호(ppe)를 발생시킨다. 여기서, 전압 레벨 검출부(120)는 전압 펌프부(130)로부터 출력되는 전압(VBB)이 기준전압(VREF)에 의하여 설정되는 소정 전압보다 큰지 작은지를 판단하여, 만약 전압(VBB)이 상기 설정된 소정 전압보다 높은 경우에는 전압펌프부(130)가 전압 펌핑동작을 수행하도록 하기 위하여 전압 펌핑 인에이블 신호(ppe)를 인에이블시키고, 반면 만약 전압(VBB)이 상기 소정 전압보다 낮은 경우에는 전압펌프부(130)가 전압 펌핑동작을 중지하도록 하기 위하여 전압 펌핑 인에이블 신호(ppe)를 디스에이블시킨다. 마지막으로, 전압펌프부(130)는 상기 전압레벨 검출부(120)로부터 인가되는 펌핑 인에이블 신호(ppe)에 응답하여 소정 레벨의 백바이어스 전압(VBB)을 펌핑하는 동작을 수행한다.
그런데, 상기에서, 반도체 장치가 셀프 리프레쉬 모드에 진입하면, 백바이어스 전압(VBB)을 상승시키기 위하여, 기준전압 발생부(110)는 셀프 리프레쉬 모드 진입 전보다 더 높은 레벨의 기준전압(VREF)을 출력한다. 이에 따라, 전압펌프부 (130)가 펌핑동작을 수행하는 기준이 되는 소정 전압의 값은 상승하게 되고, 전압펌프부(130)로부터 출력되는 백바이어스 전압(VBB)의 값은 상승하게 된다.
그런데, 종래에는 셀프 리프레쉬 모드에 진입한 초기시점에서는 백바이어스 전압(VBB)은 빠른 속도로 상승하지 못하는 문제점이 있었다. 즉, 종래 전압펌핑장치에서는 낮은 백바이어스 전압(VBB)을 상승시키기 위한 별도의 수단이 없었기 때문에, 전압펌핑장치 내의 자연적인 전류 누설에 의해 백바이어스 전압(VBB)이 상승하는 것을 기다려야만 하였다. 이로 인하여 종래 전압펌핑장치에서는, 원하는 레벨까지 백바이어스 전압(VBB)이 상승하는데까지 다소 긴 시간이 소요됨으로 말미암아, 셀프 리프레쉬 모드 진입 초기시점에 리프레쉬된 데이터의 경우에는 데이터 유지시간이 짧아 리프레쉬 특성이 나쁘고 데이터 오류가 발생하는 문제점이 있었다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 셀프 리프레쉬 모드 하에서 상대적으로 더 높은 레벨의 백바이어스 전압을 생성하는 전압 펌핑장치에 있어서, 셀프 리프레쉬 모드 진입시 전압펌핑 장치의 출력단을 접지레벨 등의 소정 전압 레벨로 방전시킴으로써 상기 백바이어스 전압을 신속하게 상승시켜 반도체 장치의 셀프 리프레쉬 특성을 개선할 수 있도록 하는 전압 펌핑장치를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 셀프 리프레쉬 모드 진입시 인에이블되는 제 1 제어신호에 응답하여 펌핑동작을 수행하고, 비셀프 리프레쉬 모드에 비해 셀프 리프레쉬 모드 하에서 더 높은 레벨의 백 바이어스 전압을 출력하는 전압 펌핑장치에 있어서, 소정의 기준전압과 상기 백 바이어스 전압에 응답하여 셀프 리프레쉬 모드 하에서 상기 백 바이어스 전압이 상기 기준전압에 의해 설정되는 소정 전위 이하인 경우 방전제어신호를 인에이블 시키는 방전제어부와; 상기 방전제어신호에 응답하여 상기 전압 펌핑장치의 출력단을 소정 전압레벨로 방전시키는 방전부를 포함하여 구성되는 전압 펌핑장치를 제공한다.
삭제
삭제
본 발명에서, 상기 방전제어부는 접지레벨의 신호에 응답하여 제 1 노드를 상기 기준전압레벨로 풀-업구동하는 제 1 풀-업소자와, 상기 백 바이어스 전압에 응답하여 상기 제 1 노드를 풀-다운 구동하는 제 1 풀-다운소자와, 상기 제 1 노드로부터의 신호를 반전시켜 제 2 노드로 출력하는 인버터를 포함하는 것이 바람직하다.
본 발명에서, 상기 인버터는 상기 제 1 노드로부터의 신호에 응답하여 상기 제 2 노드를 풀-업 구동하는 제 2 풀-업소자와, 상기 제 1 노드로부터의 신호에 응답하여 상기 제 2 노드를 풀-다운 구동하는 제 2 풀-다운소자를 포함하는 것이 바람직하다.
본 발명에서, 상기 제 1 풀-업 소자는 PMOS소자인 것이 바람직하다.
본 발명에서, 상기 제 1 풀-다운 소자는 PMOS소자인 것이 바람직하다.
본 발명에서, 상기 방전부는 상기 방전제어신호에 응답하여 상기 전압 펌프장치의 출력단을 방전시키는 MOS트랜지스터를 포함하는 것이 바람직하다.
삭제
또한, 셀프 리프레쉬 모드 진입시 인에이블되는 제 1 제어신호에 응답하여 동작하고, 비셀프 리프레쉬 모드에 비해 셀프 리프레쉬 모드 하에서 더 높은 기준전압을 출력하는 기준전압 발생부와; 상기 기준전압과 피드백되는 백 바이어스(back bias) 전압에 응답하여 전압 펌핑 인에이블신호를 출력하는 전압 레벨 검출부와; 상기 전압 펌핑 인에이블 신호에 응답하여 전압펌핑 동작을 수행하여 상기 백 바이어스 전압을 출력하는 전압 펌프부와; 상기 기준전압과 백 바이어스 전압에 응답하여 셀프 리프레쉬 모드 하에서 상기 백 바이어스 전압이 상기 기준전압에 의해 설정되는 소정 전위 이하인 경우 방전제어신호를 인에이블 시키는 방전제어부와; 상기 방전제어신호에 응답하여 상기 전압 펌프부의 출력단을 소정 전압레벨로 방전시키는 방전부를 포함하여 구성되는 전압 펌핑장치를 제공한다.
삭제
본 발명에서, 상기 기준전압 발생부는 상기 제 1 제어 신호에 응답하여 제 1 노드를 풀업구동하는 제 1 풀-업 소자와, 상기 제 1 풀-업소자의 입력 노드와 출력 노드 간에 연결된 제 1 저항과, 상기 제 1 노드와 접지단 간에 설치된 제 1 다이오드를 포함하여 구성되는 것이 바람직하다.
본 발명에서, 상기 기준전압 발생부는 상기 제 1 풀-업소자와 제 1 노드 간에 설치된 제 2 저항과, 상기 제 1 다이오드와 접지단 간에 설치된 제 3 저항을 더 포함하는 것이 바람직하다.
본 발명에서, 상기 제 1 다이오드는 NMOS 다이오드인 것이 바람직하다.
삭제
본 발명에서, 상기 방전제어부는 제 1 노드를 상기 기준전압레벨로 풀-업구동하는 제 1 풀-업소자와, 상기 백 바이어스 전압에 응답하여 상기 제 1 노드를 풀-다운 구동하는 제 1 풀-다운소자와, 상기 제 1 노드로부터의 신호를 반전시켜 제 2 노드로 출력하는 인버터를 포함하는 것이 바람직하다.
본 발명에서, 상기 인버터는 상기 제 1 노드로부터의 신호에 응답하여 상기 제 2 노드를 풀-업 구동하는 제 2 풀-업소자와, 상기 제 1 노드로부터의 신호에 응답하여 상기 제 2 노드를 풀-다운 구동하는 제 2 풀-다운소자를 포함하는 것이 바람직하다.
삭제
본 발명에서, 상기 방전제어부는 상기 제 3 노드로부터의 신호를 버퍼링하는 버퍼부를 더 포함하는 것이 바람직하다.
삭제
본 발명에서, 상기 방전부는 상기 방전제어신호에 응답하여 상기 전압 펌프부의 출력단을 방전시키는 MOS트랜지스터를 포함하는 것이 바람직하다.
삭제
또한, 본 발명은 반도체 장치가 셀프 리프레쉬 모드에 있는지 아닌지의 여부에 따라 서로 상이한 레벨의 제 1 기준전압을 출력하는 제 1 기준전압 발생부와; 상기 제 1 기준전압과 피드백되는 백 바이어스 전압에 응답하여 전압 펌핑 인에이블신호를 출력하는 전압 레벨 검출부와; 상기 전압 펌핑 인에이블 신호에 응답하여 전압펌핑 동작을 수행하여 상기 백 바이어스 전압을 출력하는 전압 펌프부와; 셀프 리프레쉬 모드 하에서 인에이블되는 제 2 기준전압을 출력하는 제 2 기준전압 발생부와; 상기 제 2 기준전압과 백 바이어스 전압에 응답하여 셀프 리프레쉬 모드 하에서 상기 백 바이어스 전압이 상기 제 2 기준전압에 의해 설정되는 소정 전위 이하인 경우 방전제어신호를 인에이블시키는 방전제어부와; 상기 방전제어신호에 응답하여 상기 전압 펌프부의 출력단을 소정 전압레벨로 방전시키는 방전부를 포함하여 구성되는 전압 펌핑장치를 제공한다.
본 발명에서, 상기 제 2 기준전압 발생부는 셀프 리프레쉬 모드 진입시 인에이블되는 제 1 제어신호에 응답하여 동작하는 것이 바람직하다.
본 발명에서, 상기 제 2 기준전압 발생부는 상기 제 1 제어 신호에 응답하여 제 1 노드를 풀업구동하는 제 1 풀-업 소자와, 상기 제 1 노드와 접지단 간에 설치 된 제 1 다이오드를 포함하여 구성되는 것이 바람직하다.
본 발명에서, 상기 제 2 기준전압 발생부는 상기 제 1 풀-업소자와 제 1 노드 간에 설치된 제 1 저항과, 상기 제 1 다이오드와 접지단 간에 설치된 제 2 저항을 더 포함하는 것이 바람직하다.
삭제
본 발명에서, 상기 방전제어부는 접지레벨의 신호에 응답하여 제 1 노드를 상기 제 2 기준전압레벨로 풀-업구동하는 제 1 풀-업소자와, 상기 백 바이어스 전압에 응답하여 상기 제 1 노드를 풀-다운 구동하는 제 1 풀-다운소자와, 상기 제 1 노드로부터의 신호를 반전시켜 제 2 노드로 출력하는 인버터를 포함하는 것이 바람직하다.
본 발명에서, 상기 인버터는 상기 제 1 노드로부터의 신호에 응답하여 상기 제 2 노드를 풀-업 구동하는 제 2 풀-업소자와, 상기 제 1 노드로부터의 신호에 응답하여 상기 제 2 노드를 풀-다운 구동하는 제 2 풀-다운소자를 포함하는 것이 바람직하다.
본 발명에서, 상기 제 1 풀-업 소자는 PMOS소자인 것이 바람직하다.
본 발명에서, 상기 방전제어부는 상기 제 2 노드로부터의 신호를 버퍼링하는 버퍼부를 더 포함하는 것이 바람직하다.
삭제
본 발명에서, 상기 제 1 풀-다운 소자는 PMOS소자인 것이 바람직하다.
본 발명에서, 상기 방전부는 상기 방전제어신호에 응답하여 상기 전압 펌프부의 출력단을 방전시키는 MOS트랜지스터를 포함하는 것이 바람직하다.
삭제
아울러, 본 발명은 셀프 리프레쉬 모드 진입시 인에이블되는 제 1 제어신호에 응답하여 동작하고, 비셀프 리프레쉬 모드에 비하여 셀프 리프레쉬 모드 하에서 더 높은 기준전압을 출력하는 기준전압 발생부와; 상기 기준전압과 피드백되는 백 바이어스 전압에 응답하여 전압 펌핑 인에이블신호를 출력하는 전압 레벨 검출부와; 상기 전압 펌핑 인에이블 신호에 응답하여 전압펌핑 동작을 수행하여 상기 백 바이어스 전압을 출력하는 전압 펌프부와; 셀프 리프레쉬 모드 하에서 소정 구간동안 인에이블되는 방전제어신호를 출력하는 신호발생부와; 상기 방전제어신호에 응답하여 상기 전압 펌프부의 출력단을 소정 전압레벨로 방전시키는 방전부를 포함하여 구성되는 전압 펌핑장치를 제공한다.
삭제
본 발명에서, 상기 기준전압 발생부는 상기 제 1 제어 신호에 응답하여 제 1 노드를 풀업구동하는 제 1 풀-업 소자와, 상기 제 1 풀-업소자의 입력 노드와 출력 노드 간에 연결된 제 1 저항과, 상기 제 1 노드와 접지단 간에 설치된 제 1 다이오드를 포함하여 구성되는 것이 바람직하다.
본 발명에서, 상기 신호발생부는 셀프 리프레쉬 모드 진입시 인에이블되는 제 2 제어신호를 소정구간 지연시키는 지연부와, 상기 지연부로부터의 신호를 버퍼링하는 버퍼와, 상기 버퍼로부터의 신호와 상기 제 2 제어신호를 논리연산하는 논리부를 포함하는 것이 바람직하다.
본 발명에서, 상기 버퍼는 반전 버퍼인 것이 바람직하다.
본 발명에서, 상기 논리부는 논리곱 연산을 수행하는 것이 바람직하다.
본 발명에서, 상기 방전부는 상기 방전제어신호에 응답하여 상기 전압 펌프부의 출력단을 방전시키는 MOS트랜지스터를 포함하는 것이 바람직하다.
삭제
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 2는 본 발명에 의한 제 1 실시예에 따른 전압 펌핑장치의 구성을 도시한 것이다.
도 2에 도시된 바와 같이, 제 1 실시예에 따른 전압 펌핑장치는 반도체 장치가 셀프 리프레쉬 모드에 있는지 아닌지의 여부에 따라 서로 상이한 레벨의 기준전압(VREF)을 출력하는 기준전압 발생부(210)와; 상기 기준전압(VREF)과 피드백되는 백바이어스 전압(VBB)에 응답하여 전압 펌핑 인에이블신호(ppe)를 출력하는 전압 레벨 검출부(220)와; 상기 전압 펌핑 인에이블 신호(ppe)에 응답하여 전압펌핑 동 작을 수행하여 백바이어스 전압(VBB)을 출력하는 전압 펌프부(230)와; 상기 기준전압(VREF)과 백바이어스 전압(VBB)에 응답하여 방전제어신호(dctr)를 출력하는 방전제어부(250)와; 방전제어신호(dctr)에 응답하여 상기 전압 펌프부(230)의 출력단을 소정 전압레벨로 방전시키는 방전부(260)를 포함하여 구성된다.
상기에서, 기준전압 발생부(210)는 셀프 리프레쉬 모드 진입시 인에이블되는 제어신호(SR)에 응답하여 동작하고, 비셀프 리프레쉬 모드에 비해 셀프 리프레쉬 모드 하에서 더 높은 기준전압(VREF)을 출력한다. 그리고, 방전제어부(250)는 셀프 리프레쉬 모드 하에서 백바이어스 전압(VBB)이 상기 기준전압(VREF)에 의해 설정되는 소정 전위 이하인 경우 방전제어신호(dctr)를 인에이블시킨다.
이와 같이 구성된 제 1 실시예에 따른 전압 펌핑장치의 동작을 도 2 내지 도 6을 참조하여 구체적으로 설명한다.
제 1 실시예에 따른 전압 펌핑장치는 반도체 장치가 셀프리프레쉬 모드인지 아닌지의 여부에 따라 그 동작 메커니즘이 상이하므로, 각각의 동작 모드 별로 설명한다.
먼저, 셀프리프레쉬 모드 진입 이전 상태에 대해서 살펴 본다. 셀프 리프레쉬 모드 진입 이전 상태에서, 제어신호(SR)는 로우레벨로 디스에이블된 상태로 기준전압 발생부(210)에 입력된다. 여기서, 제어신호(SR)로는 셀프 리프레쉬 모드 진입시 인에이블되는 셀프 리프레쉬 플래그(FLAG) 신호를 사용하며, 그 외에 셀프 리프레쉬 모드 진입시 인에이블되는 어떠한 신호도 사용가능하다.
제어신호(SR)가 로우레벨로 입력되면, 기준전압 발생부(210)는 이에 응답하 여 상대적으로 낮은 레벨의 기준전압(VREF)을 출력한다. 즉, 도 3에 도시된 바와 같이, 제어신호(SR)가 로우레벨로 입력되면 NMOS(N21)는 턴-오프되므로, 노드(A)는 외부전압(VDD)을 저항(R21), 저항(R22), NMOS다이오드(N22) 및 저항(R23)에 의하여 전압 분배한 전압레벨을 가진다. 따라서, 기준전압 발생부(210)로부터 출력되는 기준전압(VREF)은 상기 전압분배에 의하여 상대적으로 낮은 레벨의 값이 된다.
이어서, 전압 레벨 검출부(220)는 기준전압(VREF)과 전압 펌프부(230)로부터 피드백 되는 백바이어스 전압(VBB)에 응답하여 전압 펌핑 인에이블 신호(ppe)를 발생시킨다. 여기서, 전압 레벨 검출부(220)는 전압 펌프부(230)로부터 출력되는 백바이어스 전압(VBB)이 상기 기준전압(VREF)의 값에 의하여 설정되는 제 1 레벨보다 큰지 작은지를 검출하여, 만약 백바이어스 전압(VBB)이 상기 제 1 레벨보다 높은 경우에는 전압펌프부(230)가 전압 펌핑동작을 수행하도록 하기 위하여 전압 펌핑 인에이블 신호(ppe)를 인에이블시키고, 반면 만약 백바이어스 전압(VBB)이 상기 제 1 레벨보다 낮은 경우에는 전압펌프부(230)가 전압 펌핑동작을 중지하도록 하기 위하여 전압 펌핑 인에이블 신호(ppe)를 디스에이블시킨다.
그리고, 전압펌프부(230)는 상기 전압레벨 검출부(220)로부터 인가되는 전압 펌핑인에이블 신호(ppe)에 응답하여 소정 레벨의 백바이어스 전압(VBB)을 펌핑하여 출력하는 동작을 수행한다. 즉, 전압 레벨 검출부(220)로부터 전압 펌핑인에이블 신호(ppe)가 인에이블된 상태로 인가되는 경우에는, 전압 펌프부(230)는 전압 펌핑동작을 수행하여 백바이어스 전압(VBB)을 상기 제 1 레벨로 하강시킨다. 반면, 전압 레벨 검출부(220)로부터 전압 펌핑인에이블 신호(ppe)가 디스에이블된 상태로 인가되는 경우에는, 전압 펌프부(230)는 전압 펌핑동작을 중지한다. 이와 같이, 전압 펌프부(230)는 상기의 동작을 반복함으로써, 백바이어스 전압(VBB)을 상기 제 1 레벨로 유지시킨다.
따라서, 반도체 장치가 셀프 리프레쉬 모드이 진입하기 이전에는, 제 1 실시예에 따른 전압 펌핑장치는 기준전압 발생부(210)로부터 출력되는 상대적으로 더 낮은 레벨의 기준전압(VREF)을 이용하여 상대적으로 낮은 제 1 레벨의 백바이어스 전압(VBB)을 펌핑하여 공급하게 된다.
이후, 반도체 장치가 셀프리프레쉬 모드 진입한 경우에 대해서 살펴 본다. 반도체 장치가 셀프 리프레쉬 모드에 진입하면, 제어신호(SR)는 하이레벨로 인에이블된 상태로 기준전압 발생부(210)에 입력된다.
그리고, 기준전압 발생부(210)는 하이레벨의 제어신호(SR)에 응답하여 상대적으로 높은 레벨의 기준전압(VREF)을 출력한다. 즉, 도 3에 도시된 바와 같이, 제어신호(SR)가 하이레벨로 입력되면 NMOS(N21)는 턴-온되며, 이 때 NMOS(N21)의 턴-온 저항은 저항(R21)의 저항값보다 훨씬 작으므로, 노드(A)의 전위는 저항(R21)에 의하여 전압분배를 했을 때의 전압레벨보다 더 높아진다. 따라서, 셀프리프레쉬 모드 하에서 기준전압 발생부(210)로부터 출력되는 기준전압(VREF)은 셀프 리프레쉬 모드 진입 전보다 상대적으로 높은 레벨의 값이 되며, 그 값은 대략 NMOS(N22)의 임계전압(Vt) 정도의 값이 된다.
이어서, 전압 레벨 검출부(220)는 기준전압(VREF)과 전압 펌프부(230)로부터 피드백 되는 백바이어스 전압(VBB)에 응답하여 전압 펌핑 인에이블 신호(ppe)를 발생시킨다. 그리고, 전압펌프부(230)는 전압레벨 검출부(220)로부터 인가되는 전압 펌핑인에이블 신호(ppe)에 응답하여 소정 레벨의 백바이어스 전압(VBB)을 펌핑하여 출력하는 동작을 수행한다. 이 때, 전압 레벨 검출부(220)는 상기 더 높은 레벨의 기준전압(VREF)를 이용하여 백바이어스 전압(VBB)의 레벨을 검출하므로, 전압펌프부(230)로부터 출력되는 백바이어스 전압(VBB)은 셀프 리프레쉬 모드 진입 전보다 더 높은 제 2 레벨로 상승하게 된다.
그런데, 이 때, 종래에는 셀프 리프레쉬 모드 하에서 백바이어스 전압(VBB)을 상기와 같이 제 2 레벨로 상승시킴에 있어, 셀프 리프레쉬 모드 초기에는 백아비어스 전압(VBB)의 상승 속도가 매우 느림으로 말미암아 리프레쉬 특성이 나쁘고 데이터 오류가 발생하는 문제점이 있었으나, 제 1 실시예에서는 방전제어부(250)와 방전부(260)의 동작에 의하여 상기와 같은 문제점이 발생되지 않는다. 이를 구체적으로 설명하면 다음과 같다.
셀프 리프레쉬 모드 하에서, 기준전압 발생부(210)가 상대적으로 더 높은 레벨의 기준전압(VREF)을 출력하면, 방전제어부(250)는 기준전압(VREF)과 함께 백바이어스 전압(VBB)을 인가받는다. 우선, 도 4에서, 기준전압(VREF)은 상기에서 언급한 바와 같이 대략 NMOS(N22)의 임계전압(Vt) 정도의 값이고, PMOS(P31)는 게이트로 접지전압(VSS)를 인가받으므로, PMOS(P31)는 완전히 턴-온된 상태도 아니고 턴-오프된 상태도 아닌 적당히 턴-온되어 있는 상태에 있다.
이 때, 백바이어스 전압(VBB)이 상기 제 2 레벨보다 더 낮아져 PMOS(P32)의 게이트-소스간 전압(Vgs)의 절대값이 PM0S(P32)의 임계전압의 절대값보다 더 커지게 되면, PMOS(P32)는 PMOS(P31)보다 더 크게 턴-온되어 전류를 많이 흘리게 된다. 이에 따라, 노드(B)의 전위는 하강하게 되고, PMOS(P33)가 턴-온되어 노드(C)는 하이레벨이 된다. 그리고, 인버터(IV31)와 인버터(IV32)로 구성된 버퍼부(252)는 상기 노드(C)의 신호를 버퍼링하여 하이레벨의 방전제어신호(dctr)를 출력한다.
다음으로, 하이레벨의 방전제어신호(dctr)는 도 5에 도시된 방전부(260)의 NMOS(N41)를 턴-온시켜 노드(A100)를 접지레벨로 풀-다운시킨다. 이에 따라, 노드(A100)에 연결된 전압펌프부(230)의 출력단은 접지레벨로 방전된다. 따라서, 제 1 실시예에 따르면, 전압 펌핑장치 내의 자연적인 전류 누설에 의하여 백바이어스 전압(VBB)이 상승하기를 기다릴 필요없이, 상기와 같이 전압 펌프부(230)의 출력단을 강제적으로 방전시킴으로써, 전압펌프부(230)으로부터 출력되는 백바이어스 전압(VBB)은 상기 제 2 레벨로 빠른 속도로 상승할 수 있게 된다.
한편, 상기에서, 백바이어스 전압(VBB)이 상기 제 2 레벨보다 더 높아져 PMOS(P32)의 게이트-소스간 전압(Vgs)의 절대값이 PM0S(P32)의 임계전압의 절대값보다 더 작아지게 되면, PMOS(P32)는 PMOS(P31)보다 더 작게 턴-온되어 전류를 적게 흘리게 된다. 이에 따라, 노드(B)의 전위는 상승하게 되고, NMOS(N31)가 턴-온되면서 노드(C)는 로우레벨이 되며, 버퍼부(252)는 상기 노드(C)의 신호를 버퍼링하여 로우레벨의 방전제어신호(dctr)를 출력한다. 그리고, 로우레벨의 방전제어신호(dctr)는 도 5에 도시된 방전부(260)의 NMOS(N41)를 턴-오프시켜 전압펌프부(230) 출력단의 방전동작을 중단시킨다.
한편, 상기에서는 도 5에 도시된 바와 같이 전압펌프부(230)의 출력단을 접지레벨로 방전시켰으나, 도 6에 도시된 방전회로를 사용함으로써 원하는 임의의 레벨(VDG)로 방전되도록 할 수도 있다.
이와 같이, 제 1 실시예에 따른 전압 펌핑장치는 셀프 리프레쉬 모드 하에서 상대적으로 더 높은 레벨의 백바이어스 전압(VBB)을 생성하는 함에 있어, 셀프 리프레쉬 모드 진입시 전압펌프부(230)의 출력단을 접지레벨 등의 소정 전압 레벨로 방전시킴으로써, 상기 백바이어스 전압(VBB)이 신속하게 원하는 소정레벨로 상승되도록 하여 반도체 장치의 셀프 리프레쉬 특성을 개선할 수 있다.
다음으로, 도 7은 본 발명에 의한 제 2 실시예에 따른 전압 펌핑장치의 구성을 도시한 것으로서, 이를 참조하여 제 2 실시예에 대하여 살펴 본다.
도 7에 도시된 바와 같이, 제 2 실시예에 따른 전압 펌핑장치는 반도체 장치가 셀프 리프레쉬 모드에 있는지 아닌지의 여부에 따라 서로 상이한 레벨의 제 1 기준전압(VREF1)을 출력하는 제 1 기준전압 발생부(310)와; 제 1 기준전압(VREF1)과 피드백되는 백바이어스 전압(VBB)에 응답하여 전압 펌핑 인에이블신호(ppe)를 출력하는 전압 레벨 검출부(320)와; 상기 전압 펌핑 인에이블 신호(ppe)에 응답하여 전압펌핑 동작을 수행하여 백바이어스 전압(VBB)을 출력하는 전압 펌프부(330)와; 셀프 리프레쉬 모드 하에서 인에이블되는 제 2 기준전압(VREF2)을 출력하는 제 2 기준전압 발생부(350)와; 상기 제 2 기준전압(VREF2)과 백바이어스 전압(VBB)에 응답하여 방전제어신호(dctr)를 출력하는 방전제어부(360)와; 상기 방전제어신호 (dctr)에 응답하여 상기 전압 펌프부(330)의 출력단을 소정 전압레벨로 방전시키는 방전부(370)를 포함하여 구성된다.
상기 제 2 기준전압 발생부(350)는 셀프 리프레쉬 모드 진입시 인에이블되는 제어신호(SR)에 응답하여 동작한다. 그리고, 방전제어부(360)는 셀프 리프레쉬 모드 하에서 상기 백바이어스 전압(VBB)이 상기 제 2 기준전압(VREF2)에 의해 설정되는 소정 전위 이하인 경우 상기 방전제어신호(dctr)를 인에이블시키는 것을 특징으로 한다.
이와 같이 구성된 제 2 실시예에 따른 전압 펌핑장치의 동작을 도 7 내지 도 11을 참조하여 구체적으로 설명한다.
제 2 실시예에 따른 전압 펌핑장치는 반도체 장치가 셀프리프레쉬 모드인지 아닌지의 여부에 따라 그 동작 메커니즘이 상이하므로, 각각의 동작 모드 별로 설명한다.
먼저, 셀프리프레쉬 모드 진입 이전 상태에 대해서 살펴 본다. 셀프 리프레쉬 모드 진입 이전 상태에서는, 제어신호(SR)는 로우레벨로 디스에이블된 상태로 제 1 기준전압 발생부(310)에 입력된다. 여기서, 제어신호(SR)는 상기 제 1 실시예에서와 동일한 신호를 의미한다.
제어신호(SR)가 로우레벨로 입력되면, 제 1 기준전압 발생부(310)는 이에 응답하여 상대적으로 낮은 레벨의 제 1 기준전압(VREF1)을 출력한다. 즉, 도 8에 도시된 제 1 기준전압 발생부(310)에서, 제어신호(SR)가 로우레벨로 입력되면 NMOS(N51)는 턴-오프되므로, 노드(D)는 외부전압(VDD)을 저항(R51), 저항(R52), NMOS다이오드(N52) 및 저항(R53)에 의하여 전압 분배한 전압레벨을 가진다. 따라서, 제 1 기준전압 발생부(310)로부터 출력되는 제 1 기준전압(VREF1)은 상기 전압분배에 의하여 상대적으로 낮은 레벨의 값이 된다.
이어서, 전압 레벨 검출부(320)는 제 1 기준전압(VREF1)과 전압 펌프부(330)로부터 피드백 되는 백바이어스 전압(VBB)에 응답하여 전압 펌핑 인에이블 신호(ppe)를 발생시킨다. 전압펌프부(330)는 상기 전압레벨 검출부(320)로부터 인가되는 전압 펌핑인에이블 신호(ppe)에 응답하여 상대적으로 낮은 제 1 레벨의 백바이어스 전압(VBB)을 펌핑하여 출력하는 동작을 수행한다. 여기서, 전압레벨 검출부(320)와 전압펌프부(320)는 각각 상기 제 1 실시예의 전압레벨 검출부(220)와 전압펌프부(230)와 동일한 동작 원리에 의하여 백바이어스 전압을 제 1 레벨로 유지시킨다.
한편, 제어신호(SR)가 로우레벨로 입력되면, 제 2 기준전압 발생부(350)는 이에 응답하여 접지레벨의 제 2 기준전압(VREF2)을 출력한다. 즉, 도 9에 도시된 바와 같이, 제어신호(SR)가 로우레벨로 입력되면 NMOS(N55)는 턴-오프되므로, 노드(E)의 전위는 접지레벨이 된다.
그리고, 방전제어부(360)는 제 2 기준전압 발생부(350)로부터 접지레벨의 제 2 기준전압(VREF2)을 입력받는다. 여기서, 도 10에 도시된 방전제어부(360)의 구성은 제 1 실시예의 방전제어부(250)와 동일하며, 다만 기준전압(VREF) 대신 제 2 기준전압(VREF2)이 입력된다는 점에서만 차이가 있을 뿐이다. 방전제어부(360)는 접지레벨의 제 2 기준전압(VREF2)을 입력받아 접지레벨의 방전제어신호(dctr)를 출력 한다. 그리고, 도 11에 도시된 방전부(370)의 NMOS(N71)는 접지레벨의 방전제어신호(dctr)를 게이트로 입력받아 턴-오프된다.
이와 같이, 셀프리프레쉬 모드 진입 이전 상태에서는 방전부(370)는 턴-오프 상태에 있다.
이후, 반도체 장치가 셀프 리프레쉬 모드에 진입한 경우에 대해서 살펴 본다. 반도체 장치가 셀프 리프레쉬 모드에 진입하면, 제어신호(SR)는 하이레벨로 인에이블된 상태로 제 1 기준전압 발생부(310) 및 제 2 기준전압 발생부(350)에 입력된다.
여기서, 제 1 기준전압 발생부(310)는 하이레벨의 제어신호(SR)에 응답하여 상대적으로 높은 레벨의 제 1 기준전압(VREF1)을 출력한다. 즉, 도 8에 도시된 바와 같이, 제어신호(SR)가 하이레벨로 입력되면 NMOS(N51)는 턴-온되며, 이 때 NMOS(N51)의 턴-온 저항은 저항(R51)의 저항값보다 훨씬 작으므로, 노드(D)의 전위는 저항(R51)에 의하여 전압분배를 했을 때의 전압레벨보다 더 높아진다. 따라서, 셀프리프레쉬 모드 하에서 제 1 기준전압 발생부(310)로부터 출력되는 제 1 기준전압(VREF1)은 셀프 리프레쉬 모드 진입 전보다 상대적으로 높은 레벨의 값이 된다.
이어서, 전압 레벨 검출부(320)와 전압펌프부(330)는 셀프 리프레쉬 모드 진입 전과 동일한 동작 원리에 의하여, 상기 제 1 레벨보다 더 높은 제 2 레벨의 백바이어스 전압(VBB)을 출력한다.
한편, 종래에는 셀프 리프레쉬 모드 하에서 백바이어스 전압(VBB)을 상기와 같이 제 2 레벨로 상승시킴에 있어, 셀프 리프레쉬 모드 초기에는 백바이어스 전압(VBB)의 상승 속도가 매우 느림으로 말미암아 리프레쉬 특성이 나쁘고 데이터 오류가 발생하는 문제점이 있었으나, 제 2 실시예에서는 제 2 기준전압 발생부(350), 방전제어부(360) 및 방전부(370)의 동작에 의하여 상기와 같은 문제점이 발생되지 않는다. 이를 구체적으로 설명하면 다음과 같다.
도 9에 도시된 바와 같이, 셀프 리프레쉬 모드 하에서 제어신호(SR)가 하이레벨로 인에이블되면, NMOS(N55)는 이에 응답하여 턴-온된다. 여기서, 저항(R56)의 저항값은 NMOS다이오드(N56)의 저항값보다 훨씬 작은 값을 가진다. 따라서, 셀프 리프레쉬 모드 하에서는 제 2 기준전압(VREF2)은 대략 NMOS(N56)의 임계전압(Vt) 근처의 값으로 상승한다.
이어서, 방전제어부(360)는 제 2 기준전압(VREF2)과 함께 백바이어스 전압(VBB)을 인가받는다. 우선, 도 10에서, 제 2 기준전압(VREF)은 상기에서 언급한 바와 같이 대략 NMOS(N56)의 임계전압(Vt) 정도의 값이고, PMOS(P61)는 게이트로 접지전압(VSS)을 인가받으므로, PMOS(P61)는 완전히 턴-온된 상태도 아니고 턴-오프된 상태도 아닌 적당히 턴-온되어 있는 상태에 있다.
이 때, 백바이어스 전압(VBB)이 상기 제 2 레벨보다 더 낮아져 PMOS(P62)의 게이트-소스간 전압(Vgs)의 절대값이 PM0S(P62)의 임계전압의 절대값보다 더 커지게 되면, PMOS(P62)는 PMOS(P61)보다 더 크게 턴-온되어 전류를 많이 흘리게 된다. 이에 따라, 노드(F)의 전위는 하강하게 되고, PMOS(P63)가 턴-온되면서 노드(G)는 하이레벨이 된다. 그리고, 인버터(IV61)와 인버터(IV62)로 구성된 버퍼부(362)는 상기 노드(G)의 신호를 버퍼링하여 하이레벨의 방전제어신호(dctr)를 출력한다.
이어서, 하이레벨의 방전제어신호(dctr)는 도 11에 도시된 방전부(370)의 NMOS(N71)를 턴-온시켜 노드(A200)를 접지레벨로 풀-다운시킨다. 이에 따라, 노드(A200)에 연결된 전압펌프부(330)의 출력단은 접지레벨로 방전된다. 따라서, 제 2 실시예에 따르면, 전압 펌핑장치 내의 자연적인 전류 누설에 의하여 백바이어스 전압(VBB)이 상승하기를 기다릴 필요없이, 상기와 같이 전압 펌프부(330)의 출력단을 강제적으로 방전시킴으로써, 전압펌프부(330)로부터 출력되는 백바이어스 전압(VBB)은 상기 제 2 레벨로 빠른 속도로 상승할 수 있게 된다.
한편, 상기에서, 백바이어스 전압(VBB)이 상기 제 2 레벨보다 더 높아져 PMOS(P62)의 게이트-소스간 전압(Vgs)의 절대값이 PM0S(P62)의 임계전압의 절대값보다 더 작아지게 되면, PMOS(P62)는 PMOS(P61)보다 더 작게 턴-온되어 전류를 적게 흘리게 된다. 이에 따라, 노드(F)의 전위는 상승하게 되고, NMOS(N61)가 턴-온되면서 노드(G)는 로우레벨이 되며, 버퍼부(362)는 상기 노드(G)의 신호를 버퍼링하여 로우레벨의 방전제어신호(dctr)를 출력한다. 그리고, 로우레벨의 방전제어신호(dctr)는 도 11에 도시된 방전부(370)의 NMOS(N71)를 턴-오프시켜 전압펌프부(330) 출력단의 방전동작을 중단시킨다.
한편, 상기에서는 도 11에 도시된 바와 같이 전압펌프부(330)의 출력단을 접지레벨로 방전시켰으나, 필요에 따라 원하는 임의의 다른 레벨(VDG)로 방전되도록 할 수도 있다.
이와 같이, 제 2 실시예에 따른 전압 펌핑장치는 셀프 리프레쉬 모드 하에서 상대적으로 더 높은 레벨의 백바이어스 전압(VBB)을 생성하는 함에 있어, 셀프 리프레쉬 모드 진입시 전압펌프부(330)의 출력단을 접지레벨 등의 소정 전압 레벨로 방전시킴으로써, 상기 백바이어스 전압(VBB)이 신속하게 원하는 소정레벨로 상승되도록 하여 반도체 장치의 셀프 리프레쉬 특성을 개선할 수 있다.
다음으로, 도 12는 본 발명에 의한 제 3 실시예에 따른 전압 펌핑장치의 구성을 도시한 것으로서, 이를 참조하여 제 3 실시예에 대하여 살펴 본다.
도 12에 도시된 바와 같이, 제 3 실시예에 따른 전압 펌핑장치는 반도체 장치가 셀프 리프레쉬 모드에 있는지 아닌지의 여부에 따라 서로 상이한 레벨의 기준전압(VREF)을 출력하는 기준전압 발생부(410)와; 상기 기준전압(VREF)과 피드백되는 백바이어스 전압(VBB)에 응답하여 전압 펌핑 인에이블신호(ppe)를 출력하는 전압 레벨 검출부(420)와; 상기 전압 펌핑 인에이블 신호(ppe)에 응답하여 전압펌핑 동작을 수행하여 백바이어스 전압(VBB)을 출력하는 전압 펌프부(430)와; 셀프 리프레쉬 모드 하에서 소정 구간동안 인에이블되는 방전제어신호(pdctr)를 출력하는 신호발생부(450)와; 상기 방전제어신호(pdctr)에 응답하여 상기 전압 펌프부(430)의 출력단을 소정 전압레벨로 방전시키는 방전부(460)를 포함하여 구성된다.
상기 기준전압 발생부(410)는 셀프 리프레쉬 모드 진입시 인에이블되는 제어신호(SR)에 응답하여 동작하고, 비셀프 리프레쉬 모드에 비하여 셀프 리프레쉬 모드 하에서 더 높은 기준전압(VREF)을 출력한다.
이와 같이 구성된 제 3 실시예에 따른 전압 펌핑장치의 동작을 도 12 내지 도 14를 참조하여 구체적으로 설명한다.
제 3 실시예에 따른 전압 펌핑장치는 반도체 장치가 셀프리프레쉬 모드인지 아닌지의 여부에 따라 그 동작 메커니즘이 상이하므로, 각각의 동작 모드 별로 설명한다.
먼저, 셀프리프레쉬 모드 진입 이전 상태에 대해서 먼저 살펴 본다. 제 3 실시예의 구성요소 중 기준전압발생부(410), 전압레벨 검출부(420), 전압펌프부(430)는 제 2 실시예의 구성요소 중 제 1 기준전압 발생부(310), 전압레벨 검출부(320), 전압펌프부(330)와 각각 동일하다. 따라서, 제 2 실시예와 마찬가지로, 제 3 실시예에 따른 전압 펌프부(330)는 셀프 리프레쉬 모드 하에서는 셀프 리프레쉬 모드 진입 전에 비하여 상대적으로 더 높은 레벨의 백바이어스 전압(VBB)을 펌핑한다. 다만, 제 3 실시예에 따른 전압펌핑장치는 전압펌프부(330)의 출력단을 소정 전압레벨로 방전시키는 방법에 있어서는 제 2 실시예와 상이한 바, 이하 이에 대하여 설명한다.
먼저, 셀프리프레쉬 모드 진입 이전 상태에 대해서 살펴 본다.
셀프 리프레쉬 모드 진입 이전 상태에서는, 제어신호(SR)는 로우레벨로 디스에이블된 상태로 신호발생부(450)에 입력된다. 여기서, 제어신호(SR)는 상기 제 1 및 제 2 실시예에서와 동일한 신호를 의미한다.
제어신호(SR)가 로우레벨로 입력되면, 신호발생부(450)는 이에 응답하여 로우레벨의 방전제어신호(pdctr)만을 출력한다. 즉, 도 13에 도시된 신호발생부(450)에서, 낸드게이트(ND81)와 인버터(IV82)로 구성된 논리부(452)는 논리곱 연산을 수 행하므로, 로우레벨의 제어신호(SR)를 일측단으로 입력받아 로우레벨의 방전제어신호(pdctr)를 출력한다. 그러면, 도 14에 도시된 방전부(460)의 NMOS(N91)는 로우레벨의 방전제어신호(pdctr)를 게이트로 입력받아 턴-오프된다. 따라서, 셀프리프레쉬 모드 진입 이전 상태에서는 방전부(460)는 턴-오프 상태에 있다.
다음으로, 반도체 장치가 셀프 리프레쉬 모드에 진입한 경우에 대해서 살펴 본다. 반도체 장치가 셀프 리프레쉬 모드에 진입하면, 제어신호(SR)는 하이레벨로 인에이블된 상태로 신호발생부(450)에 입력된다.
신호발생부(450)는 하이레벨의 제어신호(SR)에 응답하여 소정 구간동안 인에이블되는 방전제어신호(pdctr)를 출력한다. 이를 자세히 살펴 보면, 도 13에서 제어신호(SR)가 아직 로우레벨의 상태에 있을 때에는, 인버터(IV81)로부터 출력되는 신호는 하이레벨의 상태에 있다. 이 후, 제어신호(SR)가 하이레벨로 인에이블되면, 지연부(451)에 의한 지연시간이 경과하기 전에는 인버터(IV81)로부터 출력되는 신호는 이전 상태인 하이레벨을 계속 유지한다. 따라서, 상기 지연부(451)에 의한 지연시간 동안에는 논리부(452)는 하이레벨의 신호를 양측 입력단으로 입력받으므로, 하이레벨의 방전제어신호(pdctr)를 출력한다. 그리고, 이후 상기 지연시간이 경과하면, 인버터(81)로부터 출력되는 신호는 로우레벨로 천이되므로, 논리부(452)로부터 출력되는 방전제어신호(pdctr)는 로우레벨로 디스에이블된다. 결국, 반도체 장치가 셀프 리프레쉬 모드에 진입하면, 신호발생부(450)는 소정 인에이블 구간을 갖는 방전제어신호(pdctr)를 출력한다.
이어서, 도 14에 도시된 바와 같이, 방전부(460)의 NMOS(N91)는 상기 방전제 어신호(pdctr)를 게이트로 입력받아 상기 소정 인에이블 구간 동안 턴-온되어 노드(A300)를 접지레벨로 풀-다운시킨다. 이에 따라, 노드(A300)에 연결된 전압펌프부(430)의 출력단은 접지레벨로 방전된다. 따라서, 제 1 실시예에 따르면, 전압 펌핑장치 내의 자연적인 전류 누설에 의하여 백바이어스 전압(VBB)이 상승하기를 기다릴 필요없이, 상기와 같이 전압 펌프부(430)의 출력단을 강제적으로 방전시킴으로써, 전압펌프부(430)로부터 출력되는 백바이어스 전압(VBB)은 상기 제 2 레벨로 빠른 속도로 상승할 수 있게 된다.
한편, 상기에서는 도 14에 도시된 바와 같이 전압펌프부(430)의 출력단을 접지레벨로 방전시켰으나, 필요에 따라 원하는 임의의 다른 레벨(VDG)로 방전되도록 할 수도 있다.
이와 같이, 제 3 실시예에 따른 전압 펌핑장치는 셀프 리프레쉬 모드 하에서 상대적으로 더 높은 레벨의 백바이어스 전압(VBB)을 생성하는 함에 있어, 셀프 리프레쉬 모드 진입시 전압펌프부(430)의 출력단을 접지레벨 등의 소정 전압 레벨로 방전시킴으로써, 상기 백바이어스 전압(VBB)이 신속하게 원하는 소정레벨로 상승되도록 하여 반도체 장치의 셀프 리프레쉬 특성을 개선할 수 있다.
이상 설명한 바와 같이, 본 발명에 따른 반도체 장치의 전압 펌핑장치는 셀프 리프레쉬 모드 하에서 상대적으로 더 높은 레벨의 백바이어스 전압을 생성하는 함에 있어, 셀프 리프레쉬 모드 진입시 전압펌핑 장치의 출력단을 접지레벨 등의 소정 전압 레벨로 방전시킴으로써 상기 백바이어스 전압을 신속하게 상승시켜 반도체 장치의 셀프 리프레쉬 특성을 개선할 수 있는 효과가 있다.

Claims (39)

  1. 셀프 리프레쉬 모드 진입시 인에이블되는 제 1 제어신호에 응답하여 펌핑동작을 수행하고, 비셀프 리프레쉬 모드에 비해 셀프 리프레쉬 모드 하에서 더 높은 레벨의 백 바이어스 전압을 출력하는 전압 펌핑장치에 있어서,
    소정의 기준전압과 상기 백 바이어스 전압에 응답하여 셀프 리프레쉬 모드 하에서 상기 백 바이어스 전압이 상기 기준전압에 의해 설정되는 소정 전위 이하인 경우 방전제어신호를 인에이블 시키는 방전제어부와;
    상기 방전제어신호에 응답하여 상기 전압 펌핑장치의 출력단을 소정 전압레벨로 방전시키는 방전부를 포함하여 구성되는 전압 펌핑장치.
  2. 삭제
  3. 삭제
  4. 제 1항에 있어서,
    상기 방전제어부는
    접지레벨의 신호에 응답하여 제 1 노드를 상기 기준전압레벨로 풀-업구동하는 제 1 풀-업소자와,
    상기 백 바이어스 전압에 응답하여 상기 제 1 노드를 풀-다운 구동하는 제 1 풀-다운소자와,
    상기 제 1 노드로부터의 신호를 반전시켜 제 2 노드로 출력하는 인버터를 포함하는 전압 펌핑장치.
  5. 제 4항에 있어서,
    상기 인버터는 상기 제 1 노드로부터의 신호에 응답하여 상기 제 2 노드를 풀-업 구동하는 제 2 풀-업소자와,
    상기 제 1 노드로부터의 신호에 응답하여 상기 제 2 노드를 풀-다운 구동하는 제 2 풀-다운소자를 포함하는 전압 펌핑장치.
  6. 제 4항에 있어서,
    상기 제 1 풀-업 소자는 PMOS소자인 전압 펌핑장치.
  7. 제 4항에 있어서,
    상기 제 1 풀-다운 소자는 PMOS소자인 전압 펌핑장치.
  8. 제 1 항에 있어서,
    상기 방전부는 상기 방전제어신호에 응답하여 상기 전압 펌핑장치의 출력단을 방전시키는 MOS트랜지스터를 포함하는 전압 펌핑장치.
  9. 삭제
  10. 셀프 리프레쉬 모드 진입시 인에이블되는 제 1 제어신호에 응답하여 동작하고, 비셀프 리프레쉬 모드에 비해 셀프 리프레쉬 모드 하에서 더 높은 기준전압을 출력하는 기준전압 발생부와;
    상기 기준전압과 피드백되는 백 바이어스(back bias) 전압에 응답하여 전압 펌핑 인에이블신호를 출력하는 전압 레벨 검출부와;
    상기 전압 펌핑 인에이블 신호에 응답하여 전압펌핑 동작을 수행하여 상기 백 바이어스 전압을 출력하는 전압 펌프부와;
    상기 기준전압과 백 바이어스 전압에 응답하여 셀프 리프레쉬 모드 하에서 상기 백 바이어스 전압이 상기 기준전압에 의해 설정되는 소정 전위 이하인 경우 방전제어신호를 인에이블 시키는 방전제어부와;
    상기 방전제어신호에 응답하여 상기 전압 펌프부의 출력단을 소정 전압레벨로 방전시키는 방전부를 포함하여 구성되는 전압 펌핑장치.
  11. 삭제
  12. 제 10 항에 있어서,
    상기 기준전압 발생부는
    상기 제 1 제어 신호에 응답하여 제 1 노드를 풀업구동하는 제 1 풀-업 소자와,
    상기 제 1 풀-업소자의 입력 노드와 출력 노드 간에 연결된 제 1 저항과,
    상기 제 1 노드와 접지단 간에 설치된 제 1 다이오드를 포함하여 구성되는 전압 펌핑장치.
  13. 제 12항에 있어서,
    상기 기준전압 발생부는 상기 제 1 풀-업소자와 제 1 노드 간에 설치된 제 2 저항과,
    상기 제 1 다이오드와 접지단 간에 설치된 제 3 저항을 더 포함하는 전압 펌핑장치.
  14. 삭제
  15. 제 10항에 있어서,
    상기 방전제어부는
    접지레벨의 신호에 응답하여 제 1 노드를 상기 기준전압레벨로 풀-업구동하는 제 1 풀-업소자와,
    상기 백 바이어스 전압에 응답하여 상기 제 1 노드를 풀-다운 구동하는 제 1 풀-다운소자와,
    상기 제 1 노드로부터의 신호를 반전시켜 제 2 노드로 출력하는 인버터를 포함하는 전압 펌핑장치.
  16. 제 15항에 있어서,
    상기 인버터는 상기 제 1 노드로부터의 신호에 응답하여 상기 제 2 노드를 풀-업 구동하는 제 2 풀-업소자와,
    상기 제 1 노드로부터의 신호에 응답하여 상기 제 2 노드를 풀-다운 구동하는 제 2 풀-다운소자를 포함하는 전압 펌핑장치.
  17. 제 15항에 있어서,
    상기 제 1 풀-업소자는 PMOS소자인 전압 펌핑장치.
  18. 제 15항에 있어서,
    상기 제 1 풀-다운 소자는 PMOS소자인 전압 펌핑장치.
  19. 제 10 항에 있어서,
    상기 방전부는 상기 방전제어신호에 응답하여 상기 전압 펌프부의 출력단을 방전시키는 MOS트랜지스터를 포함하는 전압 펌핑장치.
  20. 삭제
  21. 반도체 장치가 셀프 리프레쉬 모드에 있는지 아닌지의 여부에 따라 서로 상이한 레벨의 제 1 기준전압을 출력하는 제 1 기준전압 발생부와;
    상기 제 1 기준전압과 피드백되는 백 바이어스 전압에 응답하여 전압 펌핑 인에이블신호를 출력하는 전압 레벨 검출부와;
    상기 전압 펌핑 인에이블 신호에 응답하여 전압펌핑 동작을 수행하여 상기 백 바이어스 전압을 출력하는 전압 펌프부와;
    셀프 리프레쉬 모드 하에서 인에이블되는 제 2 기준전압을 출력하는 제 2 기준전압 발생부와;
    상기 제 2 기준전압과 백 바이어스 전압에 응답하여 셀프 리프레쉬 모드 하에서 상기 백 바이어스 전압이 상기 제 2 기준전압에 의해 설정되는 소정 전위 이하인 경우 방전제어신호를 인에이블시키는 방전제어부와;
    상기 방전제어신호에 응답하여 상기 전압 펌프부의 출력단을 소정 전압레벨로 방전시키는 방전부를 포함하여 구성되는 전압 펌핑장치.
  22. 제 21 항에 있어서,
    상기 제 2 기준전압 발생부는 셀프 리프레쉬 모드 진입시 인에이블되는 제 1 제어신호에 응답하여 동작하는 전압 펌핑장치.
  23. 제 22 항에 있어서,
    상기 제 2 기준전압 발생부는
    상기 제 1 제어 신호에 응답하여 제 1 노드를 풀업구동하는 제 1 풀-업 소자와,
    상기 제 1 노드와 접지단 간에 설치된 제 1 다이오드를 포함하여 구성되는 전압 펌핑장치.
  24. 제 23항에 있어서,
    상기 제 2 기준전압 발생부는 상기 제 1 풀-업소자와 제 1 노드 간에 설치된 제 1 저항과,
    상기 제 1 다이오드와 접지단 간에 설치된 제 2 저항을 더 포함하는 전압 펌핑장치.
  25. 삭제
  26. 제 21항에 있어서,
    상기 방전제어부는
    접지레벨의 신호에 응답하여 제 1 노드를 상기 제 2 기준전압레벨로 풀-업구동하는 제 1 풀-업소자와,
    상기 백 바이어스 전압에 응답하여 상기 제 1 노드를 풀-다운 구동하는 제 1 풀-다운소자와,
    상기 제 1 노드로부터의 신호를 반전시켜 제 2 노드로 출력하는 인버터를 포함하는 전압 펌핑장치.
  27. 제 26항에 있어서,
    상기 인버터는 상기 제 1 노드로부터의 신호에 응답하여 상기 제 2 노드를 풀-업 구동하는 제 2 풀-업소자와,
    상기 제 1 노드로부터의 신호에 응답하여 상기 제 2 노드를 풀-다운 구동하는 제 2 풀-다운소자를 포함하는 전압 펌핑장치.
  28. 제 26항에 있어서,
    상기 제 1 풀-업소자는 PMOS소자인 전압 펌핑장치.
  29. 제 26항에 있어서,
    상기 제 1 풀-다운 소자는 PMOS소자인 전압 펌핑장치.
  30. 제 21 항에 있어서,
    상기 방전부는 상기 방전제어신호에 응답하여 상기 전압 펌프부의 출력단을 방전시키는 MOS트랜지스터를 포함하는 전압 펌핑장치.
  31. 삭제
  32. 셀프 리프레쉬 모드 진입시 인에이블되는 제 1 제어신호에 응답하여 동작하고, 비셀프 리프레쉬 모드에 비하여 셀프 리프레쉬 모드 하에서 더 높은 기준전압을 출력하는 기준전압 발생부와;
    상기 기준전압과 피드백되는 백 바이어스 전압에 응답하여 전압 펌핑 인에이블신호를 출력하는 전압 레벨 검출부와;
    상기 전압 펌핑 인에이블 신호에 응답하여 전압펌핑 동작을 수행하여 상기 백 바이어스 전압을 출력하는 전압 펌프부와;
    셀프 리프레쉬 모드 하에서 소정 구간동안 인에이블되는 방전제어신호를 출력하는 신호발생부와;
    상기 방전제어신호에 응답하여 상기 전압 펌프부의 출력단을 소정 전압레벨로 방전시키는 방전부를 포함하여 구성되는 전압 펌핑장치.
  33. 삭제
  34. 제 32 항에 있어서,
    상기 기준전압 발생부는
    상기 제 1 제어 신호에 응답하여 제 1 노드를 풀업구동하는 제 1 풀-업 소자와,
    상기 제 1 풀-업소자의 입력 노드와 출력 노드 간에 연결된 제 1 저항과,
    상기 제 1 노드와 접지단 간에 설치된 제 1 다이오드를 포함하여 구성되는 전압 펌핑장치.
  35. 제 32 항에 있어서,
    상기 신호발생부는 셀프 리프레쉬 모드 진입시 인에이블되는 제 2 제어신호를 소정구간 지연시키는 지연부와,
    상기 지연부로부터의 신호를 버퍼링하는 버퍼와,
    상기 버퍼로부터의 신호와 상기 제 2 제어신호를 논리연산하는 논리부를 포함하는 전압 펌핑장치.
  36. 제 35항에 있어서,
    상기 버퍼는 반전 버퍼인 전압 펌핑장치.
  37. 제 35항에 있어서,
    상기 논리부는 논리곱 연산을 수행하는 전압 펌핑장치.
  38. 제 32 항에 있어서,
    상기 방전부는 상기 방전제어신호에 응답하여 상기 전압 펌프부의 출력단을 방전시키는 MOS트랜지스터를 포함하는 전압 펌핑장치.
  39. 삭제
KR1020050057356A 2005-06-29 2005-06-29 전압 펌핑장치 KR100818703B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050057356A KR100818703B1 (ko) 2005-06-29 2005-06-29 전압 펌핑장치
TW095100281A TWI300227B (en) 2005-06-29 2006-01-04 Voltage pumping device
US11/275,461 US7230860B2 (en) 2005-06-29 2006-01-06 Voltage pumping device
US11/743,242 US7379353B2 (en) 2005-06-29 2007-05-02 Voltage Pumping Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050057356A KR100818703B1 (ko) 2005-06-29 2005-06-29 전압 펌핑장치

Publications (2)

Publication Number Publication Date
KR20070001728A KR20070001728A (ko) 2007-01-04
KR100818703B1 true KR100818703B1 (ko) 2008-04-01

Family

ID=37589305

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050057356A KR100818703B1 (ko) 2005-06-29 2005-06-29 전압 펌핑장치

Country Status (3)

Country Link
US (2) US7230860B2 (ko)
KR (1) KR100818703B1 (ko)
TW (1) TWI300227B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101163219B1 (ko) 2010-07-08 2012-07-11 에스케이하이닉스 주식회사 기준전압 레벨 설정 방법을 사용하는 집적회로
KR101864123B1 (ko) 2011-07-08 2018-07-05 엘지디스플레이 주식회사 전기영동 표시장치와 이의 구동방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818703B1 (ko) * 2005-06-29 2008-04-01 주식회사 하이닉스반도체 전압 펌핑장치
KR100772705B1 (ko) * 2005-09-29 2007-11-02 주식회사 하이닉스반도체 내부전압 생성장치
KR100813527B1 (ko) * 2006-04-06 2008-03-17 주식회사 하이닉스반도체 반도체 메모리의 내부 전압 발생 장치
KR100718046B1 (ko) * 2006-06-08 2007-05-14 주식회사 하이닉스반도체 반도체 메모리 장치
KR100881718B1 (ko) * 2007-08-29 2009-02-06 주식회사 하이닉스반도체 코아전압 릴리즈 드라이버
US8072256B2 (en) 2007-09-14 2011-12-06 Mosaid Technologies Incorporated Dynamic random access memory and boosted voltage producer therefor
KR100925391B1 (ko) * 2008-04-18 2009-11-09 주식회사 하이닉스반도체 반도체 메모리 장치의 디스차지 회로

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990081305A (ko) * 1998-04-28 1999-11-15 윤종용 기준 전압 발생회로
US6232830B1 (en) * 1998-09-30 2001-05-15 Stmicroelectronics S.A. Circuit for the regulation of an output voltage of a charge pump device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3510335B2 (ja) * 1994-07-18 2004-03-29 株式会社ルネサステクノロジ 半導体記憶装置、内部電源電圧発生回路、内部高電圧発生回路、中間電圧発生回路、定電流源、および基準電圧発生回路
KR100231602B1 (ko) * 1996-11-08 1999-11-15 김영환 복합 모드형 기판전압 발생회로
JP3702166B2 (ja) * 2000-02-04 2005-10-05 三洋電機株式会社 チャージポンプ回路
US6411157B1 (en) * 2000-06-29 2002-06-25 International Business Machines Corporation Self-refresh on-chip voltage generator
US6545929B1 (en) * 2000-08-31 2003-04-08 Micron Technology, Inc. Voltage regulator and data path for a memory device
TW583818B (en) * 2002-12-03 2004-04-11 Via Tech Inc Charge pump and voltage doubler using the same
JP4059077B2 (ja) * 2002-12-26 2008-03-12 ソニー株式会社 チャージポンプ及びそれを用いたpll回路
KR100818703B1 (ko) 2005-06-29 2008-04-01 주식회사 하이닉스반도체 전압 펌핑장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990081305A (ko) * 1998-04-28 1999-11-15 윤종용 기준 전압 발생회로
US6232830B1 (en) * 1998-09-30 2001-05-15 Stmicroelectronics S.A. Circuit for the regulation of an output voltage of a charge pump device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101163219B1 (ko) 2010-07-08 2012-07-11 에스케이하이닉스 주식회사 기준전압 레벨 설정 방법을 사용하는 집적회로
US9330750B2 (en) 2010-07-08 2016-05-03 SK Hynix Inc. Integrated circuit using method for setting level of reference voltage
KR101864123B1 (ko) 2011-07-08 2018-07-05 엘지디스플레이 주식회사 전기영동 표시장치와 이의 구동방법

Also Published As

Publication number Publication date
KR20070001728A (ko) 2007-01-04
US7379353B2 (en) 2008-05-27
TW200701229A (en) 2007-01-01
US20070201285A1 (en) 2007-08-30
US7230860B2 (en) 2007-06-12
TWI300227B (en) 2008-08-21
US20070002655A1 (en) 2007-01-04

Similar Documents

Publication Publication Date Title
KR100818703B1 (ko) 전압 펌핑장치
JP3374258B2 (ja) 電圧発生装置
TWI630617B (zh) 電壓感知適應性靜態隨機存取記憶體寫入輔助電路
US8299831B2 (en) Semiconductor device
KR20150107891A (ko) 메모리 디바이스에서의 기입 보조를 위한 기입 드라이버
US8040177B2 (en) Internal voltage generating circuit of semiconductor device
TWI523034B (zh) 記憶體裝置與控制記憶體裝置的方法
US6791894B2 (en) DRAM power-source controller that reduces current consumption during standby
US20050068062A1 (en) Semiconductor device and level conversion circuit
KR20100085427A (ko) 반도체 메모리 장치의 내부전압 발생회로
US7466614B2 (en) Sense amplifier for non-volatile memory
JP2004220753A (ja) 低電圧メモリの強化された感知のための方法及び装置
KR100870424B1 (ko) 내부 전압 생성 회로
KR20220019323A (ko) 파워게이팅 동작을 수행하는 장치
US8390368B2 (en) Internal voltage generating circuit
KR100825021B1 (ko) 내부전압 생성기
KR20160115484A (ko) 전원 구동 회로 및 이를 포함하는 반도체 장치
KR100361656B1 (ko) 반도체 메모리 장치의 고전압 발생회로
KR100585144B1 (ko) 차아지 펌핑 효율을 유지하는 승압 전압 발생 회로
KR20070003038A (ko) 반도체 장치의 초기화신호 발생회로
KR100675899B1 (ko) 내부전압 발생회로 및 내부전압 공급장치
KR100477814B1 (ko) 반도체메모리장치의 워드라인 부트스트랩회로
KR101005139B1 (ko) 반도체 소자의 파워 업 회로
KR100776758B1 (ko) 반도체 메모리의 전압 방전 장치
KR100851998B1 (ko) 반도체 집적 회로의 내부 전압 발생 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120222

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee