KR890005159B1 - 백 바이어스 전압 발생기 - Google Patents

백 바이어스 전압 발생기 Download PDF

Info

Publication number
KR890005159B1
KR890005159B1 KR1019870004241A KR870004241A KR890005159B1 KR 890005159 B1 KR890005159 B1 KR 890005159B1 KR 1019870004241 A KR1019870004241 A KR 1019870004241A KR 870004241 A KR870004241 A KR 870004241A KR 890005159 B1 KR890005159 B1 KR 890005159B1
Authority
KR
South Korea
Prior art keywords
voltage
back bias
bias voltage
output
power supply
Prior art date
Application number
KR1019870004241A
Other languages
English (en)
Other versions
KR880013166A (ko
Inventor
조수인
민동선
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR1019870004241A priority Critical patent/KR890005159B1/ko
Priority to JP63099289A priority patent/JPH01165090A/ja
Priority to NL8801058A priority patent/NL194688C/nl
Priority to DE3814667A priority patent/DE3814667A1/de
Priority to FR8805669A priority patent/FR2614724B1/fr
Priority to US07/187,930 priority patent/US4920280A/en
Priority to GB8810391A priority patent/GB2204456B/en
Publication of KR880013166A publication Critical patent/KR880013166A/ko
Application granted granted Critical
Publication of KR890005159B1 publication Critical patent/KR890005159B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

내용 없음.

Description

백 바이어스 전압 발생기
제 1 도는 본 발명에 따른 회로도.
제 2도는 제 1도의 동작 파형도.
본 발명은 반도체 메모리 장치의 회로에 관한 것으로 특히 반도체 메모리 장치에서 사용하는 백 바이어스 전압 발생기에 관한 것이다.
최근 반도체 메모리 장치는 장치의 성능을 향상시키고 외부 핀 수를 줄이기 위해 백 바이어스 전압 발생기를 반도체 칩상에 내장하고 있다. 이와 같이 P형 반도체 기판상에 형성된 백 바이어스 전압 발생기에서 음의 전압(통상-2볼트 이하)을 상시 P형 반도체 기판에 인가함으로써 생기는 향상은 반도체 기판상에 형성되는 트랜지스터들의 드레쉬 홀드 전압을 안정시킬 수 있으며 접합 용량 (JUNCTION CAPACITANCE)의 감소로 인한 동작 속도의 향상 및 누설 전류의 감소등이다.
그러나 상기와 같은 성능의 향상은 전원 공급전압의 변동이 일정범위의 백 바이어스 전압을 공급할 경우에 보장이 된다. 실제 반도체 메모리장치에 외부에서 인가되는 전원 공급 전압은 외부회로의 요인 또는 잡음의 영향으로 순간적으로 변하는 경우가 많다.
따라서, 백 바이어스 전압 발생기는 상기와 같이 전원공급 전압이 변동할 경우에는 반도체 회로에 불리한 영향을 미치게 된다. 즉 전원 공급전압의 변동으로 백 바이어스 전압이 크게 내려갔을 경우에는 N+/P 접합부위의 역 바이어스가 증가하여 브레이크 다운이 일어나게 되며 접지 전압보다 백 바이어스 전압이 상승하였을 경우에는 상기 접합에서 정방향 바이어스가 걸려 회로동작이 안되는 위험이 있게 된다.
따라서 본 발명의 목적은 백 바이어스 전압 레벨을 일정수준에서 클램핑하는 백 바이어스 전압발생기를 제공함에 있다.
상기와 같은 본 발명의 목적을 달성하기 위하여 본 발명은 소정 주파수의 구형파를 발생하는 발진기와, 상기 발진기의 출력과 접속되어 상기 발진기에서 출력하는 신호를 전원 공급전압 레벨의 상기 구형파로 만들며 버퍼링을 하기 위한 버퍼회로와, 상기 버퍼회로의 출력을 입력하고 상기 버퍼회로에서 출력하는 구형파로 전하를 펌프하여 백바이어스 전압을 출력하는 챠아지 펌프회로에서 출력되는 백 바이어스 전압중 전원 공급전압의 급속한 변동으로 생기는 음과 양의 피크 전압을 클리핑하여 소정 전압 레벨의 백 바이어스 전압을 공급하는 클램핑회로로 구성된 백 바이어스 전압 발생기를 제공하는 것이다.
이하 본 발명을 첨부 도면을 참조하여 상세히 설명한다.
제1도는 본 발명에 따른 백 바이어스 전압 발생기의 회로도를 나타낸 도면이다.
본 발명에 따른 제 1도의 백 바이어스 전압 발생기는 통상의 인버터로 구성된 링 발진기 또는 슈미트 트리거와 게이트로 구성되어 구형파를 발생하는 발진기(1)와, 이 발진기의 출력을 입력하며 상시 발진기(10)에서 발생된 구형파를 전원 공급전압 VCC와 접지전압Vss의 크기를 갖는 구형파로 발생하여 출력하는 버퍼회로(20)와, 상기 버퍼회로의 출력을 입력하여 백 바이어스 전압을 출력하는 캐패시터(10)와 모오스 트랜지스터(2) 및 (3)으로 구성된 챠아지 펌프회로(30)와, 상기 회로의 출력을 입력하고 상기 전원 공급전압 Vcc의 변동에 따른 상기 백 바이어스 전압의 변동중 소정의 전압 이하 또는 이상을 클리핑하는 모오스 트랜지스터(4a)(4b)…및 (5a)…로 구성된 클램핑회로(40)로 구성된다.
상기에서 발진기(10)에서 출력하는 구형파의 주파수는 통상 3-12MHZ이며 듀티 사이클 1인 것이 사용된다. 또한 챠아지 펌프회로(30)는 큰 용량을 갖는 모오스 캐패시터(1)가 사용되며 상기 캐패시터(1)의 한 전극은 상기 버퍼회로(20)의 출력측과 접속되고 타전극은 노오드점(14)와 접속이 된다. 노오드점(14)에는 n형 모오스 트랜지스터(2)의 드레인이 접속되고 소오스측은 접지전압 VSS(=0)에 접속이 되며 게이트는 상기 노오드 점 (14)과 접속이 된다. 또한 노오드 점 (15)는 n형 모오스 트랜지스터(3)의 게이트와 접속이 되며 드레인 소오스 통로는 노오드점(14)와 (15)에 직렬로 접속이 되어 있으며 상기 노오드점(15)와 접지전압 VSS사이에는 게이트와 소오스가 접속된 모오스 트랜지스터(4a)(4b)…들이 직결로 접속이 되며 또한 드레인과 게이트가 접속된 모오스 트랜지스터(5a)…들이 직렬로 접속되어 있다.
본 발명에 따른 제1도의 백 바이어스 전압 발생기의 동작은 하기와 같다.
발진기(10)에서 출력하는 구형파는 버퍼회로(20)에서 전원공급 전압 VCC의 레벨을 갖는 구형파로 변환이 되어 출력라인(12)을 따라 모오스 캐패시터(1)로 입력된다. 모오스 캐패시터(1)의 입력단자는 소오스와 드레인이 공통으로 접속된 단자가 될 수도 있다. 이때 상기 모오스 캐패시터(1)의 출력단자는 게이트 전극이 되며 노오드 점 (14)과 접속이 된다. 지금 상기 캐패시터(1)의 입력단자로 입력하는 신호가 상기 구형파의 엎 에지(Up edge 또는 rising edge)이며 상기 Vcc의 전압은 상기 캐패시터(1)을 충전하고 트랜지스터(2)은 오프상태에 있다. 그후 상기 구형파의 다운에지가 라인(12)로 캐패시터(1)의 입력단자에 입력하면 상기 캐패시터(1)의 출력라인상의 노오드(14)는 음의 전압으로 되고 상기 트랜지스터(2)는 오프상태가 된다.
이때 트랜지스터(3)의 게이트와 접속된 노오드(15)의 전압이 상기 노오드(14)의 음의 전압보다 상기 트랜지스터(3)의 드레쉬 홀드 전압 만큼 높게 되면 상기 트랜지스터(3)는 도통을 하게 되고 음의 전하가 노오드(14)에서 트랜지스터(3)을 통해 노오드(15)로 전달이 되고 백 바이어스 전압 BBB는 음의 전압으로 된다. 그러나 상기 노오드(15)의 전압이 상기 노오드(14)의 전압보다 상기 드레쉬 홀드 전압 이하로 낮으면 상기 트랜지스터(3)는 오프 상태가 되고 노오드(15)를 통해 출력하는 백 바이어스, 전압은 원래의 백 바이어스 전압을 갖게 되며 안정된 백 바이어스 전압을 반도체 기판에 공급하게 된다.
그러나 제2(a)도에 도시한 바와 같이 전원 공급전압 VCC에서 갑자기 VCC'로 전원 공급전압이 떨어지게 되면 다운 에지(41)에서 제 1도의 노오드(14)는 더욱 음의 전압으로 하강하여 트랜지스터(3)이 도통하므로써 출력 노오드(15)는 제2(b)도의 음의 스파이크(42)와 같이 백 바이어스 전압은 더욱 음의 전압으로 내려가고 제2(a)도와 같이 전원 공급전압이 Vcc'로 안정되면 백 바이어스 전압은 제2(b)도의 표시(48)와 같이 상기 전원공급 전압 VCC가 VCC'로 하강한 만큼 상승된 Vcc1가 되어 안정이 된다. 그후 전원공급 전압이 다시 Vcc로 복귀하여 안정되면 제2(b)도의 스파이크 (44)와 같이 백 바이어스 전압이 일시적으로 상승하고 다시 Vcc의 전압으로 복귀하게 된다. 따라서 제2(b)도와 같은 노오드(15)의 전압은 트랜지스터(4a)(4b)…의 직렬 접속된 구성에 의해 제2(c)도 표시 (45)와 같이 클리핑이 일어난다. 이때 클램프 전압은 상기 트랜지스터 (4a)(4b)…의 드레쉬 홀드 전압은 VT라 하고 K가 직렬 접속되어 있다 가정하면 상기 클램프 전압은 KTT로 주어진다.
한편 노오드(15)와 접지 전압 Vss사이에 직렬 접속된 트랜지스터(5a)…들은 제 2 (c)도의 표시(46)와 같이 VBB전압 레벨이 일정범위 위로 올라가는 경우를 방지하게 된다. 따라서 제2(c)도와 같이 전원 공급이 변동하여도 일정범위에서도 클램핑이 된 백 바이어스 전압을 출력하므로 제2(b)도의 스파이크(42)에 의한 접합면에서의 역방향 브레이크 다운을 방지하고 또한 제2(b)도의 스파이크(44)에 의한 정방향 브레이크 다운을 방지하므로 반도체 메모리 장치가 안정된 동작을 할 수 있게 된다.

Claims (1)

  1. 반도체 칩상에 내장되며 반도체 기판에 백 바이어스를 공급하기 위한 백 바이어스 발생기에 있어서, 소정 주파수의 구형파를 발생하는 발진기(10)와 상기 발진기 출력을 입력하여 전원 공급전압 레벨의 구형파로 만드는 버퍼회로(20)와, 상기 버퍼회로의 출력을 입력하여 백 바이어스 전압을 출력하는 챠아지 펌프회로(30)화, 상기 챠아지 펌프회로의 출력단과 접지 사이에 병렬로 접속되며 상기 전원 공급전압의 변동에 따라 상기 챠아지 펌프회로에서 출력하는 백 바이어스 전압을 소정범위로 클램핑하는 클램핑회로(40)를 구비함을 특징으로 하는 반도체 장치.
KR1019870004241A 1987-04-30 1987-04-30 백 바이어스 전압 발생기 KR890005159B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019870004241A KR890005159B1 (ko) 1987-04-30 1987-04-30 백 바이어스 전압 발생기
JP63099289A JPH01165090A (ja) 1987-04-30 1988-04-21 バックバイアス電圧発生回路
NL8801058A NL194688C (nl) 1987-04-30 1988-04-22 Instelspanningsbron.
DE3814667A DE3814667A1 (de) 1987-04-30 1988-04-28 Rueckspannungsgenerator
FR8805669A FR2614724B1 (fr) 1987-04-30 1988-04-28 Circuit de generation de tension de polarisation de substrat
US07/187,930 US4920280A (en) 1987-04-30 1988-04-29 Back bias generator
GB8810391A GB2204456B (en) 1987-04-30 1988-05-03 Back bias generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870004241A KR890005159B1 (ko) 1987-04-30 1987-04-30 백 바이어스 전압 발생기

Publications (2)

Publication Number Publication Date
KR880013166A KR880013166A (ko) 1988-11-30
KR890005159B1 true KR890005159B1 (ko) 1989-12-14

Family

ID=19261097

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870004241A KR890005159B1 (ko) 1987-04-30 1987-04-30 백 바이어스 전압 발생기

Country Status (7)

Country Link
US (1) US4920280A (ko)
JP (1) JPH01165090A (ko)
KR (1) KR890005159B1 (ko)
DE (1) DE3814667A1 (ko)
FR (1) FR2614724B1 (ko)
GB (1) GB2204456B (ko)
NL (1) NL194688C (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0289357A (ja) * 1988-09-27 1990-03-29 Nec Corp 半導体回路
JPH02215154A (ja) * 1989-02-16 1990-08-28 Toshiba Corp 電圧制御回路
KR920010749B1 (ko) * 1989-06-10 1992-12-14 삼성전자 주식회사 반도체 집적소자의 내부전압 변환회로
GB9007790D0 (en) 1990-04-06 1990-06-06 Lines Valerie L Dynamic memory wordline driver scheme
US5267201A (en) * 1990-04-06 1993-11-30 Mosaid, Inc. High voltage boosted word line supply charge pump regulator for DRAM
GB9007791D0 (en) * 1990-04-06 1990-06-06 Foss Richard C High voltage boosted wordline supply charge pump and regulator for dram
JP2805991B2 (ja) * 1990-06-25 1998-09-30 ソニー株式会社 基板バイアス発生回路
EP0499673B1 (de) * 1991-02-21 1996-05-08 Siemens Aktiengesellschaft Regelschaltung für einen Substratvorspannungsgenerator
KR940003153B1 (ko) * 1991-04-12 1994-04-15 금성일렉트론 주식회사 백바이어스 발생회로
DE4130191C2 (de) * 1991-09-30 1993-10-21 Samsung Electronics Co Ltd Konstantspannungsgenerator für eine Halbleitereinrichtung mit kaskadierter Auflade- bzw. Entladeschaltung
DE69900372T2 (de) * 1991-12-09 2002-05-29 Fujitsu Ltd Versorgungsspannungsschalter
US5260646A (en) * 1991-12-23 1993-11-09 Micron Technology, Inc. Low power regulator for a voltage generator circuit
JP2632112B2 (ja) * 1992-07-27 1997-07-23 三菱電機株式会社 電圧発生回路
DE59308057D1 (de) * 1992-08-04 1998-03-05 Siemens Ag Ansteuerschaltung für einen Leistungs-MOSFET mit sourceseitiger Last
US5355028A (en) * 1992-10-23 1994-10-11 Micron Technology, Inc. Lower power CMOS buffer amplifier for use in integrated circuit substrate bias generators
US5811990A (en) * 1993-10-15 1998-09-22 Micron Technology, Inc. Voltage pump and a level translator circuit
US5629843A (en) * 1993-10-15 1997-05-13 Micron Technology, Inc. Self compensating clamp circuit and method for limiting a potential at a pump circuit node
EP0655669B1 (en) * 1993-11-30 2000-05-10 STMicroelectronics S.r.l. Stable reference voltage generator circuit
KR100307514B1 (ko) * 1994-07-30 2001-12-01 김영환 차지펌프회로
JP3102833B2 (ja) * 1994-09-06 2000-10-23 株式会社 沖マイクロデザイン 昇圧回路
US5627458A (en) * 1995-07-14 1997-05-06 Nevin; Larry J. Integrated negative D-C bias circuit
US6064250A (en) 1996-07-29 2000-05-16 Townsend And Townsend And Crew Llp Various embodiments for a low power adaptive charge pump circuit
EP1028363B1 (en) * 1996-07-29 2003-02-12 Townsend and Townsend and Crew LLP Charge pump for a semiconductor substrate
KR100560665B1 (ko) 2003-07-02 2006-03-16 삼성전자주식회사 독출 방지 기능을 갖는 반도체 메모리 장치
KR100649973B1 (ko) * 2005-09-14 2006-11-27 주식회사 하이닉스반도체 내부 전압 발생 장치
TWI407694B (zh) * 2010-01-27 2013-09-01 Novatek Microelectronics Corp 可抑制電壓過衝之輸出緩衝電路及方法
US10678287B2 (en) 2018-10-15 2020-06-09 Globalfoundries Inc. Positive and negative full-range back-bias generator circuit structure

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6044752B2 (ja) * 1978-04-24 1985-10-05 日本電気株式会社 ダイナミツクメモリ
US4307307A (en) * 1979-08-09 1981-12-22 Parekh Rajesh H Bias control for transistor circuits incorporating substrate bias generators
JPS56110252A (en) * 1980-02-05 1981-09-01 Nippon Telegr & Teleph Corp <Ntt> Semiconductor memory device
JPS57199335A (en) * 1981-06-02 1982-12-07 Toshiba Corp Generating circuit for substrate bias
US4438346A (en) * 1981-10-15 1984-03-20 Advanced Micro Devices, Inc. Regulated substrate bias generator for random access memory
US4439692A (en) * 1981-12-07 1984-03-27 Signetics Corporation Feedback-controlled substrate bias generator
US4433253A (en) * 1981-12-10 1984-02-21 Standard Microsystems Corporation Three-phase regulated high-voltage charge pump
JPS60261099A (ja) * 1984-06-07 1985-12-24 Mitsubishi Electric Corp 半導体記憶装置
US4631421A (en) * 1984-08-14 1986-12-23 Texas Instruments CMOS substrate bias generator
JPS61217991A (ja) * 1985-03-25 1986-09-27 Hitachi Ltd 半導体メモリ
US4794278A (en) * 1987-12-30 1988-12-27 Intel Corporation Stable substrate bias generator for MOS circuits

Also Published As

Publication number Publication date
GB2204456B (en) 1991-08-14
JPH01165090A (ja) 1989-06-29
FR2614724B1 (fr) 1992-12-31
US4920280A (en) 1990-04-24
NL194688B (nl) 2002-07-01
DE3814667A1 (de) 1988-11-17
GB2204456A (en) 1988-11-09
GB8810391D0 (en) 1988-06-08
NL194688C (nl) 2002-11-04
DE3814667C2 (ko) 1993-09-16
KR880013166A (ko) 1988-11-30
FR2614724A1 (fr) 1988-11-04
NL8801058A (nl) 1988-11-16

Similar Documents

Publication Publication Date Title
KR890005159B1 (ko) 백 바이어스 전압 발생기
US3895239A (en) MOS power-on reset circuit
US4208595A (en) Substrate generator
US4115710A (en) Substrate bias for MOS integrated circuit
JP2771729B2 (ja) チャージポンプ回路
US5041739A (en) Substrate potential generating circuit
US4446384A (en) MIS Device including a substrate bias generating circuit
KR100213304B1 (ko) 기판바이어스발생회로
US3988617A (en) Field effect transistor bias circuit
KR910001380B1 (ko) 전원절환회로
KR880004578A (ko) 래치업 방지회로를 가진 cmos 집적회로 장치
US6285240B1 (en) Low threshold MOS two phase negative charge pump
US4701637A (en) Substrate bias generators
US4628215A (en) Drive circuit for substrate pump
US3953748A (en) Interface circuit
US20090295362A1 (en) Voltage boost circuit without device overstress
KR900006192B1 (ko) 백 바이어스 전압 발생기
KR20000022571A (ko) 알씨 지연시간 안정화 회로
US4053791A (en) Logic circuit of ratioless structure
KR920003846B1 (ko) 반도체 메모리장치의 백바이어스 션트회로
US3289119A (en) Semiconductor apparatus providing inductive reactance
KR950010623B1 (ko) 반도체 소자의 전하 펌핑 회로
KR900002243Y1 (ko) 반도체장치의 백바이어스 레벨 감지회로
JPS5834514Y2 (ja) Ｍｏｓ自動リセツト回路
KR910001142Y1 (ko) 가변전압 발전회로

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051109

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee