NL8801058A - Instelspanningbron. - Google Patents

Instelspanningbron. Download PDF

Info

Publication number
NL8801058A
NL8801058A NL8801058A NL8801058A NL8801058A NL 8801058 A NL8801058 A NL 8801058A NL 8801058 A NL8801058 A NL 8801058A NL 8801058 A NL8801058 A NL 8801058A NL 8801058 A NL8801058 A NL 8801058A
Authority
NL
Netherlands
Prior art keywords
voltage
output
bias voltage
circuit
oscillator
Prior art date
Application number
NL8801058A
Other languages
English (en)
Other versions
NL194688B (nl
NL194688C (nl
Original Assignee
Samsung Semiconductor Tele
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor Tele filed Critical Samsung Semiconductor Tele
Publication of NL8801058A publication Critical patent/NL8801058A/nl
Publication of NL194688B publication Critical patent/NL194688B/nl
Application granted granted Critical
Publication of NL194688C publication Critical patent/NL194688C/nl

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/08Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205Substrate bias-voltage generators
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146Substrate bias generators
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Static Random-Access Memory (AREA)

Description

* 4 883029/Ti/MB >
Korte aanduiding: Instelspanningbron.
De uitvinding heeft betrekking op een keten voor het opwekken van een omkeerinstelspanning, op te nemen in een halfgeleidergeheugeninrichting voor het leveren van een omkeerinstelspanning aan het halfgeleidersubstraat.
5 Een recente halfgeleidergeheugeninrichting is uitgevoerd met een op de chip aangebrachte instelspanningbron van een instelling in omkearrichting teneinde de werking ervan te verbeteren en het aantal aansluitpennen te verkleinen. De werking van een 10 halfgeleidergeheugeninrichting gevormd in een P-type halfgeleidersubstraat kan worden verbeterd door het aanleggen van een negatieve spanning (gewoonlijk minder dan -2 volt) aan het halfgeleidersubstraat waardoor de drempelspanning van een n-kanaal MOS transistor gevormd, in het substraat 15 kan worden gestabiliseerd, met niet alleen een toename van de werksnelheid doch ook een afname van de lekstroom als gevolg van een afname van de overgangscapaciteit.
Genoemde verbetering der werking zal slechts worden bereikt in het geval wanneer bij een variatie der voe-20 dingspanning deze instelspanning op een bepaalde waarde blijft. In feite varieert de voedingsspanning geleverd door de uitwendinge voedingbron voor de halfgeleidergeheugeninrichting regelmatig als gevolg van de onstabiele werking daarvan en het optreden van ruis. Door de variatie van deze 25 voedingspanning heeft deze instelspanningbron een doorslaggevende invloed op de op de chip aanwezige halfgelei-derketen. Wanneer de instelspanning over een aanzienlijke waarde daalt als gevolg van een variatie van de voedingspanning zal de instelspanning over de N+/P 30 overgang in een substraat toenemen waardoor gemakkelijk doorslag in omkeerrichting kan optreden. Wanneer de tegeninstelspanning stijgt tot boven het niveau van de massaspanning zullen de overgangsgebieden in geleidende zin worden ingesteld waardoor de halfgeleidergeheugeninrichting 35 niet meer goed werkt.
. 880 1 05 8 2 %
De uitvinding beoogt een verbeterde instelspanning-bron te verschaffen die het mogelijk maakt de instel-spanning vast te leggen op een gewenst spanningniveau.
Dit doel wordt volgens de uitvinding bereikt doordat 5 deze bron omvat: een oscillator voor het opwekken van een kanteelvormige wisselspanning met een voorafbepaalde frequentie; een bufferketen verbonden met de uitgang van genoemde oscillator voor het bufferen van de uitgangspanning van 10 deze oscillator tot een kanteelvormige wisselspanning met het niveau van de voedingspanning; een ladingpompketen voor het leveren van een omkeer-instelspanning uitgaande van het uitgangsignaal van genoemde bufferketen en 15 een klemketen parallel verbonden tussen de uitgang van genoemde ladingpompketen en het massaniveau voor het bij variaties van de voedingspanning houden van de omkeer-instelspanning in een voorafbepaald bereik.
De uitvinding zal worden toegelicht aan de hand van de 20 tekening. Hierin is: figuur 1 het schema van een instelspanningbron volgens de uitvinding en figuur 2A t/m 2C een afbeelding van golfvormen optredend in essentiële delen van de keten volgens figuur 1. 25 Een instelspanningbron volgens figuur 1 en uitgevoerd volgens de uitvinding omvat een oscillator 10 met een ringoscillator bestaande uit de gebruikelijke invertors of Schmitt-trekkerketens en poorten voor het opwekken van een kanteelvormige spanning, een bufferketen 30 20 voor het bufferen van de kanteelspanning van de oscillator 10 in een kanteelvormige spanning met een amplitude welke wisselt tussen de voedingspanning Vcc en de massaspanning Vss uitgaande van de uitgangspanning van genoemde generator, een ladingpompketen 30 met een 35 condensator 1 en MOS transistoren 2 en 3 voor het leveren van een tegeninstelspanning uitgaande van het uitgang- .8801058 sm s 3 signaal van de bufferketen, en een klemketen 40 met MOS transistoren (4a/ 4b ..., en 5a ...) waaraan wordt toegevoerd het uitgangsignaal van de ladingpompketen voor het blokkeren van een overspanningdeel en een onderspanning-5 deel bij de variatie van de tegeninstelspanning afhankelijk van de variatie van de voedingspanning Vcc.
De frequentie van de kanteelvormige uitgangspanning van de oscillator 10 is in het algemeen 3 tot 12 MHz en de werk-rustverhouding is "1". Voor de ladingpompketen 30 10 wordt een MOS condensator 1 gebruikt met een grote capaciteit waarvan één aansluiting is verbonden met de uitgang van de bufferketen 20 en de andere aansluiting is verbonden met het knooppunt 14. Met het knooppunt 14 zijn verbonden de afvoer en de poort van een N-type MOS transistor 2, en 15 de massaspanning Vss (bijvoorbeeld nul volt) ligt aan de bron van deze transistor. Een knooppunt 15 is verbonden met een poort van een N-type MOS transistor 3 en de afvoer-bronovergang daarvan ligt in serie tussen de knooppunten 14 en 15. MOS transistoren 4af 4b ... met hun poorten en 20 bronnen zijn in serie verbonden tussen het knooppunt 15 en de aardspanning Vss, en MOS transistoren 5a ..., zijn met hun respectievelijk afvoeren en poorten parallel geschakeld aan de transistoren 4a, 4b...
De werking van de tegeninstelspanningbron volgens 25 figuur 1 is als volgt. Het uitgangskanteelsignaal van de oscillator 10 wordt gevormd tot een kanteelsignaal met het niveau van de voedingspanning Vcc en de massaspanning Vss door de bufferketen 20. De MOS condensator 1 ontvangt dit kanteelsignaal via een uitgangsverbinding 12. De ingangs-30 aansluiting van genoemde MOS condensator 1 kan zodanig zijn dat bron en afvoer zijn doorverbonden, zodat de uitgangs-aansluiting van de MOS condensator 1 de poortelektrode wordt die is verbonden met het knooppunt 4. Tijdens de stijgflank van het kanteelsignaal dat wordt aangelegd aan 35 de ingangsaansluiting van de condensator 1 laadt de spanning Vcc de condensator 1 en is de transistor 2 . 880 1 05 8 * 4 geleidend. Wanneer de daalflank van het kanteelsignaal aanwezig is aan de ingang van de condensator 1 via de verbinding 12 wordt de spanning op het knooppunt 14 verbonden met de uitgang van de condensator 1 negatief en 5 wordt de transistor 2 geblokkeerd. Op dit moment wordt, wanneer de spanning van het knooppunt 15 verbonden met de poort van de transistor 3 hoger wordt dan de negatieve spanning op het knooppunt 14 over een waarde gelijk aan de drempelspanning van de transistor 3 deze transistor 10 geleidend. De negatieve lading wordt overgedragen van het knooppunt 14 naar het knooppunt 15 via de transistor 3 en de instelspanning VBB wordt negatief. Wanneer de spanning op het knooppunt 14 over een waarde gelijk aan de drempelspanning lager wordt dan die op het knooppunt 15 15 blokkeert de transistor 3. Aldus zal de instelspanning op het knooppunt 15 de oorspronkelijke waarde van de tegeninstelspanning houden zodat op een halfgeleidersub-straat een stabiele instelspanning ter beschikking staat.
20 Figuur 2A toont dat, wanneer de voedingspanning Vcc plotseling daalt tot een lager niveau Vcc' de spanning op het knooppunt 14 tijdens de daalflank 41 verder afneemt tot een negatief niveau en de transistor 3 geleidend wordt. De instelspanning op het uitgangsknooppunt 15 daalt verder 25 naar een negatief niveau op de wijze zoals aangegeven voor de negatief gaande naaldspanning 42 volgens figuur 2B. Wanneer de voedingspanning stabiliseert op de spanning Vcc' als aangegeven in figuur 2A zal de instelspanning stabiliseren op de spanning VBB' zoals aangegeven met 30 het golfvormig gedeelte 48 in figuur 2B. De instelspanning neemt dus toe over een waarde gelijk aan de daling in de voedingspanning en stabiliseert.
Wanneer de voedingspanning terugkomt naar het spanningniveau Vcc zal de instelspanning tijdelijk toenemen zoals 35 aangegeven met de naald 44 in figuur 2B en dan terugkeren naar het spanningniveau VBB. De spanning op het knooppunt .8801058 <ί r / 5 15 wordt/ zoals figuur 2B toont, vastgelegd volgens een golfvormgedeelte 45 aangegeven in figuur 2C door de werking van een reeks transistoren 4a, 4b ... tussen het knooppunt 15 en de massaspanning Vss. Aannemend dat de drempelspanning der 5 transisistoren 4a, 4b gelijk is aan VT en het aantal transistoren in serie gelijk is aan K zal deze klemspanning de waarde KVT hebben.
De transistoren 5a, ... in serie opgenomen tussen het knooppunt 15 en de aardspanning Vss voorkomen dat het 10 spanningniveau VBB verder toeneemt dan een vast bereik, zoals aangegeven met het golfvormgedeelte 46 in figuur 2C.
Hoewel de voedingspanning varieert wordt aldus de instel-spanning altijd binnen een vast bereik gehouden. Daar de spanningbron voor de tegeninstelspanning volgens de uitvinding 15 voorkomt dat doorslag in omkeerrichting optreedt als gevolg van een negatieve signaalpiek 42, en ook doorslag in de geleidende richting, veroorzaakt door een positieve signaalpiek 44, optredend in een overgangsoppervlak van een halfgeleiderinrichting voorkomt is een stabiele werking mogelijk.
.8801058

Claims (1)

1. Keten voor het opwekken van een omkeerinstelspanning, op te nemen in een halfgeleidergeheugeninrichting voor het leveren van een omkeerinstelspanning aan het halfgeleider-substraat, met het kenmerk, dat deze keten omvat: 5 een oscillator voor het opwekken van een kanteel vormige wisselspanning met een voorafbepaalde frequentie; een bufferketen verbonden met de uitgang van genoemde oscillator voor het bufferen van de uitgangspanning van deze oscillator tot een kanteelvormige wisselspanning met 10 het niveau van de voedingspanning; een ladingpompketen voor het leveren van een omkeerinstelspanning uitgaande van het uitgangsignaal van genoemde bufferketen en een klemketen parallel verbonden tussen de uitgang 15 van genoemde ladingpompketen en het massaniveau voor het bij variaties van de voedingspanning houden van de omkeerinstelspanning in een voorafbepaald bereik. .8801056
NL8801058A 1987-04-30 1988-04-22 Instelspanningsbron. NL194688C (nl)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019870004241A KR890005159B1 (ko) 1987-04-30 1987-04-30 백 바이어스 전압 발생기
KR870004241 1987-04-30

Publications (3)

Publication Number Publication Date
NL8801058A true NL8801058A (nl) 1988-11-16
NL194688B NL194688B (nl) 2002-07-01
NL194688C NL194688C (nl) 2002-11-04

Family

ID=19261097

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8801058A NL194688C (nl) 1987-04-30 1988-04-22 Instelspanningsbron.

Country Status (7)

Country Link
US (1) US4920280A (nl)
JP (1) JPH01165090A (nl)
KR (1) KR890005159B1 (nl)
DE (1) DE3814667A1 (nl)
FR (1) FR2614724B1 (nl)
GB (1) GB2204456B (nl)
NL (1) NL194688C (nl)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0289357A (ja) * 1988-09-27 1990-03-29 Nec Corp 半導体回路
JPH02215154A (ja) * 1989-02-16 1990-08-28 Toshiba Corp 電圧制御回路
KR920010749B1 (ko) * 1989-06-10 1992-12-14 삼성전자 주식회사 반도체 집적소자의 내부전압 변환회로
US5267201A (en) * 1990-04-06 1993-11-30 Mosaid, Inc. High voltage boosted word line supply charge pump regulator for DRAM
GB9007790D0 (en) 1990-04-06 1990-06-06 Lines Valerie L Dynamic memory wordline driver scheme
GB9007791D0 (en) * 1990-04-06 1990-06-06 Foss Richard C High voltage boosted wordline supply charge pump and regulator for dram
JP2805991B2 (ja) * 1990-06-25 1998-09-30 ソニー株式会社 基板バイアス発生回路
ATE137872T1 (de) * 1991-02-21 1996-05-15 Siemens Ag Regelschaltung für einen substratvorspannungsgenerator
KR940003153B1 (ko) * 1991-04-12 1994-04-15 금성일렉트론 주식회사 백바이어스 발생회로
DE4130191C2 (de) * 1991-09-30 1993-10-21 Samsung Electronics Co Ltd Konstantspannungsgenerator für eine Halbleitereinrichtung mit kaskadierter Auflade- bzw. Entladeschaltung
EP0961290B1 (en) * 1991-12-09 2001-11-14 Fujitsu Limited Flash memory with improved erasability and its circuitry
US5260646A (en) * 1991-12-23 1993-11-09 Micron Technology, Inc. Low power regulator for a voltage generator circuit
JP2632112B2 (ja) * 1992-07-27 1997-07-23 三菱電機株式会社 電圧発生回路
EP0582125B1 (de) * 1992-08-04 1998-01-28 Siemens Aktiengesellschaft Ansteuerschaltung für einen Leistungs-MOSFET mit sourceseitiger Last
US5355028A (en) * 1992-10-23 1994-10-11 Micron Technology, Inc. Lower power CMOS buffer amplifier for use in integrated circuit substrate bias generators
US5629843A (en) * 1993-10-15 1997-05-13 Micron Technology, Inc. Self compensating clamp circuit and method for limiting a potential at a pump circuit node
US5811990A (en) * 1993-10-15 1998-09-22 Micron Technology, Inc. Voltage pump and a level translator circuit
EP0655669B1 (en) * 1993-11-30 2000-05-10 STMicroelectronics S.r.l. Stable reference voltage generator circuit
KR100307514B1 (ko) * 1994-07-30 2001-12-01 김영환 차지펌프회로
JP3102833B2 (ja) 1994-09-06 2000-10-23 株式会社 沖マイクロデザイン 昇圧回路
US5627458A (en) * 1995-07-14 1997-05-06 Nevin; Larry J. Integrated negative D-C bias circuit
US6064250A (en) 1996-07-29 2000-05-16 Townsend And Townsend And Crew Llp Various embodiments for a low power adaptive charge pump circuit
EP1028363B1 (en) * 1996-07-29 2003-02-12 Townsend and Townsend and Crew LLP Charge pump for a semiconductor substrate
KR100560665B1 (ko) 2003-07-02 2006-03-16 삼성전자주식회사 독출 방지 기능을 갖는 반도체 메모리 장치
KR100649973B1 (ko) * 2005-09-14 2006-11-27 주식회사 하이닉스반도체 내부 전압 발생 장치
TWI407694B (zh) * 2010-01-27 2013-09-01 Novatek Microelectronics Corp 可抑制電壓過衝之輸出緩衝電路及方法
US10678287B2 (en) 2018-10-15 2020-06-09 Globalfoundries Inc. Positive and negative full-range back-bias generator circuit structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4259729A (en) * 1978-04-24 1981-03-31 Nippon Electric Co., Ltd. Dynamic memory
GB2068639A (en) * 1980-02-05 1981-08-12 Nippon Telegraph & Telephone Semiconductor memory device
US4471290A (en) * 1981-06-02 1984-09-11 Tokyo Shibaura Denki Kabushiki Kaisha Substrate bias generating circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4307307A (en) * 1979-08-09 1981-12-22 Parekh Rajesh H Bias control for transistor circuits incorporating substrate bias generators
US4438346A (en) * 1981-10-15 1984-03-20 Advanced Micro Devices, Inc. Regulated substrate bias generator for random access memory
US4439692A (en) * 1981-12-07 1984-03-27 Signetics Corporation Feedback-controlled substrate bias generator
US4433253A (en) * 1981-12-10 1984-02-21 Standard Microsystems Corporation Three-phase regulated high-voltage charge pump
JPS60261099A (ja) * 1984-06-07 1985-12-24 Mitsubishi Electric Corp 半導体記憶装置
US4631421A (en) * 1984-08-14 1986-12-23 Texas Instruments CMOS substrate bias generator
JPS61217991A (ja) * 1985-03-25 1986-09-27 Hitachi Ltd 半導体メモリ
US4794278A (en) * 1987-12-30 1988-12-27 Intel Corporation Stable substrate bias generator for MOS circuits

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4259729A (en) * 1978-04-24 1981-03-31 Nippon Electric Co., Ltd. Dynamic memory
GB2068639A (en) * 1980-02-05 1981-08-12 Nippon Telegraph & Telephone Semiconductor memory device
US4471290A (en) * 1981-06-02 1984-09-11 Tokyo Shibaura Denki Kabushiki Kaisha Substrate bias generating circuit

Also Published As

Publication number Publication date
GB2204456A (en) 1988-11-09
DE3814667C2 (nl) 1993-09-16
JPH01165090A (ja) 1989-06-29
FR2614724B1 (fr) 1992-12-31
DE3814667A1 (de) 1988-11-17
NL194688B (nl) 2002-07-01
FR2614724A1 (fr) 1988-11-04
KR880013166A (ko) 1988-11-30
GB2204456B (en) 1991-08-14
NL194688C (nl) 2002-11-04
KR890005159B1 (ko) 1989-12-14
US4920280A (en) 1990-04-24
GB8810391D0 (en) 1988-06-08

Similar Documents

Publication Publication Date Title
NL8801058A (nl) Instelspanningbron.
US5870345A (en) Temperature independent oscillator
US4336466A (en) Substrate bias generator
NL8703021A (nl) Geregelde cmos-substraatspanningsgenerator.
US4208595A (en) Substrate generator
KR100213304B1 (ko) 기판바이어스발생회로
US5157278A (en) Substrate voltage generator for semiconductor device
US4430581A (en) Semiconductor substrate bias circuit
KR19980075793A (ko) 반도체 메모리 장치의 고 효율 전하 펌프회로
US4533846A (en) Integrated circuit high voltage clamping systems
KR0167692B1 (ko) 반도체 메모리장치의 차아지 펌프회로
US4454571A (en) Circuit for generating a substrate bias voltage
KR100440448B1 (ko) 온도 변화에 무관한 지연 시간을 확보할 수 있는 반도체집적 회로장치
US6166585A (en) Methods and apparatus for a high efficiency charge pump that includes a MOSFET capacitor operating in an accumulation region
US6198341B1 (en) Substrate bias voltage generating circuit for use in a semiconductor device
US4628215A (en) Drive circuit for substrate pump
KR900006192B1 (ko) 백 바이어스 전압 발생기
KR910005608B1 (ko) Mos 타이머 회로
KR940003405B1 (ko) 기판전압 발생장치
KR900002243Y1 (ko) 반도체장치의 백바이어스 레벨 감지회로
KR960006378B1 (ko) 기판전압발생회로의 차아지펌프회로
KR930007645B1 (ko) 반도체 장치의 기판전압 발생회로
KR950003391B1 (ko) 링 발진기와 고전압 전위검출회로를 가진 고전압 발생회로
SU155827A1 (nl)
KR0154743B1 (ko) 반도체 메모리용 차아지 펌프 회로

Legal Events

Date Code Title Description
A1A A request for search or an international-type search has been filed
CNR Transfer of rights (patent application after its laying open for public inspection)

Free format text: SAMSUNG ELECTRONICS CO., LTD.

BB A search report has been drawn up
BC A request for examination has been filed
V4 Discontinued because of reaching the maximum lifetime of a patent

Effective date: 20080422