NL8703021A - Geregelde cmos-substraatspanningsgenerator. - Google Patents

Geregelde cmos-substraatspanningsgenerator. Download PDF

Info

Publication number
NL8703021A
NL8703021A NL8703021A NL8703021A NL8703021A NL 8703021 A NL8703021 A NL 8703021A NL 8703021 A NL8703021 A NL 8703021A NL 8703021 A NL8703021 A NL 8703021A NL 8703021 A NL8703021 A NL 8703021A
Authority
NL
Netherlands
Prior art keywords
substrate
pmos
gate
voltage
substrate voltage
Prior art date
Application number
NL8703021A
Other languages
English (en)
Original Assignee
Jenoptik Jena Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DD29830186A external-priority patent/DD256001B5/de
Priority claimed from DD30128187A external-priority patent/DD259487A1/de
Priority claimed from DD30128087A external-priority patent/DD259486A1/de
Application filed by Jenoptik Jena Gmbh filed Critical Jenoptik Jena Gmbh
Publication of NL8703021A publication Critical patent/NL8703021A/nl

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0214Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0218Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
    • H01L27/0222Charge pumping, substrate bias generation structures
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205Substrate bias-voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

D HO/AM/42 Jenoptik
GEREGELDE CMOS-SUBSTRAATSPANNINGSGENERATOR
De uitvinding wordt toegepast bij het belasten van het substraat van een halfgeleiderchip met een negatieve sub-straatspanning gedurende bedrijf. Toepassingsgevallen zijn in het bijzonder dynamische geheugens.
05 De bekende substraatspanningsgeneratoren werken volgens het principe, dat een ringoscillator een periodische trilling opwekt en deze trilling via een pompcondensator en ontkoppeldioden zodanig met massa en substraat wordt verbonden, dat het substraat zich met een negatieve spanning op-10 laadt. Een dergelijke schakeling is bijvoorbeeld beschreven in EP 24 903, waarbij een aanvullende spanningsbegrenzer uit twee in serie geschakelde n-kanaal-FET-dioden, de spanning üg van het substraat begrenst tot het dubbele van de drem-pelspanning Ut· Een bezwaar is bij de pompschakelingen met 15 ontkoppeldioden het verlagen van de pompslag tot een rond 2 Ut verlaagde spanning, hetgeen met het langzamer bereiken van de bedrijfstoestand als bij' de volledige pompslag overeenkomt. Voor het bereiken van de volledige pompslag is het uit EP 173 980 bekend, de referentiepotentiaal voor de pomp-20 condensator via een boottrapschakeling te verlagen.
Een bezwaar is echter voorts de mogelijkheid, dat via de n-kanaal-FET-dioden een injectie van ladingsdragers in het substraat plaatsvindt, wanneer het knooppunt op de pompcondensator tot positieve waarden tot bij de drempelspanning 25 van de parasitaire pn-overgangen (n+-substraat) oplaadt.
Voorts is een bezwaar, dat bij de verschillende bedrij fstoestanden de substraatspanning capacitief wordt beïnvloed .
Voor het constant houden van de substraatspanning 30 zijn verschillende oplossingen bekend.
Het is bijvoorbeeld mogelijk meerdere pompschakelingen bij het aanleggen van de regel- respectievelijk kolomselecties ignalen RAS respectievelijk CAS toe te voegen. Der- 8705021- *» -2- gelijke schakelingen zijn gemodificeerd in DE 32 44 327; DE 35 30 092 alsmede EP 173 980 beschreven. Karakteristiek is hierbij dat de substraatspanning op een, van de tijdconstanten afgezien, in principe constante waarde wordt gehouden.
05 Een bezwaar is hierbij, dat bij de RAS-flank naar "low” door het omschakelen van de bitleidingen de substraatspanning om een bepaalde waarde naar negatievere waarden wordt verschoven en dientengevolge de substraatspanning door lekstromen op de door de meetvoelers vast aangelegde waarden van de substraat-10 spanningdrift. De waarde van de drift is daarbij afhankelijk van de lengte van de RAS-fase.
Het doel van de uitvinding bestaat daarin, een CMOS-substraatspanningsgenerator te verschaffen, die de substraatspanning extreem snel tot de eindwaarde oplaadt, sub-15 straatspanningsvariatie snel afvlakt en bij welke geen gevaar van de injectie van ladingsdragers over n+-gebieden van nMOS-transistoren bestaat. Voorts moet door passende maatregelen de substraatspanning op de waarde worden gehouden, welke de substraatspanning na de RAS-flank door het omschakelen 20 van de bitleidingen heeft aangenomen.
De uitvinding bereikt dit doel voor het verkrijgen van extreem korte tijden voor het opladen van de substraat op de vereiste waarden door het verschaffen van een substraat-spanningsgenerator, waarbij de oplading van het substraat 25 over ontkoppelorganen - bij voorkeur gestuurde MOS-transisto-ren - plaatsvindt. Voor het verhogen van het pompvermogen bij substraatspanningen nabij nul V wordt de oplading door andere parallelgeschakelde ontkoppelorganen gewaarborgd, die gelijktijdig het injecteren van ladingsdragers in het substraat 30 verhinderen. De schakeling dient daarbij als tegenperiodische schakeling geconcipieerd te worden. Voorts moet de substraatspanning gedurende de RAS-fase op een lagere waarde gehouden worden. De geregelde CMOS-substraatspanningsgenerator bevat een comparator, welke bij het bereiken van een eindwaarde van 35 een substraatspanning ϋβ ten opzichte van de massapoten-tiaal Uss de ringoscillator beïnvloedt. De ringoscillator is over een versterker verbonden met een pompschakeling uit een pompcondensator en een eerste pMOS ontkoppelorgaan tussen 8 7 G 5 0 £ 1 - -3- massa en de pompcondensator en een tweede nMOS ontkoppelor-gaan tussen de pompcondensator en het substraat. Daarbij bestaat de comparator uit een meetvoeler met een versterker. De meetvoeler bestaat daarbij uit een serieschakeling, een 05 stroombron en een weerstandscombinatie tussen de voedingsspanning en het substraat. De weerstandscombinatie bestaat daarbij uit MOS-transistoren. De spanning over de weerstandscombinatie ten opzichte van massa vormt daarbij een in principe constante uitgangsspanning die slechts door de regelaf-10 wijkingen enigszins anders wordt en die voor de daarachter geplaatste delen van de geregelde substraatspanningsgenerator de ingangsspanning vormt.
Volgens de uitvinding is de uitgang van de versterker via een eerste vertragingsorgaan met de eerste pompscha-15 keling en over een tweede inverterend vertragingsorgaan met een in tegenperiode werkende tweede pompschakeling verbonden. De beide vertragingsorganen hebben daarbij dezelfde vertraging (Xi), zodat de beide pompschakelingen in tegenperio-debedrijf werkzaam zijn. Voorts zijn twee besturingsschake-20 lingen aanwezig die telkens uit een vertragingsorgaan en een condensator bestaan. De eerste besturingsschakeling is daarbij met de poort van de beide ontkoppelorganen van de eerste pompschakeling en de tweede besturingsschakeling is daarbij met de poort van de beide ontkoppelorganen van de tweede 25 pompschakeling verbonden. Het vertragingsorgaan van de eerste besturingsschakeling inverteert daarbij het signaal van de versterker bij dezelfde vertraging (^-¾) ten opzichte van de tweede besturingsschakeling maar met een geringere vertraging (T2 < Ti) dan de vertraging ('C'i) van de pompschakelingen.
30 Voorts zijn de poorten van de ontkoppelorganen van de pompschakeling telkens verbonden met in de stroominrichting gepoolde pMOS-dioden.
Bij de uitvoering van de uitvinding zijn de nMOS ontkoppelorganen tussen de pompcondensator en de substraat 35 pMOS-ontkoppelorganen parallel geschakeld, welke poorten telkens verbonden zijn met de in tegenperiode werkende besturingsschakeling. Voorts zijn pMOS-ontladingstransistoren aangebracht tussen de poorten van de pMOS-ontkoppelorganen en de ψ * -4- massa, die gestuurd worden door de in tegenperiode werkende besturingsschakeling.
Een uitvoering van de uitvinding blijft bij een vastgelegd inschakelgedrag van de ringoscillator één van de 05 beide pMOS-dioden achterwege. Daarbij is door dimensione-ringsmaatregelen het inschakelgedrag zodanig bepaalbaar, dat aan de besturingsschakeling, waaraan als eerste een hoog/laag-flank optreedt, de pMOS-diode wegvalt. De functie van de geregelde substraatspanningsgenerator is in het vol-10 gende beschreven: de comparator mengt voortdurend de sub-straatspanning Ug. Bij het onderschrijden van de substraat-spanning -Ug < 2 Ut (negatieve waarde) blokkeert de comparator elk afhankelijk van de instelling van de belastings-transistor de besturingspoort van de ringoscillator, welke 15 bij een meer positieve substraatspanning -Ug > 2 Ut opengaat. De verkregen trilling wordt over de versterker gekoppeld. De pompschakelingen verkrijgen een nauwkeurig^ - fase-verschoven signaal, zodat ze in tegenperiode werkzaam zijn.
De bijbehorende besturingsschakeling werkt voortijlend en in-20 vers ten opzichte van de pompschakeling.
Bij de laag-flank ontstaat een spanningssprong van -Ucc aan de pompcondensator. Aangezien voordien het met massa verbonden pMOS-ontkoppelorgaan geleidend en volledig opengestuurd was, was de spanning op de pompcondensator nabij 25 0V. Nu wordt zowel het n-MOS-ontkoppelorgaan als ook de voordien in tegenperiode werkzame besturingsschakeling gestuurd pMOS-ontkoppelorgaan geleidend. Bij substraatspanningen bij 0V is het pMOS-ontkoppelorgaan volledig geleidend en voorkomt het injecteren van ladingsdragers van het nMOS-ontkoppelor-30 gaan direkt in het substraat. Bij substraatspanningen nabij -2 Ut overneemt het nMOS-ontkoppelorgaan in sterkere mate de substraatlading vooraf.
Bij de hoog-flank wordt de spanning aan de pompcondensator opnieuw bijna OV en veranderen de ontkoppelorganen 35 hun geleidbaarheid. Gelijktijdig wordt de poort van het pMOS-ontkoppelorgaan via de pMOS-ontladingstransistor ontladen. De voordelen van de geregelde CMOS-substraatspanningsgenerator liggen daarin, dat ten eerste de volledige spanning over de 8 7 0 3 0 2 1 -5- substraat voor aflading zonder vermindering door drempelspan-ningen bij de dioden-ontkoppelelementen ter beschikking staat, dat voorts een hoog vermogen door de parallelschakeling van pMOS- en nMOS-ontkoppelelementen bij elke substraat-05 spanning wordt verkregen, waarbij geen injectiegevaar van ladingsdragers in het substraat door het nMOS-ontkoppelorgaan bestaat.
Tot voordeelstrekkend is bovendien dat de totale schakeling opgebouwd is op het principe van de tegenperiode-10 bedrijf, waardoor een substraatlading van grote capaciteit ontstaat.
In de uitvoering van de uitvinding is in de meet-voeler in de niet-gekozen toestand van de geheugenschakel-kring in de weerstandscombinatie uit MOS-transistoren een van 15 de MOS-transistoren een aanvullende MOS-transistor parallel geschakeld. De uitvoering van de uitvinding is daarbij het regelselectiesignaal RAS via een drempelwaardeschakelaar verbonden met de poort van de parallel geschakelde transistor.
In de uitgekozen toestand (RAS=laag) is derhalve de parallel-20 geschakelde MOS-transistor niet geleidend en wordt de weer-standswaarde van de weerstandscombinatie vergroot. Bij een constant ingebrachte stroom daalt daarmede een grotere spanning daarover. Door het gelijktijdig omschakelen van de bit-leidingen wordt de potentiaal van het substraat omlaag ge-25 bracht. Door dimensionering kan worden bereikt dat de span-ningsverschuivingen gelijk zijn.
De meetvoeler houdt derhalve bij overigens vrijwel constante uitgangsspanning de substraatspanning op deze lage waarde. Bij de uitvoering van de uitvinding is in de meetvoe-30 Ier in de weerstandscombinatie uit MOS-transistoren de poort van de eerste MOS-transistor over een tweede MOS-transistor verbonden met massa. Daarbij is het regelselectiesignaal RAS over een drempelwaardeschakelaar verbonden met de poort van de aanvullende MOS-transistor. Tenslotte is tussen de poort 35 van de eerste MOS-transistor en het substraat een condensator geplaatst. Wanneer nu door het RAS-signaal het omschakelen van de bitleidingen ingeleid wordt, daalt de potentiaal van het substraat. Gelijktijdig wordt de poort van de eerste • -6- MOS-transistor in de weerstandscombinatie door de nu blokkerende aanvullende MOS-transistor van massa afgescheiden en zweeft. Het dalen van de substraatpotentiaal wordt nu overgedragen op de poort en vergroot de weerstandswaarde, zodat bij 05 een constante stroom een grotere spanning over de weerstandscombinatie afvalt. Door dimensionering kan worden bereikt, dat het dalen van de substraatpotentiaal gelijk is aan de vergroting van over de weerstandscombinatie dalende spanning. De meetvoeler laat derhalve bij overigens nagenoeg con-10 stante uitgangsspanning de referentiespanning overeenkomstig de verandering van de substraatpotentiaal volgen.
De uitvinding is aan de hand van een uitvoerings-voorbeeld en van drie tekeningen nader verduidelijkt.
Daarbij tonen: 15 Fig. 1 de substraatspanningsgenerator als bloksche- ma;
Fig. 2 de pompschakeling met nMOS-dioden ter verduidelijking van het mechanisme van de ladingsdragersinjec-tie; 20 Fig. 3 de geregelde substraatspanningsgenerator met een bekende meetvoeler volgens de uitvinding;
Fig. 4 de meetvoeler in een eerste verbeterde vorm;
Fig. 5 de meetvoeler in een tweede verbeterde vorm.
In fig. 1 is de substraatspanningsgenerator weerge-25 geven als blokschema. Deze bevat een meetvoeler 1, waarachter een versterker 2 is geschakeld. De meetvoeler l en de versterker 2 vormen daarbij een comparator. De uitgang van de versterker 2 neemt daarbij slechts nog twee toestanden aan.
De versterker 2 wordt gevolgd door een gestuurde ringoscilla-30 tor 3. Via een tweede versterker 4 is de ringoscillator 3 met twee in tegenperiode werkende pompschakelingen 5a, 5b verbonden. De door de pompschakeling 5a, 5b beïnvloede substraat 6 sluit zijnerzijds de regelkring aan op de meetvoeler 1.
De in fig. 2 getekende pompschakeling 5 van de sub-5 straatspanningsgenerator bevat de p-geleide substraat 6 waarop zich in de nMOS-techniek een pompcondensator 7 en twee nMOS-transistoren 8 en 9 bevinden.
8 7 i 7 0 7 ! -7- *
Aan de pompcondensator 7 is een actief gebied 10, aan de transistoren 8 het actieve gebied 11 en 12 en aan de transistor 9 het actieve gebied 11 en 13 toegevoegd.
Aan de poort 14 van de pompcondensator 7 ligt daar-05 bij de periodieke trilling. Het actieve gebied 10 is verbonden met het actieve gebied 11 en de poort 15 van de transistor 8. Het actieve gebied 12 is met de massapotentiaal Uss en het actieve gebied 13 is met de poort 16 van de transistor 9 en het substraat 6 verbonden. Wanneer het knooppunt tussen 10 het actieve gebied 10 en het actieve gebied 11 tijdens de in-schakelfase rond de drempelspanning Ut van de parasitaire pn-overgang tussen het actieve gebied 10, 11 en het substraat 6 negatiever wordt, worden de pn-overgangen geleidend en vloeien ladingsdragers in de substraat 6.
15 In fig. 3 is de geregelde CMOS-substraatspannings- generator volgens de uitvinding getekend. Deze bevat de meet-voeler 1 voor het vergelijken van de substraatspanning -ϋβ en de massapotentiaal Ugs· De meetvoeler bevat tussen de voedingsspanning Ucc en het substraat 6 een serieschakeling 20 uit een belastingstransistor 20, een massagestuurde nMOS-transistor 21 en een als diode geschakelde nMOS-transistor 22.
Achter de uitgang van de meetvoeler 1 is de versterker 2 geschakeld, die bestaat uit twee achter elkaar ge-25 schakelde invertoren 23, 24. De uitgang van de inverter 29 stuurt een pMOS-transistor 25, die aangebracht is tussen de voedingsspanning Ucc en de ingang van de inverter 24. Bij een kleinere negatieve substraatspanning -1% zijn de nMOS-transistoren 21, 22 geblokkeerd en wordt daardoor de inverter 30 23 opengestuurd alsmede de inverter 24 geblokkeerd. De uitgang van de inverter 24 voert daardoor een hoge potentiaal.
Bij een substraatspanning -1% > 2 üj openen de nMOS-transistoren 21, 23 waardoor de inverter 24 uiteindelijk een lage potentiaal aan de uitgang heeft.
35 De versterker 2 is verbonden met de ringoscillator 3, welke een NEN 26 met twee ingangen alsmede in serie daarachter geschakelde vier inverters 27, 28, 29, 30 bevat. De uitgang van de ringoscillator 3 is ten eerste teruggekoppeld 8 7 7 λ '· / t O V ‘ i -8- op de tweede ingang van de NEN 26 en voorts verbonden met de versterker 4. Bij een lage potentiaal aan de ingang blokkeert de NEN 26 en de ringoscillator 3 oscilleert niet, bij een hoge potentiaal daarentegen begint de ringoscillator 3 te os-05 cilleren. Aan de uitgang van de versterker 4 ligt derhalve een periodieke oscillatie tussen de voedingsspanning Ucc en massa Ugs· De uitgang van de versterker 4 is over een eerste vertragingsorgaan 3la met de eerste pompschakeling 5a alsmede over een tweede inverterend vertragingsorgaan 31b 10 verbonden met de tweede pompschakeling 5b, welke ten opzichte van de pompschakeling 5a in tegenperiode werkt. De beide ver-tragingsorganen 31a, 31b vertonen daarbij de gelijke vertraging Tl ·
Voorts is de versterker 4 met een eerste bestu-15 ringsschakeling 32a, die een derde inverterend vertragingsorgaan 33a en de condensator 34a bevat, alsmede met een tweede besturingsschakeling 32b, die een vierde vertragingsorgaan 33b en een condensator 34b bevat verbonden. De vertragingsor-ganen 33a, 33b bezitten daarbij een even grote vertragingT^/ 20 die kleiner is dan de vertragingTi· Elke pompschakeling 5a, 5b bevat daarbij een pompcondensator 35a, 35b alsmede een pMOS-ontkoppelorgaan 36a en 36b tussen massa üss en de pompcondensator 35a, 35b een nMOS-ontkoppelorgaan 37a, 37b tussen de pompcondensator 35a, 35b en een substraat 6 alsmede 25 een pMOS-ontkoppelorgaan 38a, 38b eveneens tussen de pompcondensator 35a en 35b en een substraat 6. De poort van de ont-koppelorganen 36a en 37a zijn met de besturingsschakeling 32a en de poort van de ontkoppelorganen 36b, 37b zijn met de besturingsschakeling 32b verbonden. De poort van de pMOS-ont-30 koppelorganen 38a, 38b zijn telkens met de in tegenperiode werkende besturingsschakeling 32b, 32a verbonden. Een pMOS-ontladingstransistor 39a, 39b die gestuurd wordt door de besturingsschakeling 32a, 32b is tussen de poort van het pMOS-ontkoppelorgaan 38a, 38b en massa Ugs aangebracht. Voorts 35 is telkens een pMOS-diode 40a, 40b in stroomrichting tussen massa üss en de poort van de ontkoppelorganen 36a en 37a respectievelijk de ontkoppelorganen 36b, 37b aangebracht.
In fig. 4 is een verbeterde vorm van de meetvoeler
8 7 C :·· ·. I
* -9- 1 aangegeven. De meetvoeler 1 bevat tussen de voedingsspanning Ü0c en het substraat 6 een serieschakeling uit een pMOS-transistor 51, een parallelschakeling van een als diode geschakelde nMOS-transistor 52 met een nMOS-transistor 53 05 alsmede een eveneens als diode geschakelde pMOS-transistor 54. De pMOS-transistor 51 werkt daarbij als een constante stroombron. De spanning over de in doorlaatrichting gepoolde nMOS-transistoren 52, 54 is de referentiespanning ten opzichte van het substraat 6 en de spanning over de nMOS-dioden 52, 10 54 ten opzichte van massa Ugs vormt de uitgangsspanning Ua welke tot op de regelafwijkingen in principe constant is. Voorts is het regelselectiesignaal RAS verbonden met een drempelwaardeschakelaar 55.
Gedurende de inactieve fase van de geheugenschakel-15 kring vormen de nMOS-transistoren 52, 54; Εχ, R3 en de nMOS-transistor 53; R2 een weerstandscombinatie, over welke de constante stroom I de volgende spanningsval opwekt UB + üA « I (Ri // *2 + R3) met UB - substraatspanning 20 Ua s uitgangspanning
In de actieve fase blokkeert de nMOS-transistor 53 en ontstaat + üA +AUB = I (Κχ + R3) met Δ UB - aanvullende verschuiving van de substraatspanning 25 in negatieve richting. Door passende dimensionering kan de substraatspanningsverschuiving bij het omschakelen van de bitleidingen gelijk gekozen worden aan de verschuiving van de referentiespanning van de meetvoeler 1. Tijdens de actieve fase drift derhalve de substraatspanning UB +ΔυΒ niet en 30 ontstaan stabiele bedrijfswaarden.
In fig. 5 is een tweede verbeterde vorm van de meetvoeler aangegeven.
De meetvoeler 1 bevat tussen de voedingsspanning Ucc en het substraat 6 een serieschakeling uit een pMOS-35 transistor 61, een nMOS-transistor 62 alsmede een nMOS-transistor 63, die als diode in doorlaatrichting geschakeld is.
De pMOS-transistor 61 werkt daarbij als constante stroombron. De spanning over de nMOS-transistor 62 en de in -10- * doorlaatrichting gepoolde nMOS-transistor 63 is de referen-tiespanning ten opzichte van het substraat 6 en de spanning over de nMOS-transistor 62 alsmede nMOS-transistor 63 ten opzichte van massa Ugs vormen de uitgangsspanning UA welke 05 afgezien van de regelafwijkingen in principe constant is. Een nMOS-transistor 64 is tussen de poort van de nMOS-transistor 62 en massa Ugs en de condensator 65 is tussen de poort van de nMOS-transistor 62 en het substraat 6 aangebracht. Het RAS-signaal is over een drempelwaardeschakelaar 66 verbonden 10 met de poort van de nMOS-transistor 64. De referentiespanning van de meetvoeler l ontstaat bij een constante stroom I door de pMOS-transistor 61 en de weerstand Γχ voor de nMOS-transistor 11 alsmede r2 voor de nMOS-transistor 63 in de inactieve fase bij 15 ÜB + UA = I (rx (UG = 0V) + r2)
In de actieve fase wordt de substraatpotentiaal met de waarde Aüb verlaagd.
Er geldt dan UB + UA +ΔϋΒ = I (Γχ (UG = UB') + r2) 20 met UB - substraatspanning &UB - substraatspanningsverschuiving AJB' - capacitief gedeelde verschuiving UA = uitgangsspanning 25 Bij een passende dimensionering ontstaat een met de gedwongen verschuiving van de substraatpotentiaal overeenkomende verandering van de weerstandswaarden van de nMOS-transistor 11.
* V- c VJ' I.. *

Claims (7)

1. Geregelde CMOS-substraatspanningsgenerator met een comparator van de substraatspanning en massapotentiaal, alsmede een daardoor beïnvloede ringoscillator, een versterker en een pompschakeling met een eerste pMOS-ontkoppelorgaan 05 tussen massa en de pompcondensator en een tweede nMOS-ontkop-pelorgaan tussen de pompcondensator en het substraat, waarbij de comparator uit een meetvoeler met een versterker bestaat en waarbij de meetvoeler uit een serieschakeling van een stroombron en een weerstandscombinatie tussen de verzor-10 gingsspanning en het substraat bestaat en waarbij de weerstandscombinatie uit MOS-transistoren bestaat en waarbij voorts de spanning over de weerstandscombinatie ten opzichte van massa een in principe constante uitgangsspanning vormt, met het kenmerk, dat de uitgangsspanning van de versterker 15 (4) over een eerste vertragingsorgaan (31a) met de eerste pompschakeling (5a) alsmede over een tweede, inverterend vertragingsorgaan (31b) met een in tegenperiode werkzame tweede pompschakeling (5b) verbonden is, waarbij de vertragingsorga-nen (31a, 31b) dezelfde vertraging (Ti) vertonen, dat een 20 eerste besturingsschakeling (32a), bestaande uit een derde, inverterenu vertragingsorgaan (33a) en een eerste condensator (34a) met de poort van de ontkoppelorganen (36a, 37a) van de eerste pompschakeling (5a) verbonden is, dat een tweede besturingsschakeling (32b), bestaande uit een vierde vertra-25 gingsorgaan (33b) en een tweede condensator (34b) met de poort van de ontkoppelorganen (36b, 37b) van de tweede pompschakeling (5b) verbonden is, waarbij de vertragingsorganen (33a, 33b) dezelfde vertraging (T2)/ die kleiner dan de vertraging fCi) is, vertonen, en dat de poorten van de ontkop-30 pelorganen (36a, 37a) alsmede de poorten van de ontkoppelorganen (36b, 37b) met in stroomrichting gepoolde pMOS-dioden (40a, 40b) met massapotentiaal Uss verbonden zijn.
2. Geregelde CMOS-substraatspanningsgenerator volgens conclusie 1, met het kenmerk, dat de nMOS-ontkoppelorga-35 nen (37a, 37b) aan pMOS-ontkoppelorganen (38a, 38b) parallel geschakeld zijn, waarvan de poorten telkens verbonden zijn Λ r' *- ' · + 6' ~ 1 * -12- met de in tegenperiode werkzame besturingsschakeling (32b, 32a) en dat door de besturingsschakelingen (32a, 32b) gestuurde pMOS-ontladingstransistoren (39a, 39b) tussen de poorten van de pMOS-ontkoppelorganen (38a, 38b) en massa 05 Ugg aangebracht zijn.
3. Geregelde CMOS-substraatspanningsgenerator volgens conclusie 1, met het kenmerk, dat bij een vastgelegd in-schakelgedrag van de ringoscillator (3) één van de beide pMOS-dioden (40a, 40b) achterwege blijft.
4. Geregelde CMOS-substraatspanningsgenerator vol gens conclusie l, met het kenmerk, dat in de meetvoeler (l) in niet gekozen toestand van de geheugenschakelkring in de weerstandscombinatie uit de MOS-transistoren (52, 54) aan de MOS-transistor (52) een tweede MOS-transistor (53) parallel-15 geschakeld is.
5. Geregelde CMOS-substraatspanningsgenerator volgens conclusie 4, met het kenmerk, dat het regelselectiesig-naal (RAS) over de drempelwaardeschakelaar (55) met de poort van de MOS-transistor (53) verbonden is.
6. Geregelde CMOS-substraatspanningsgenerator vol gens conclusie 1, met het kenmerk, dat in de meetvoeler (1) in de weerstandscombinatie uit de MOS-transistoren (62, 63) de poort van de MOS-transistor (62) over een tweede MOS-transistor (64) met massa ügs verbonden is, dat het regelselec-25 tiesignaal (RAS) over een drempelwaardeschakelaar (66) met de poort van de MOS-transistor (64) verbonden is en dat tussen de poort van de MOS-transistor (62) en het substraat (6) een condensator (65) is aangebracht. P
7 C· i C' ? Ί
NL8703021A 1986-12-23 1987-12-14 Geregelde cmos-substraatspanningsgenerator. NL8703021A (nl)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
DD29830186A DD256001B5 (de) 1986-12-23 1986-12-23 Geregelter cmos-substratspannungsgenerator
DD29830186 1986-12-23
DD30128087 1987-03-31
DD30128187 1987-03-31
DD30128187A DD259487A1 (de) 1987-03-31 1987-03-31 Messfuehler fuer geregelte substratspannungsgeneratoren
DD30128087A DD259486A1 (de) 1987-03-31 1987-03-31 Messfuehler fuer geregelte substratspannungsgeneratoren

Publications (1)

Publication Number Publication Date
NL8703021A true NL8703021A (nl) 1988-07-18

Family

ID=27179896

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8703021A NL8703021A (nl) 1986-12-23 1987-12-14 Geregelde cmos-substraatspanningsgenerator.

Country Status (3)

Country Link
US (1) US4843256A (nl)
DE (1) DE8714849U1 (nl)
NL (1) NL8703021A (nl)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2542022B2 (ja) * 1987-12-18 1996-10-09 沖電気工業株式会社 電界効果トランジスタ負荷回路
JPH0817033B2 (ja) * 1988-12-08 1996-02-21 三菱電機株式会社 基板バイアス電位発生回路
JP2635789B2 (ja) * 1989-01-17 1997-07-30 株式会社東芝 信号遅延回路及び該回路を用いたクロック信号発生回路
US5003197A (en) * 1989-01-19 1991-03-26 Xicor, Inc. Substrate bias voltage generating and regulating apparatus
JP2780365B2 (ja) * 1989-08-14 1998-07-30 日本電気株式会社 基板電位発生回路
JP2557271B2 (ja) * 1990-04-06 1996-11-27 三菱電機株式会社 内部降圧電源電圧を有する半導体装置における基板電圧発生回路
GB9007790D0 (en) * 1990-04-06 1990-06-06 Lines Valerie L Dynamic memory wordline driver scheme
GB9007791D0 (en) 1990-04-06 1990-06-06 Foss Richard C High voltage boosted wordline supply charge pump and regulator for dram
JP2805991B2 (ja) * 1990-06-25 1998-09-30 ソニー株式会社 基板バイアス発生回路
US5039877A (en) * 1990-08-30 1991-08-13 Micron Technology, Inc. Low current substrate bias generator
JPH04129264A (ja) * 1990-09-20 1992-04-30 Fujitsu Ltd 半導体集積回路
US5179297A (en) * 1990-10-22 1993-01-12 Gould Inc. CMOS self-adjusting bias generator for high voltage drivers
US5157278A (en) * 1990-10-30 1992-10-20 Samsung Electronics Co., Ltd. Substrate voltage generator for semiconductor device
JP3128262B2 (ja) * 1991-05-28 2001-01-29 株式会社東芝 半導体集積回路装置
US5168174A (en) * 1991-07-12 1992-12-01 Texas Instruments Incorporated Negative-voltage charge pump with feedback control
US5268871A (en) * 1991-10-03 1993-12-07 International Business Machines Corporation Power supply tracking regulator for a memory array
JP2937591B2 (ja) * 1991-12-09 1999-08-23 沖電気工業株式会社 基板バイアス発生回路
KR950002726B1 (ko) * 1992-03-30 1995-03-24 삼성전자주식회사 기판전압 발생기의 전하 펌프 회로
JP2755047B2 (ja) * 1992-06-24 1998-05-20 日本電気株式会社 昇圧電位発生回路
US5412257A (en) * 1992-10-20 1995-05-02 United Memories, Inc. High efficiency N-channel charge pump having a primary pump and a non-cascaded secondary pump
US5553030A (en) * 1993-09-10 1996-09-03 Intel Corporation Method and apparatus for controlling the output voltage provided by a charge pump circuit
US5461591A (en) * 1993-12-02 1995-10-24 Goldstar Electron Co., Ltd. Voltage generator for semiconductor memory device
US5493249A (en) * 1993-12-06 1996-02-20 Micron Technology, Inc. System powered with inter-coupled charge pumps
US5642073A (en) * 1993-12-06 1997-06-24 Micron Technology, Inc. System powered with inter-coupled charge pumps
JP3292417B2 (ja) * 1994-02-15 2002-06-17 三菱電機株式会社 半導体装置
KR102401602B1 (ko) * 2017-05-08 2022-05-25 삼성전자주식회사 셀들의 전원 전압 변화 및 셀들간 영향을 고려하는 집적 회로의 설계 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3794862A (en) * 1972-04-05 1974-02-26 Rockwell International Corp Substrate bias circuit
JPS5632758A (en) * 1979-08-27 1981-04-02 Fujitsu Ltd Substrate bias generating circuit
US4336466A (en) * 1980-06-30 1982-06-22 Inmos Corporation Substrate bias generator
JPS58105563A (ja) * 1981-12-17 1983-06-23 Mitsubishi Electric Corp 基板バイアス発生回路
US4591738A (en) * 1983-10-27 1986-05-27 International Business Machines Corporation Charge pumping circuit
JPS60179998A (ja) * 1984-02-28 1985-09-13 Fujitsu Ltd 電圧検出回路
US4670669A (en) * 1984-08-13 1987-06-02 International Business Machines Corporation Charge pumping structure for a substrate bias generator
JPS6159688A (ja) * 1984-08-31 1986-03-27 Hitachi Ltd 半導体集積回路装置
US4663183A (en) * 1984-09-10 1987-05-05 Energy Conversion Devices, Inc. Glow discharge method of applying a carbon coating onto a substrate
JPS6199363A (ja) * 1984-10-19 1986-05-17 Mitsubishi Electric Corp 基板電位発生回路

Also Published As

Publication number Publication date
US4843256A (en) 1989-06-27
DE8714849U1 (de) 1987-12-23

Similar Documents

Publication Publication Date Title
NL8703021A (nl) Geregelde cmos-substraatspanningsgenerator.
US4739191A (en) Depletion-mode FET for the regulation of the on-chip generated substrate bias voltage
US4071783A (en) Enhancement/depletion mode field effect transistor driver
US5539351A (en) Circuit and method for reducing a gate volage of a transmission gate within a charge pump circuit
CA1042520A (en) Fet load gate compensator
NL194688C (nl) Instelspanningsbron.
US4208595A (en) Substrate generator
EP0129580A1 (en) Clock pulse-shaping circuit
KR950004265A (ko) 충전 펌프
KR100218078B1 (ko) 외부전원전압의 변동이나 환경온도의 변화에 대한 출력전압의 변동을 억제할 수 있는 기판전위발생회로
KR960032669A (ko) 반도체 집적 회로 및 편차 보상 시스템
NL8802390A (nl) Schakeling voor het opwekken van een golfvorm met tweevoudige helling.
US5552719A (en) Output buffer circuit having gate voltage control circuit of gate current controlling transistor connected to output transistor
US4469962A (en) High-speed MESFET circuits using depletion mode MESFET signal transmission gates
US5644215A (en) Circuit and method for regulating a voltage
US4472645A (en) Clock circuit for generating non-overlapping pulses
EP0589123B1 (en) A driver circuit for an electronic switch
JPH022238B2 (nl)
KR100510531B1 (ko) 동작 전원전압에 둔감한 지연 스테이지 및 이를 구비하는지연회로
US4321561A (en) Switch operated capacitive oscillator apparatus
KR900012436A (ko) 논리 회로
KR970008565A (ko) 입력신호의 레벨을 변환하는 레벨변환회로, 내부전위를 발생하는 내부전위 발생회로, 내부전위를 발생하는 내부전위 발생유닛, 신뢰성이 높은 반도체장치 및 고내압의 트랜지스터 제조방법
KR900006192B1 (ko) 백 바이어스 전압 발생기
KR970067354A (ko) 어드레스 천이 검출 회로
KR100317197B1 (ko) 기판 바이어스 회로

Legal Events

Date Code Title Description
BV The patent application has lapsed