JP3128262B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP3128262B2 JP3128262B2 JP03123936A JP12393691A JP3128262B2 JP 3128262 B2 JP3128262 B2 JP 3128262B2 JP 03123936 A JP03123936 A JP 03123936A JP 12393691 A JP12393691 A JP 12393691A JP 3128262 B2 JP3128262 B2 JP 3128262B2
- Authority
- JP
- Japan
- Prior art keywords
- type well
- conductivity type
- well
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 239000000758 substrate Substances 0.000 claims description 55
- 230000008878 coupling Effects 0.000 claims description 14
- 238000010168 coupling process Methods 0.000 claims description 14
- 238000005859 coupling reaction Methods 0.000 claims description 14
- 230000002093 peripheral effect Effects 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 2
- 239000010410 layer Substances 0.000 description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 238000009792 diffusion process Methods 0.000 description 16
- 230000003071 parasitic effect Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 4
- 230000001052 transient effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000005260 alpha ray Effects 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000003708 edge detection Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
- H01L27/0222—Charge pumping, substrate bias generation structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
［発明の目的］
【０００１】
【産業上の利用分野】本発明は、ＣＭＯＳ構成のダイナ
ミック型半導体記憶装置（ＤＲＡＭ）等の半導体集積回
路装置に関する。
ミック型半導体記憶装置（ＤＲＡＭ）等の半導体集積回
路装置に関する。
【０００２】
【従来の技術】ＣＭＯＳ集積回路は、第１導電型半導体
基板に第２導電型ウェルが形成されたウェハを用いて、
ＮＭＯＳトランジスタとＰＭＯＳトランジスタが作り分
けられる。ＣＭＯＳ集積回路の一つにＤＲＡＭがある。
従来のＣＭＯＳ−ＤＲＡＭは、多くの場合ｐ型シリコン
基板を用いて構成されていた。これは、ｐ型シリコン基
板がｎ型シリコン基板に比べて安価であり、ＤＲＡＭの
製造コストが低くて済むためである。
基板に第２導電型ウェルが形成されたウェハを用いて、
ＮＭＯＳトランジスタとＰＭＯＳトランジスタが作り分
けられる。ＣＭＯＳ集積回路の一つにＤＲＡＭがある。
従来のＣＭＯＳ−ＤＲＡＭは、多くの場合ｐ型シリコン
基板を用いて構成されていた。これは、ｐ型シリコン基
板がｎ型シリコン基板に比べて安価であり、ＤＲＡＭの
製造コストが低くて済むためである。
【０００３】ｐ型基板を用いてＮＭＯＳのＤＲＡＭセル
を構成した場合、一般にｐ型基板には負の基板バイアス
ＶBB（通常−２Ｖ程度）が印加される。これは、不純物
拡散層容量を小さくすることによるビット線容量の低減
と、セル・トランジスタのカットオフ特性の改善のため
である。この様に基板バイアスが与えられるために、Ｎ
ＭＯＳトランジスタはそのしきい値電圧が基板バイアス
ＶBBが与えられた時に適性値になるように設計される。
を構成した場合、一般にｐ型基板には負の基板バイアス
ＶBB（通常−２Ｖ程度）が印加される。これは、不純物
拡散層容量を小さくすることによるビット線容量の低減
と、セル・トランジスタのカットオフ特性の改善のため
である。この様に基板バイアスが与えられるために、Ｎ
ＭＯＳトランジスタはそのしきい値電圧が基板バイアス
ＶBBが与えられた時に適性値になるように設計される。
【０００４】そうすると、電源投入直後の基板バイアス
がまだ０Ｖの状態では、ＮＭＯＳトランジスタのしきい
値電圧は低く、このため周辺回路に大きな貫通電流が流
れて回路の初期化ができない、といった事態も生じる。
この問題は、ＭＯＳトランジスタが微細化するほど顕著
になる。微細化した場合、短チャネル効果を抑制するた
めにＮＭＯＳトランジスタ領域の基板濃度を上げなけれ
ばならず、基板バイアス効果がより大きくなるからであ
る。
がまだ０Ｖの状態では、ＮＭＯＳトランジスタのしきい
値電圧は低く、このため周辺回路に大きな貫通電流が流
れて回路の初期化ができない、といった事態も生じる。
この問題は、ＭＯＳトランジスタが微細化するほど顕著
になる。微細化した場合、短チャネル効果を抑制するた
めにＮＭＯＳトランジスタ領域の基板濃度を上げなけれ
ばならず、基板バイアス効果がより大きくなるからであ
る。
【０００５】これに対して最近は、ｎ型シリコン基板を
用いてＣＭＯＳ−ＤＲＡＭを構成することが行われるよ
うになってきた。ｎ型シリコン基板を用いることによっ
て、次のような利点が得られる。
用いてＣＭＯＳ−ＤＲＡＭを構成することが行われるよ
うになってきた。ｎ型シリコン基板を用いることによっ
て、次のような利点が得られる。
【０００６】第１に、ＤＲＡＭセルのデータの保持特性
が向上する。ｎ型シリコン基板に形成されたｐ型ウェル
にＤＲＡＭセルアレイを形成すると、ＤＲＡＭセルがｎ
型基板−ｐ型ウェル間のｐｎ接合で保護されるためであ
る。具体的には、α線照射によって生じる電子の一部が
ＤＲＡＭセルではなくｎ型基板側に引かれるため、ソフ
トエラー耐性が向上する。また入力ピンのアンダーシュ
ートや周辺回路のｎチャネルＭＯＳトランジスタから発
生される少数キャリア（電子）が原因となって生じるセ
ル・データの破壊もなくなる。
が向上する。ｎ型シリコン基板に形成されたｐ型ウェル
にＤＲＡＭセルアレイを形成すると、ＤＲＡＭセルがｎ
型基板−ｐ型ウェル間のｐｎ接合で保護されるためであ
る。具体的には、α線照射によって生じる電子の一部が
ＤＲＡＭセルではなくｎ型基板側に引かれるため、ソフ
トエラー耐性が向上する。また入力ピンのアンダーシュ
ートや周辺回路のｎチャネルＭＯＳトランジスタから発
生される少数キャリア（電子）が原因となって生じるセ
ル・データの破壊もなくなる。
【０００７】第２に、ＤＲＡＭセルアレイを含むコア回
路部と周辺回路部のｐ型ウェルを別々の形成し、これら
に別々のバイアス電圧を与えることができる。たとえ
ば、ＤＲＡＭセルアレイ領域のｐ型ウェルには負電圧Ｖ
BBを与え、周辺回路部のｐ型ウェルは接地電位とするこ
とができる。したがってＤＲＡＭセルアレイのＮＭＯＳ
トランジスタと周辺回路部のＮＭＯＳトランジスタのし
きい値を、それぞれのｐ型ウェルのバイアス電圧に応じ
て最適設計すれば、上述のように電源投入時に周辺回路
部で大きな貫通電流が流れるという事態を防止すること
ができる。
路部と周辺回路部のｐ型ウェルを別々の形成し、これら
に別々のバイアス電圧を与えることができる。たとえ
ば、ＤＲＡＭセルアレイ領域のｐ型ウェルには負電圧Ｖ
BBを与え、周辺回路部のｐ型ウェルは接地電位とするこ
とができる。したがってＤＲＡＭセルアレイのＮＭＯＳ
トランジスタと周辺回路部のＮＭＯＳトランジスタのし
きい値を、それぞれのｐ型ウェルのバイアス電圧に応じ
て最適設計すれば、上述のように電源投入時に周辺回路
部で大きな貫通電流が流れるという事態を防止すること
ができる。
【０００８】しかしながら、この様にｎ型シリコン基板
を用いてＤＲＡＭを構成した場合、コア回路部のｐ型ウ
ェルが、電源投入時に基板との容量結合によって過渡的
に電圧上昇する。このｐ型ウェルの過渡的な電圧上昇
は、ＤＲＡＭ特性上不都合をもたらす。その一つは、Ｄ
ＲＡＭセルアレイが形成されたｐ型ウェルに接地された
ｎ型拡散層がある場合に、寄生バイポーラトランジスタ
の影響で大きな貫通電流が流れることである。もう一つ
は、ｐ型ウェルに接地されたｎ型拡散層がない場合に、
電源投入からＤＲＡＭが正常動作できる状態になるまで
に長い時間がかかるという問題である。これらの問題
を、図面を参照しながら以下に具体的に説明する。
を用いてＤＲＡＭを構成した場合、コア回路部のｐ型ウ
ェルが、電源投入時に基板との容量結合によって過渡的
に電圧上昇する。このｐ型ウェルの過渡的な電圧上昇
は、ＤＲＡＭ特性上不都合をもたらす。その一つは、Ｄ
ＲＡＭセルアレイが形成されたｐ型ウェルに接地された
ｎ型拡散層がある場合に、寄生バイポーラトランジスタ
の影響で大きな貫通電流が流れることである。もう一つ
は、ｐ型ウェルに接地されたｎ型拡散層がない場合に、
電源投入からＤＲＡＭが正常動作できる状態になるまで
に長い時間がかかるという問題である。これらの問題
を、図面を参照しながら以下に具体的に説明する。
【０００９】図１３は、ｎ型シリコン基板１を用いたＤ
ＲＡＭチップの要部断面構造を示している。ｎ型シリコ
ン基板１のセルアレイ領域にはｐ型ウェル２が形成さ
れ、このｐ型ウェル内にＮＭＯＳトランジスタＱM とキ
ャパシタＣM からなるメモリセルが配列形成される。Ｎ
ＭＯＳトランジスタＱM のソース，ドレインであるｎ型
拡散層３，４は、それぞれストレージ・ノードとなりま
たビット線に接続される。ストレージ・ノードであるｎ
型拡散層３の近くにトレンチが形成されて、これにプレ
ート電極５が埋め込まれて、キャパシタＣM が構成され
ている。このＤＲＡＭセルアレイが形成されるｐ型ウェ
ル１内には、通常非選択ワード線を接地するためのＮＭ
ＯＳトランジスタＱ1 が形成される。
ＲＡＭチップの要部断面構造を示している。ｎ型シリコ
ン基板１のセルアレイ領域にはｐ型ウェル２が形成さ
れ、このｐ型ウェル内にＮＭＯＳトランジスタＱM とキ
ャパシタＣM からなるメモリセルが配列形成される。Ｎ
ＭＯＳトランジスタＱM のソース，ドレインであるｎ型
拡散層３，４は、それぞれストレージ・ノードとなりま
たビット線に接続される。ストレージ・ノードであるｎ
型拡散層３の近くにトレンチが形成されて、これにプレ
ート電極５が埋め込まれて、キャパシタＣM が構成され
ている。このＤＲＡＭセルアレイが形成されるｐ型ウェ
ル１内には、通常非選択ワード線を接地するためのＮＭ
ＯＳトランジスタＱ1 が形成される。
【００１０】周辺回路領域には別にｐ型ウェル６とｎ型
ウェル７が形成され、それぞれにＮＭＯＳ回路，ＰＭＯ
Ｓ回路が構成される。図では、ｐ型ウェル６に一つのＮ
ＭＯＳトランジスタＱ3 を示し、ｎ型ウェル７に一つの
ＰＭＯＳトランジスタＱ2 を示している。
ウェル７が形成され、それぞれにＮＭＯＳ回路，ＰＭＯ
Ｓ回路が構成される。図では、ｐ型ウェル６に一つのＮ
ＭＯＳトランジスタＱ3 を示し、ｎ型ウェル７に一つの
ＰＭＯＳトランジスタＱ2 を示している。
【００１１】通常の動作時、ＤＲＡＭセルアレイ領域の
ｐ型ウェル２には、ＶBB電圧発生回路１１から負のバイ
アス電圧ＶBBが与えられる。ＤＲＡＭセルのプレート電
極には、プレート電圧発生回路１２からバイアス電圧Ｖ
PLが与えられ、ビット線にはプリチャージ時にビット線
電圧発生回路１３からバイアス電圧ＶBLが与えられるよ
うになっている。周辺回路部のｐ型ウェル３は接地さ
れ、ｎ型ウェル４は電源Ｖccに接続される。
ｐ型ウェル２には、ＶBB電圧発生回路１１から負のバイ
アス電圧ＶBBが与えられる。ＤＲＡＭセルのプレート電
極には、プレート電圧発生回路１２からバイアス電圧Ｖ
PLが与えられ、ビット線にはプリチャージ時にビット線
電圧発生回路１３からバイアス電圧ＶBLが与えられるよ
うになっている。周辺回路部のｐ型ウェル３は接地さ
れ、ｎ型ウェル４は電源Ｖccに接続される。
【００１２】この様な構成において、非選択ワード線接
地用のＮＭＯＳトランジスタＱ1 の接地電位に接続され
るｎ型拡散層８とｐ型ウェル２およびｎ型基板１間には
寄生ｎｐｎトランジスタＴが形成される。電源Ｖccを投
入した直後の状態を考えると、コア回路部のｐ型ウェル
２は、ＶBB電圧発生回路１１が正常に動作し始めるまで
の間フローティング状態にある。そのため、基板１とｐ
型ウェル２間のｐｎ接合の容量結合によってｐ型ウェル
２の電圧は押し上げられ、正電圧になる。これによっ
て、寄生トランジスタＴがオンすると、Ｖcc−Ｖss間に
大きな貫通電流が流れる。
地用のＮＭＯＳトランジスタＱ1 の接地電位に接続され
るｎ型拡散層８とｐ型ウェル２およびｎ型基板１間には
寄生ｎｐｎトランジスタＴが形成される。電源Ｖccを投
入した直後の状態を考えると、コア回路部のｐ型ウェル
２は、ＶBB電圧発生回路１１が正常に動作し始めるまで
の間フローティング状態にある。そのため、基板１とｐ
型ウェル２間のｐｎ接合の容量結合によってｐ型ウェル
２の電圧は押し上げられ、正電圧になる。これによっ
て、寄生トランジスタＴがオンすると、Ｖcc−Ｖss間に
大きな貫通電流が流れる。
【００１３】非選択ワード線の接地用のＮＭＯＳトラン
ジスタＱ1 のように、接地されるｎ型拡散層がなけれ
ば、上述の寄生バイポーラトランジスタはなくなる。し
かしこの場合にも、ｐ型ウェル２の電圧上昇は問題にな
る。接地されるｎ型拡散層があれば、大きな面積のｐ型
ウェルに対してそのｎ型拡散層が小さいとしても、ｐｎ
接合電流が流れてある程度ｐ型ウェルの電圧はクランプ
される。接地されるｎ型拡散層がない場合にはこの様な
電流経路がなくなる。そうすると、ＶBB電圧発生回路が
動作を開始してから、ｐ型ウェル２が設計値の負バイア
ス電圧ＶBBに達するまでに、長い時間がかかってしま
う。
ジスタＱ1 のように、接地されるｎ型拡散層がなけれ
ば、上述の寄生バイポーラトランジスタはなくなる。し
かしこの場合にも、ｐ型ウェル２の電圧上昇は問題にな
る。接地されるｎ型拡散層があれば、大きな面積のｐ型
ウェルに対してそのｎ型拡散層が小さいとしても、ｐｎ
接合電流が流れてある程度ｐ型ウェルの電圧はクランプ
される。接地されるｎ型拡散層がない場合にはこの様な
電流経路がなくなる。そうすると、ＶBB電圧発生回路が
動作を開始してから、ｐ型ウェル２が設計値の負バイア
ス電圧ＶBBに達するまでに、長い時間がかかってしま
う。
【００１４】
【発明が解決しようとする課題】以上のように、ｎ型基
板を用いたＣＭＯＳ−ＤＲＡＭにおいて、ＤＲＡＭセル
アレイが形成されたｐ型ウェルにバイアス電圧発生回路
が接続され、電源投入直後実質的にこのｐ型ウェルがフ
ローティング状態にあると、過渡的にｐ型ウェル電圧が
大きく上昇するという問題があった。具体的には、寄生
バイポーラトランジスタの動作による貫通電流の増大、
または寄生バイポーラトランジスタがオンしない場合で
も正常動作ができるまでの遅延時間の増大として現れ
る。この問題は、ＤＲＡＭに特有のものではなく、他の
ＣＭＯＳ回路等、同様のウェル構造を持つ集積回路にも
ある。
板を用いたＣＭＯＳ−ＤＲＡＭにおいて、ＤＲＡＭセル
アレイが形成されたｐ型ウェルにバイアス電圧発生回路
が接続され、電源投入直後実質的にこのｐ型ウェルがフ
ローティング状態にあると、過渡的にｐ型ウェル電圧が
大きく上昇するという問題があった。具体的には、寄生
バイポーラトランジスタの動作による貫通電流の増大、
または寄生バイポーラトランジスタがオンしない場合で
も正常動作ができるまでの遅延時間の増大として現れ
る。この問題は、ＤＲＡＭに特有のものではなく、他の
ＣＭＯＳ回路等、同様のウェル構造を持つ集積回路にも
ある。
【００１５】本発明は、トランジスタ回路が形成された
ウェルの電源投入時の過渡的な電圧上昇を抑制して、上
述のような問題を解決した半導体集積回路装置を提供す
ることを目的とする。 ［発明の構成］
ウェルの電源投入時の過渡的な電圧上昇を抑制して、上
述のような問題を解決した半導体集積回路装置を提供す
ることを目的とする。 ［発明の構成］
【００１６】
【課題を解決するための手段】本発明は、メモリセル部
と周辺回路部とを有する半導体基板と、前記半導体基板
の前記メモリセル部に形成され、周囲が第１導電型層に
より囲まれた第２導電型ウェルと、前記第２導電型ウェ
ル内に形成され、前記第２導電型ウェルとの間で大きな
容量結合をする電極を持つトランジスタ回路と、前記第
２導電型ウェルに、前記半導体基板と異なる電位の所定
のウェル電圧を与えるウェル電圧発生回路と、前記半導
体基板に形成され、外部電源投入時に前記トランジスタ
回路内の前記電極を一定期間強制的に接地電位に設定す
る手段とを具備することを特徴とする。
と周辺回路部とを有する半導体基板と、前記半導体基板
の前記メモリセル部に形成され、周囲が第１導電型層に
より囲まれた第２導電型ウェルと、前記第２導電型ウェ
ル内に形成され、前記第２導電型ウェルとの間で大きな
容量結合をする電極を持つトランジスタ回路と、前記第
２導電型ウェルに、前記半導体基板と異なる電位の所定
のウェル電圧を与えるウェル電圧発生回路と、前記半導
体基板に形成され、外部電源投入時に前記トランジスタ
回路内の前記電極を一定期間強制的に接地電位に設定す
る手段とを具備することを特徴とする。
【００１７】本発明はまた、メモリセル部と周辺回路部
とを有する半導体基板と、前記半導体基板の前記メモリ
セル部に形成され、周囲が第１導電型層により囲まれた
第２導電型ウェルと、前記第２導電型ウェル内に形成さ
れ、前記第２導電型ウェルとの間で大きな容量結合をす
る電極を持つトランジスタ回路と、前記第２導電型ウェ
ルに、前記半導体基板と異なる電位の所定のウェル電圧
を与えるウェル電圧発生回路と、前記半導体基板に形成
され、前記第２導電型ウェルのウェル電圧の上限値を定
めるクランプ手段とを具備することを特徴とする。
とを有する半導体基板と、前記半導体基板の前記メモリ
セル部に形成され、周囲が第１導電型層により囲まれた
第２導電型ウェルと、前記第２導電型ウェル内に形成さ
れ、前記第２導電型ウェルとの間で大きな容量結合をす
る電極を持つトランジスタ回路と、前記第２導電型ウェ
ルに、前記半導体基板と異なる電位の所定のウェル電圧
を与えるウェル電圧発生回路と、前記半導体基板に形成
され、前記第２導電型ウェルのウェル電圧の上限値を定
めるクランプ手段とを具備することを特徴とする。
【００１８】
【作用】本発明によれば、トランジスタ回路が形成され
た第２導電型ウェルの電源投入時の過渡的な電圧上昇が
抑えられる。したがって、この第２導電型ウェルと第１
導電型基板の間に寄生バイポーラトランジスタが構成さ
れている場合にも、寄生バイポーラトランジスタがオン
することはなく、トランジスタ回路領域で貫通電流が流
れることはなくなる。また寄生バイポーラトランジスタ
がない場合にも、第２導電型ウェルのバイアス電圧が所
定の設計値に達するまでの遅延時間が小さくなる。
た第２導電型ウェルの電源投入時の過渡的な電圧上昇が
抑えられる。したがって、この第２導電型ウェルと第１
導電型基板の間に寄生バイポーラトランジスタが構成さ
れている場合にも、寄生バイポーラトランジスタがオン
することはなく、トランジスタ回路領域で貫通電流が流
れることはなくなる。また寄生バイポーラトランジスタ
がない場合にも、第２導電型ウェルのバイアス電圧が所
定の設計値に達するまでの遅延時間が小さくなる。
【００１９】
【実施例】以下、図面を参照しながら本発明をＣＭＯＳ
−ＤＲＡＭに適用した実施例を説明する。
−ＤＲＡＭに適用した実施例を説明する。
【００２０】図１は、本発明の一実施例に係るＣＭＯＳ
−ＤＲＡＭの要部断面構造である。従来の図１３と対応
する部分には図１３と同一符号を付している。この実施
例においては、ＤＲＡＭセルのプレート電極５を選択的
に接地するためのＮＭＯＳトランジスタＱ4 およびビッ
ト線を選択的に接地するためのＮＭＯＳトランジスタＱ
5 を含む選択接地回路１４が設けられている。選択接地
回路１４は、電源の立ち上がりを検出して動作する制御
回路１５により制御される。
−ＤＲＡＭの要部断面構造である。従来の図１３と対応
する部分には図１３と同一符号を付している。この実施
例においては、ＤＲＡＭセルのプレート電極５を選択的
に接地するためのＮＭＯＳトランジスタＱ4 およびビッ
ト線を選択的に接地するためのＮＭＯＳトランジスタＱ
5 を含む選択接地回路１４が設けられている。選択接地
回路１４は、電源の立ち上がりを検出して動作する制御
回路１５により制御される。
【００２１】制御回路１５はたとえば、図に示すように
電源の立上がり検知回路１７と、参照電圧ＶR とＶBB電
圧発生回路１１の出力電圧ＶBBを比較する比較回路１
８、およびこれらの出力によりセット，リセットされる
フリップフロップ１９により構成される。
電源の立上がり検知回路１７と、参照電圧ＶR とＶBB電
圧発生回路１１の出力電圧ＶBBを比較する比較回路１
８、およびこれらの出力によりセット，リセットされる
フリップフロップ１９により構成される。
【００２２】選択接地回路１４および制御回路１５，Ｖ
BB電圧発生回路１１，プレート電圧発生回路１２，ビッ
ト線電圧発生回路１３は、実際にはｐ型ウェル２の周辺
のｎ型基板１に、またはｐ型ウェル２とは別に形成され
たｐ型ウェルに形成される。
BB電圧発生回路１１，プレート電圧発生回路１２，ビッ
ト線電圧発生回路１３は、実際にはｐ型ウェル２の周辺
のｎ型基板１に、またはｐ型ウェル２とは別に形成され
たｐ型ウェルに形成される。
【００２３】周辺回路部のｐ型ウェル６は接地され、ｎ
型ウェル７には電源電圧が与えられる。この様にコア回
路部のｐ型ウェル，周辺回路部のｐ型ウェルおよびｎ型
ウェルにはそれぞれ異なるウェル電圧が与えられるか
ら、それぞれのウェル電圧に応じて各ＭＯＳトランジス
タのしきい値が所定値になるように、チャネルイオン注
入が行われる。
型ウェル７には電源電圧が与えられる。この様にコア回
路部のｐ型ウェル，周辺回路部のｐ型ウェルおよびｎ型
ウェルにはそれぞれ異なるウェル電圧が与えられるか
ら、それぞれのウェル電圧に応じて各ＭＯＳトランジス
タのしきい値が所定値になるように、チャネルイオン注
入が行われる。
【００２４】図２は、ＤＲＡＭセル部のより具体的な構
造である。ｐ型ウェル２内にトレンチが形成され、その
内壁には一方のキャパシタ電極となるｎ型拡散層２３が
形成され、その面にキャパシタ絶縁膜２４が形成されて
いる。このトレンチ内に多結晶シリコンによるプレート
電極５が埋込まれて、キャパシタＣM が構成されてい
る。プレート電極５は、図示のようにフィールド絶縁膜
２６上に延在して、他のメモリセル領域のプレート電極
と連続的にパターン形成される。
造である。ｐ型ウェル２内にトレンチが形成され、その
内壁には一方のキャパシタ電極となるｎ型拡散層２３が
形成され、その面にキャパシタ絶縁膜２４が形成されて
いる。このトレンチ内に多結晶シリコンによるプレート
電極５が埋込まれて、キャパシタＣM が構成されてい
る。プレート電極５は、図示のようにフィールド絶縁膜
２６上に延在して、他のメモリセル領域のプレート電極
と連続的にパターン形成される。
【００２５】トレンチに隣接してゲート絶縁膜２１を介
してゲート電極２２が形成され、ソース，ドレインとな
るｎ型拡散層３，４が形成されて、トランスファゲート
となるＮＭＯＳトランジスタＱM が構成されている。ゲ
ート電極２２は、紙面に直交する方向に連続的に形成さ
れて、ワード線となる。プレート電極５上には層間絶縁
膜２７を介して、ゲート電極２２と同時に形成される通
過ワード線２８が配設される。
してゲート電極２２が形成され、ソース，ドレインとな
るｎ型拡散層３，４が形成されて、トランスファゲート
となるＮＭＯＳトランジスタＱM が構成されている。ゲ
ート電極２２は、紙面に直交する方向に連続的に形成さ
れて、ワード線となる。プレート電極５上には層間絶縁
膜２７を介して、ゲート電極２２と同時に形成される通
過ワード線２８が配設される。
【００２６】こうしてキャパシタＣM とＮＭＯＳトラン
ジスタＱM により構成されたＤＲＡＭセル上は層間絶縁
膜２９で覆われ、これにコンタクト孔が開けられて、ｎ
型拡散層４に接続されるビット線３０が例えばモリブデ
ン・シリサイド（Ｍo Ｓi2)膜により形成される。
ジスタＱM により構成されたＤＲＡＭセル上は層間絶縁
膜２９で覆われ、これにコンタクト孔が開けられて、ｎ
型拡散層４に接続されるビット線３０が例えばモリブデ
ン・シリサイド（Ｍo Ｓi2)膜により形成される。
【００２７】この実施例のＤＲＡＭでは、電源投入とほ
ぼ同時に制御回路１５から“Ｈ”レベル出力が出され
る。すなわち電源立上り検知回路１７が電源の立上がり
を検出すると、その出力によりフリップフロップ１９が
セットされて、フリップフロップ１９が“Ｈ”レベル出
力を出す。この“Ｈ”レベル出力により接地回路１４の
ＮＭＯＳトランジスタＱ4 ，Ｑ5 がオンして、プレート
電極５およびビット線は強制的に接地される。この制御
回路１４の“Ｈ”レベル出力により、同時にプレート電
圧発生回路１２およびビット線電圧発生回路１３の出力
をフローティング状態とする制御も行われる。
ぼ同時に制御回路１５から“Ｈ”レベル出力が出され
る。すなわち電源立上り検知回路１７が電源の立上がり
を検出すると、その出力によりフリップフロップ１９が
セットされて、フリップフロップ１９が“Ｈ”レベル出
力を出す。この“Ｈ”レベル出力により接地回路１４の
ＮＭＯＳトランジスタＱ4 ，Ｑ5 がオンして、プレート
電極５およびビット線は強制的に接地される。この制御
回路１４の“Ｈ”レベル出力により、同時にプレート電
圧発生回路１２およびビット線電圧発生回路１３の出力
をフローティング状態とする制御も行われる。
【００２８】ＶBB電圧発生回路１１からの出力電圧によ
りｐ型ウェル２の電圧が所定レベルまで低下すると、制
御回路１５内の比較回路１８が働いて、フリップフロッ
プ１９はリセットされ、これにより接地回路１４がオフ
になる。そしてプレート電圧発生回路１２とビット線電
圧発生回路１３からそれぞれプレート電極とビット線に
必要な電圧が与えられる。
りｐ型ウェル２の電圧が所定レベルまで低下すると、制
御回路１５内の比較回路１８が働いて、フリップフロッ
プ１９はリセットされ、これにより接地回路１４がオフ
になる。そしてプレート電圧発生回路１２とビット線電
圧発生回路１３からそれぞれプレート電極とビット線に
必要な電圧が与えられる。
【００２９】この実施例では以上のようなプレート電極
およびビット線の接地動作によって、電源投入時の基板
１との間の容量結合に起因するｐ型ウェル２の電圧上昇
が抑制され、寄生バイポーラトランジスタがオンすると
いう事態が防止される。その作用を、図３および図４を
用いて詳細に説明する。
およびビット線の接地動作によって、電源投入時の基板
１との間の容量結合に起因するｐ型ウェル２の電圧上昇
が抑制され、寄生バイポーラトランジスタがオンすると
いう事態が防止される。その作用を、図３および図４を
用いて詳細に説明する。
【００３０】図３は、電源投入直後のＣＭＯＳ−ＤＲＡ
Ｍの各構成要素がどの様に容量結合しているかを示して
いる。ＤＲＡＭセルアレイ中の多数のビット線，ワード
線，ストレージ・ノード（メモリ・ノード）の電位は同
じように変化するので、図３ではこれらを一つにまとめ
て表している。図から明らかなように、各構成要素の容
量結合状態は極めて複雑である。したがって以下の諸点
を考慮してこれをより簡略化する。
Ｍの各構成要素がどの様に容量結合しているかを示して
いる。ＤＲＡＭセルアレイ中の多数のビット線，ワード
線，ストレージ・ノード（メモリ・ノード）の電位は同
じように変化するので、図３ではこれらを一つにまとめ
て表している。図から明らかなように、各構成要素の容
量結合状態は極めて複雑である。したがって以下の諸点
を考慮してこれをより簡略化する。
【００３１】(a) ストレージ・ノードと、プレート電
極，ｐ型ウェルおよびワード線との間の容量Ｃ7 ，Ｃ8
，Ｃ9 のうち、ストレージ・ノードとワード線間の容
量Ｃ9 は、他の二つに比べて十分小さい。そこで容量Ｃ
9 を省略すると、容量Ｃ7 ，Ｃ8は、プレート電極とｐ
型ウェル間の容量として一つにまとめることができる。
極，ｐ型ウェルおよびワード線との間の容量Ｃ7 ，Ｃ8
，Ｃ9 のうち、ストレージ・ノードとワード線間の容
量Ｃ9 は、他の二つに比べて十分小さい。そこで容量Ｃ
9 を省略すると、容量Ｃ7 ，Ｃ8は、プレート電極とｐ
型ウェル間の容量として一つにまとめることができる。
【００３２】(b) プレート電極とビット線間の容量Ｃ5
も他の容量に比べと小さい。なぜなら、図２からも明ら
かなように、プレート電極とビット線の間には通過ワー
ド線があり、これが両者間をシールドしているからであ
る。したがって容量Ｃ5 も省略できる。
も他の容量に比べと小さい。なぜなら、図２からも明ら
かなように、プレート電極とビット線の間には通過ワー
ド線があり、これが両者間をシールドしているからであ
る。したがって容量Ｃ5 も省略できる。
【００３３】(c) 電源を投入してから、各電圧発生回路
１１，１２，１３が動作を開始するまでには時間遅れが
ある。特に電源を数μsec の短い立ち上がりで立ち上げ
る場合には、電源電圧のたち上げが終わるまでの間、ｐ
型ウェル，プレート電極およびビット線は実質的にフロ
ーティング状態にある。さらに非選択ワード線を接地す
るＮＭＯＳトランジスタＱ1 は、ｐ型ウェルに電圧ＶBB
が印加されていない状態ではデプレッション型か、また
はエンハンスメント型であってもしきい値の小さい状態
にある。このため、電源投入直後からワード線は接地さ
れているとみなせる。
１１，１２，１３が動作を開始するまでには時間遅れが
ある。特に電源を数μsec の短い立ち上がりで立ち上げ
る場合には、電源電圧のたち上げが終わるまでの間、ｐ
型ウェル，プレート電極およびビット線は実質的にフロ
ーティング状態にある。さらに非選択ワード線を接地す
るＮＭＯＳトランジスタＱ1 は、ｐ型ウェルに電圧ＶBB
が印加されていない状態ではデプレッション型か、また
はエンハンスメント型であってもしきい値の小さい状態
にある。このため、電源投入直後からワード線は接地さ
れているとみなせる。
【００３４】以上の点を考慮して、図３の容量結合状態
を簡略化したのが、図４である。プレート電極とビット
線をフローティングとみなすと、ｐ型ウェルとワード線
間の容量Ｃ11は、 Ｃ11＝Ｃ2 ＋Ｃ6 ・Ｃ10／（Ｃ6 ＋Ｃ10) ＋Ｃ3 ・Ｃ4 ／（Ｃ3 ＋Ｃ4 ）
を簡略化したのが、図４である。プレート電極とビット
線をフローティングとみなすと、ｐ型ウェルとワード線
間の容量Ｃ11は、 Ｃ11＝Ｃ2 ＋Ｃ6 ・Ｃ10／（Ｃ6 ＋Ｃ10) ＋Ｃ3 ・Ｃ4 ／（Ｃ3 ＋Ｃ4 ）
【００３５】…(1) となる。またｐ型ウェルをフローティングとみなすと、
電源電圧Ｖccを印加した時のｐ型ウェルの電圧ＶP は、 ＶP ＝Ｖcc・Ｃ1 ／（Ｃ1 ＋Ｃ11） …(2) となる。
電源電圧Ｖccを印加した時のｐ型ウェルの電圧ＶP は、 ＶP ＝Ｖcc・Ｃ1 ／（Ｃ1 ＋Ｃ11） …(2) となる。
【００３６】デザイン・ルール０．６μm の１６Ｍビッ
トＤＲＡＭを例にとると、ｐ型ウェルとワード線間の容
量Ｃ11は、ｐ型ウェルとｎ型基板間の容量Ｃ1 のおよそ
３倍になる。そうすると、電源投入時にプレート電極お
よびビット線を接地しない通常の方式では、Ｖcc＝６Ｖ
として、（２）式からｐ型ウェルの電圧はＶp ＝１．５
Ｖまで上昇する。したがって、図１２で説明した寄生バ
イポーラトランジスタＴがオンする。
トＤＲＡＭを例にとると、ｐ型ウェルとワード線間の容
量Ｃ11は、ｐ型ウェルとｎ型基板間の容量Ｃ1 のおよそ
３倍になる。そうすると、電源投入時にプレート電極お
よびビット線を接地しない通常の方式では、Ｖcc＝６Ｖ
として、（２）式からｐ型ウェルの電圧はＶp ＝１．５
Ｖまで上昇する。したがって、図１２で説明した寄生バ
イポーラトランジスタＴがオンする。
【００３７】これに対してこの実施例では、電源投入時
にプレート電極およびビット線が接地されるから、ｐ型
ウェルと接地間の容量Ｃ12＝Ｃ2 ＋Ｃ3 ＋Ｃ10は、
（１）式で示される容量Ｃ11よりはるかに大きな値にな
る。具体的にデザイン・ルール０．６μm の１６Ｍビッ
トＤＲＡＭでは、容量Ｃ12は容量Ｃ11のおよそ４倍、し
たがって容量Ｃ1 の１２倍になる。そうすると、電源電
圧Ｖcc＝６Ｖのときのｐ型ウェルの電圧ＶP は、 ＶP ＝Ｖcc・Ｃ1 ／（Ｃ1 ＋Ｃ12）＝０．５［Ｖ］ …(3) であって、寄生バイポーラトランジスタはオンしない。
電源投入から一定時間たって、ｐ型ウェルがＶBB電圧発
生回路１１からの出力によって所定のバイアス電圧ＶBB
になると、接地回路１４はオフになる。
にプレート電極およびビット線が接地されるから、ｐ型
ウェルと接地間の容量Ｃ12＝Ｃ2 ＋Ｃ3 ＋Ｃ10は、
（１）式で示される容量Ｃ11よりはるかに大きな値にな
る。具体的にデザイン・ルール０．６μm の１６Ｍビッ
トＤＲＡＭでは、容量Ｃ12は容量Ｃ11のおよそ４倍、し
たがって容量Ｃ1 の１２倍になる。そうすると、電源電
圧Ｖcc＝６Ｖのときのｐ型ウェルの電圧ＶP は、 ＶP ＝Ｖcc・Ｃ1 ／（Ｃ1 ＋Ｃ12）＝０．５［Ｖ］ …(3) であって、寄生バイポーラトランジスタはオンしない。
電源投入から一定時間たって、ｐ型ウェルがＶBB電圧発
生回路１１からの出力によって所定のバイアス電圧ＶBB
になると、接地回路１４はオフになる。
【００３８】図５は、以上に説明した電源投入直後のＤ
ＲＡＭセルアレイ領域のｐ型ウェル２の電圧ＶP の変
化、およびＤＲＡＭセルアレイ領域での貫通電流を、本
実施例の方式と従来方式の場合について比較して示して
いる。こうしてこの実施例によれば、電源導入直後に一
定時間、プレート電極およびビット線を強制的に接地す
ることによって、ＤＲＡＭセルアレイが形成されたｐ型
ウェル２の容量結合による電圧上昇が抑えられる。その
結果寄生バイポーラトランジスタがオンになるのを防止
することができ、これにより貫通電流が大きく低減され
る。
ＲＡＭセルアレイ領域のｐ型ウェル２の電圧ＶP の変
化、およびＤＲＡＭセルアレイ領域での貫通電流を、本
実施例の方式と従来方式の場合について比較して示して
いる。こうしてこの実施例によれば、電源導入直後に一
定時間、プレート電極およびビット線を強制的に接地す
ることによって、ＤＲＡＭセルアレイが形成されたｐ型
ウェル２の容量結合による電圧上昇が抑えられる。その
結果寄生バイポーラトランジスタがオンになるのを防止
することができ、これにより貫通電流が大きく低減され
る。
【００３９】また、ＤＲＡＭセルアレイ領域のｐ型ウェ
ル２内に接地されるｎ型拡散層がなく、したがって寄生
バイポーラトランジスタが問題にならない場合にも、こ
の実施例は有効である。ｐ型ウェル２の電圧上昇が抑制
されるために、ＶBB電圧発生回路が動作開始してからｐ
型ウェル２が所定のバイアス電圧ＶBBになるまでの時間
が短縮され、したがってＤＲＡＭチップが正常動作する
間での時間が短縮されるからである。
ル２内に接地されるｎ型拡散層がなく、したがって寄生
バイポーラトランジスタが問題にならない場合にも、こ
の実施例は有効である。ｐ型ウェル２の電圧上昇が抑制
されるために、ＶBB電圧発生回路が動作開始してからｐ
型ウェル２が所定のバイアス電圧ＶBBになるまでの時間
が短縮され、したがってＤＲＡＭチップが正常動作する
間での時間が短縮されるからである。
【００４０】なお実施例では、電源投入時、プレート電
極と同時にビット線を選択的に接地するようにしたが、
少なくともプレート電極に選択接地回路を設ければ、十
分効果が得られる。
極と同時にビット線を選択的に接地するようにしたが、
少なくともプレート電極に選択接地回路を設ければ、十
分効果が得られる。
【００４１】図６は、本発明の別の実施例のＣＭＯＳ−
ＤＲＡＭの要部構造である。この実施例では、先の実施
例の選択接地回路１４に代って、ＤＲＡＭセルアレイが
形成されたｐ型ウェル２のウェル電圧の上限値を決める
クランプ回路１６が設けられている。このクランプ回路
１６も、ＶBB電圧発生回路１１等と同様に、ｐ型ウェル
２の外のｎ型基板に形成される。
ＤＲＡＭの要部構造である。この実施例では、先の実施
例の選択接地回路１４に代って、ＤＲＡＭセルアレイが
形成されたｐ型ウェル２のウェル電圧の上限値を決める
クランプ回路１６が設けられている。このクランプ回路
１６も、ＶBB電圧発生回路１１等と同様に、ｐ型ウェル
２の外のｎ型基板に形成される。
【００４２】図７は、クランプ回路１６の具体的な構成
例である。(a) は、ソースを接地し、ゲート，ドレイン
を共通にＶBBに接続したＮＭＯＳトランジスタＱ11によ
り構成したもの（ＮＭＯＳダイオード）、(b)は、ゲー
ト，ドレインを共通に接地し、ソースをＶBBに接続した
ＰＭＯＳトランジスタＱ12を用いたもの（ＰＭＯＳダイ
オード）、(c) は、ｐｎ接合ダイオードＤi を用いたの
である。図７に示したクランプ回路１６の具体的な構成
例を、図８〜図１１に示す。
例である。(a) は、ソースを接地し、ゲート，ドレイン
を共通にＶBBに接続したＮＭＯＳトランジスタＱ11によ
り構成したもの（ＮＭＯＳダイオード）、(b)は、ゲー
ト，ドレインを共通に接地し、ソースをＶBBに接続した
ＰＭＯＳトランジスタＱ12を用いたもの（ＰＭＯＳダイ
オード）、(c) は、ｐｎ接合ダイオードＤi を用いたの
である。図７に示したクランプ回路１６の具体的な構成
例を、図８〜図１１に示す。
【００４３】図８は、ｎ型シリコン基板１にＤＲＡＭセ
ル領域と別に形成されたｐ型ウェル３１にＮＭＯＳトラ
ンジスタＱ11を形成して、図７(a) のクランプ回路を構
成した実施例である。ｐ型ウェル３１はゲート・ドレイ
ンと共にＶBBに接続されている。図９は、ｎ型シリコン
基板１に形成されたｎ型ウェル３２にＰＭＯＳトランジ
スタＱ12を形成して、図７(b) のクランプ回路を構成し
た実施例である。図１０は、ｎ型シリコン基板１に形成
されたｎ型ウェル３３に、ｐ型層３４，ｎ型層３５を拡
散形成してｐｎ接合ダイオードＤi からなる図７(c) の
クランプ回路を構成した実施例である。
ル領域と別に形成されたｐ型ウェル３１にＮＭＯＳトラ
ンジスタＱ11を形成して、図７(a) のクランプ回路を構
成した実施例である。ｐ型ウェル３１はゲート・ドレイ
ンと共にＶBBに接続されている。図９は、ｎ型シリコン
基板１に形成されたｎ型ウェル３２にＰＭＯＳトランジ
スタＱ12を形成して、図７(b) のクランプ回路を構成し
た実施例である。図１０は、ｎ型シリコン基板１に形成
されたｎ型ウェル３３に、ｐ型層３４，ｎ型層３５を拡
散形成してｐｎ接合ダイオードＤi からなる図７(c) の
クランプ回路を構成した実施例である。
【００４４】この実施例によっても、クランプ回路１６
の電流駆動能力がある程度以上大きければ、外部電源投
入直後のｐ型ウェル２の電圧上昇が効果的に抑えられ
る。先の実施例の場合には、ｎ型基板１とｐ型ウェル２
間の容量結合の影響自体を低減することでｐ型ウェル２
の電圧上昇が抑制されたのに対し、この実施例では、容
量結合により上昇しようとするｐ型ウェル２の電圧がク
ランプされる。これにより、寄生バイポーラトランジス
タがオンする事態が防止される。ＶBB電圧発生回路１１
が動作開始してその出力電圧がある値以下になると、ク
ランプ回路１６はオフになり、ｐ型ウェル２は最終的に
負の設計値ＶBBに設定される。寄生バイポーラトランジ
スタがない場合のｐ型ウェル２の電圧が安定するまでの
時間が短縮される効果も、先の実施例と同様である。
の電流駆動能力がある程度以上大きければ、外部電源投
入直後のｐ型ウェル２の電圧上昇が効果的に抑えられ
る。先の実施例の場合には、ｎ型基板１とｐ型ウェル２
間の容量結合の影響自体を低減することでｐ型ウェル２
の電圧上昇が抑制されたのに対し、この実施例では、容
量結合により上昇しようとするｐ型ウェル２の電圧がク
ランプされる。これにより、寄生バイポーラトランジス
タがオンする事態が防止される。ＶBB電圧発生回路１１
が動作開始してその出力電圧がある値以下になると、ク
ランプ回路１６はオフになり、ｐ型ウェル２は最終的に
負の設計値ＶBBに設定される。寄生バイポーラトランジ
スタがない場合のｐ型ウェル２の電圧が安定するまでの
時間が短縮される効果も、先の実施例と同様である。
【００４５】以上では、ｎ型シリコン基板を用いた実施
例を説明したが、ｐ型シリコン基板を用いて三重ウェル
構造を利用したＣＭＯＳ−ＤＲＡＭに本発明を適用する
ことができる。
例を説明したが、ｐ型シリコン基板を用いて三重ウェル
構造を利用したＣＭＯＳ−ＤＲＡＭに本発明を適用する
ことができる。
【００４６】図１１は、図１の実施例と同様の構造を三
重ウェルを用いて構成した実施例である。図１の実施例
と逆導電型のｐ型シリコン基板４１を用いて、ＤＲＡＭ
セルアレイ領域はｎ型ウェル４２が形成され、このｎ型
ウェル４２内にｐ型ウェル２が形成されている。それ以
外は図１の実施例と変らない。この様に、ｐ型ウェルの
周囲を取り囲むｎ型層が基板そのものでなく、基板とは
逆導電型のウェルであっても、本発明の効果に変わりは
ない。図１２は同様に、図６の実施例を、ｐ型シリコン
基板４１を用いて実現した実施例である。
重ウェルを用いて構成した実施例である。図１の実施例
と逆導電型のｐ型シリコン基板４１を用いて、ＤＲＡＭ
セルアレイ領域はｎ型ウェル４２が形成され、このｎ型
ウェル４２内にｐ型ウェル２が形成されている。それ以
外は図１の実施例と変らない。この様に、ｐ型ウェルの
周囲を取り囲むｎ型層が基板そのものでなく、基板とは
逆導電型のウェルであっても、本発明の効果に変わりは
ない。図１２は同様に、図６の実施例を、ｐ型シリコン
基板４１を用いて実現した実施例である。
【００４７】図１の実施例の制御回路１５は、電源立上
り検知回路１７，比較回路１８およびフリップフロップ
１９により構成したが、この他例えばタイマー回路を用
いて電源立上りから一定時間選択接地回路１４をオン制
御するように構成することもできる。
り検知回路１７，比較回路１８およびフリップフロップ
１９により構成したが、この他例えばタイマー回路を用
いて電源立上りから一定時間選択接地回路１４をオン制
御するように構成することもできる。
【００４８】以上では専らＣＭＯＳ−ＤＲＡＭを説明し
たが、本発明は同様のウェル構造を持ち、かつ同様のウ
ェル電圧制御が行われる各種集積回路に同様に適用する
ことが可能である。
たが、本発明は同様のウェル構造を持ち、かつ同様のウ
ェル電圧制御が行われる各種集積回路に同様に適用する
ことが可能である。
【００４９】
【発明の効果】以上説明したように本発明によれば、ト
ランジスタ回路領域に電源投入から所定時間遅れてウェ
ル電圧発生回路により所定の直流電圧が与えられるウェ
ル構造を持つ半導体集積回路において、外部電源投入時
にｐｎ接合の容量結合に起因するそのトランジスタ回路
領域のウェル電圧の上昇を抑制する手段を付加すること
によって、無用な貫通電流の低減や正常動作状態に至る
までの遅延時間の短縮が図られる。
ランジスタ回路領域に電源投入から所定時間遅れてウェ
ル電圧発生回路により所定の直流電圧が与えられるウェ
ル構造を持つ半導体集積回路において、外部電源投入時
にｐｎ接合の容量結合に起因するそのトランジスタ回路
領域のウェル電圧の上昇を抑制する手段を付加すること
によって、無用な貫通電流の低減や正常動作状態に至る
までの遅延時間の短縮が図られる。
【図１】本発明の一実施例に係るＣＭＯＳ−ＤＲＡＭの
要部構成を示す図。
要部構成を示す図。
【図２】同実施例のＤＲＡＭセル構造を示す図。
【図３】ＤＲＡＭセルアレイでの各構成要素間の容量結
合の様子を示す図。
合の様子を示す図。
【図４】図３を簡略化して示す図。
【図５】実施例による作用を説明するための特性図。
【図６】本発明の他の実施例のＣＭＯＳ−ＤＲＡＭの要
部構成を示す図。
部構成を示す図。
【図７】同実施例に用いるクランプ回路の例を示す図。
【図８】図７(a) のクランプ回路の構成例を示す図。
【図９】図７(b) のクランプ回路の構成例を示す図。
【図１０】図７(c) のクランプ回路の構成例を示す図。
【図１１】図１を変形した実施例のＣＭＯＳ−ＤＲＡＭ
を示す図。
を示す図。
【図１２】図６の実施例を変形した実施例のＣＮＯＳ−
ＤＲＡＭを示す図。
ＤＲＡＭを示す図。
【図１３】従来のＣＭＯＳ−ＤＲＡＭの要部構成を示す
図。
図。
１…ｎ型シリコン基板、 ２…ｐ型ウェル、 ３…ｎ型拡散層（ストレージ・ノード）、 ４…ｎ型拡散層（ビット線）、 ５…プレート電極、 ６…ｐ型ウェル、 ７…ｎ型ウェル、 ８…ｎ型拡散層、 １１…ＶBB電圧発生回路、 １２…プレート電圧発生回路、 １３…ビット線電圧発生回路、 １４…選択接地回路、 １５…制御回路、 １６…クランプ回路。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−311696（ＪＰ，Ａ) 特開 平１−138679（ＪＰ，Ａ) 特開 昭63−255959（ＪＰ，Ａ) 特開 昭63−308794（ＪＰ，Ａ) 特開 昭63−228742（ＪＰ，Ａ) 特開 平２−309661（ＪＰ，Ａ) 特開 昭60−136253（ＪＰ，Ａ) 特開 昭62−143454（ＪＰ，Ａ) 特開 平３−112158（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/108 H01L 21/8242 H01L 27/08 331
Claims (6)
- 【請求項１】 メモリセル部と周辺回路部とを有する半
導体基板と、 前記半導体基板の前記メモリセル部に形成され、周囲が
第１導電型層により囲まれた第２導電型ウェルと、 前記第２導電型ウェル内に形成され、前記第２導電型ウ
ェルとの間で大きな容量結合をする電極を持つトランジ
スタ回路と、 前記第２導電型ウェルに、前記半導体基板と異なる電位
の所定のウェル電圧を与えるウェル電圧発生回路と、 前記半導体基板に形成され、外部電源投入時に前記トラ
ンジスタ回路内の前記電極を一定期間強制的に接地電位
に設定する手段と を具備することを特徴とする半導体集
積回路装置。 - 【請求項２】 前記トランジスタ回路はＤＲＡＭセルア
レイであり、前記電極は全ＤＲＡＭセルに共通のプレー
ト電極であることを特徴とする請求項１記載の半導体集
積回路装置。 - 【請求項３】 メモリセル部と周辺回路部とを有する半
導体基板と、 前記半導体基板の前記メモリセル部に形成され、周囲が
第１導電型層により囲まれた第２導電型ウェルと、 前記第２導電型ウェル内に形成され、前記第２導電型ウ
ェルとの間で大きな容量結合をする電極を持つトランジ
スタ回路と、 前記第２導電型ウェルに、前記半導体基板と異なる電位
の所定のウェル電圧を与えるウェル電圧発生回路と、 前記半導体基板に形成され、前記第２導電型ウェルのウ
ェル電圧の上限値を定めるクランプ手段と を具備するこ
とを特徴とする半導体集積回路装置。 - 【請求項４】 前記トランジスタ回路はＤＲＡＭセルア
レイであることを特徴とする請求項３記載の半導体集積
回路装置。 - 【請求項５】 前記第２導電型層はｐ型層であり、前記
所定のウェル電圧は負電位であることを特徴とする請求
項１又は２記載の半導体集積回路装置。 - 【請求項６】 前記第２導電型ウェルはｐ型ウェルであ
り、前記所定のウェ ル電圧は負電位であることを特徴と
する請求項３又は４記載の半導体集積回路装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03123936A JP3128262B2 (ja) | 1991-05-28 | 1991-05-28 | 半導体集積回路装置 |
| KR1019920008846A KR960000964B1 (ko) | 1991-05-28 | 1992-05-25 | 반도체 집적회로장치 |
| DE4217571A DE4217571C2 (de) | 1991-05-28 | 1992-05-27 | Dynamischer Randomspeicher |
| US07/889,635 US5293055A (en) | 1991-05-28 | 1992-05-28 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03123936A JP3128262B2 (ja) | 1991-05-28 | 1991-05-28 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04350966A JPH04350966A (ja) | 1992-12-04 |
| JP3128262B2 true JP3128262B2 (ja) | 2001-01-29 |
Family
ID=14873025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03123936A Expired - Fee Related JP3128262B2 (ja) | 1991-05-28 | 1991-05-28 | 半導体集積回路装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5293055A (ja) |
| JP (1) | JP3128262B2 (ja) |
| KR (1) | KR960000964B1 (ja) |
| DE (1) | DE4217571C2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7050065B2 (ja) | 2017-07-05 | 2022-04-07 | 日立ジョンソンコントロールズ空調株式会社 | 空気調和機の室外熱交換器及びこれを備える空気調和機 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04352467A (ja) * | 1991-05-30 | 1992-12-07 | Toshiba Corp | Ｍｏｓ型半導体集積回路装置 |
| JP2822881B2 (ja) * | 1994-03-30 | 1998-11-11 | 日本電気株式会社 | 半導体集積回路装置 |
| US5595925A (en) * | 1994-04-29 | 1997-01-21 | Texas Instruments Incorporated | Method for fabricating a multiple well structure for providing multiple substrate bias for DRAM device formed therein |
| US5696721A (en) * | 1995-05-05 | 1997-12-09 | Texas Instruments Incorporated | Dynamic random access memory having row decoder with level translator for driving a word line voltage above and below an operating supply voltage range |
| JPH0955483A (ja) * | 1995-06-09 | 1997-02-25 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US5985709A (en) * | 1996-04-16 | 1999-11-16 | United Microelectronics Corp. | Process for fabricating a triple-well structure for semiconductor integrated circuit devices |
| US5872392A (en) * | 1996-04-30 | 1999-02-16 | Nippon Steel Corporation | Semiconductor device and a method of fabricating the same |
| US5844300A (en) * | 1996-09-19 | 1998-12-01 | Intel Corporation | Single poly devices for monitoring the level and polarity of process induced charging in a MOS process |
| US6113733A (en) * | 1996-11-08 | 2000-09-05 | Matsushita Electric Industrial Co., Ltd. | Apparatus and method for optical evaluation, apparatus and method for manufacturing semiconductor device, method of controlling apparatus for manufacturing semiconductor device, and semiconductor device |
| KR100436052B1 (ko) * | 1996-12-30 | 2004-10-08 | 주식회사 하이닉스반도체 | 에스램셀의웰전위제어를통해누설전류를감소시킨에스램 |
| KR100240872B1 (ko) * | 1997-02-17 | 2000-01-15 | 윤종용 | 정전기 방전 보호 회로 및 그것을 구비하는 집적 회로 |
| US5838606A (en) * | 1997-04-28 | 1998-11-17 | Mitsubishi Semiconductor America, Inc. | Three-transistor static storage cell |
| US6133597A (en) * | 1997-07-25 | 2000-10-17 | Mosel Vitelic Corporation | Biasing an integrated circuit well with a transistor electrode |
| US5920785A (en) * | 1998-02-04 | 1999-07-06 | Vanguard International Semiconductor Corporation | Dram cell and array to store two-bit data having merged stack capacitor and trench capacitor |
| US6201730B1 (en) * | 1999-06-01 | 2001-03-13 | Infineon Technologies North America Corp. | Sensing of memory cell via a plateline |
| US6346831B1 (en) * | 1999-09-28 | 2002-02-12 | Intel Corporation | Noise tolerant wide-fanin domino circuits |
| US6548874B1 (en) * | 1999-10-27 | 2003-04-15 | Texas Instruments Incorporated | Higher voltage transistors for sub micron CMOS processes |
| JP2003332447A (ja) * | 2002-05-13 | 2003-11-21 | Mitsubishi Electric Corp | 容量素子 |
| JP2005101334A (ja) * | 2003-09-25 | 2005-04-14 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| JP4907121B2 (ja) * | 2005-07-28 | 2012-03-28 | 昭和電工株式会社 | 発光ダイオード及び発光ダイオードランプ |
| JP4488988B2 (ja) * | 2005-09-13 | 2010-06-23 | 株式会社東芝 | 電源電位制御回路 |
| KR20140042459A (ko) | 2012-09-28 | 2014-04-07 | 삼성전자주식회사 | 멀티플 웰 바이어스 메모리 장치 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4571505A (en) * | 1983-11-16 | 1986-02-18 | Inmos Corporation | Method and apparatus of reducing latch-up susceptibility in CMOS integrated circuits |
| DE8714849U1 (ja) * | 1986-12-23 | 1987-12-23 | Jenoptik Jena Gmbh, Ddr 6900 Jena, Dd | |
| IT1217104B (it) * | 1987-03-03 | 1990-03-14 | Sgs Microelettronica Spa | Circuito integrato cmos a due alimentazioni con un transistore mos integrato di protezione contro il <<latch-up>>. |
| DE3886283T2 (de) * | 1987-07-10 | 1994-05-11 | Toshiba Kawasaki Kk | Halbleiterbauelement mit Bereichen unterschiedlicher Störstellenkonzentration. |
| JP2772530B2 (ja) * | 1988-12-05 | 1998-07-02 | 三菱電機株式会社 | 半導体集積回路装置 |
-
1991
- 1991-05-28 JP JP03123936A patent/JP3128262B2/ja not_active Expired - Fee Related
-
1992
- 1992-05-25 KR KR1019920008846A patent/KR960000964B1/ko not_active IP Right Cessation
- 1992-05-27 DE DE4217571A patent/DE4217571C2/de not_active Expired - Lifetime
- 1992-05-28 US US07/889,635 patent/US5293055A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7050065B2 (ja) | 2017-07-05 | 2022-04-07 | 日立ジョンソンコントロールズ空調株式会社 | 空気調和機の室外熱交換器及びこれを備える空気調和機 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960000964B1 (ko) | 1996-01-15 |
| DE4217571A1 (de) | 1992-12-03 |
| DE4217571C2 (de) | 1997-03-20 |
| US5293055A (en) | 1994-03-08 |
| JPH04350966A (ja) | 1992-12-04 |
| KR920022530A (ko) | 1992-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3128262B2 (ja) | 半導体集積回路装置 | |
| US6429065B2 (en) | Circuits and methods for a memory cell with a trench plate trench capacitor and a vertical bipolar read device | |
| KR100299344B1 (ko) | 다이나믹랜덤액세스메모리용이득셀과바이씨모스다이나믹랜덤액세스메모리제조방법 | |
| US5998820A (en) | Fabrication method and structure for a DRAM cell with bipolar charge amplification | |
| US6317357B1 (en) | Vertical bipolar read access for low voltage memory cell | |
| US6222223B1 (en) | Semiconductor device including capacitance element having high area efficiency | |
| KR940003891B1 (ko) | 오동작 방지수단을 갖는 반도체장치 | |
| JP3089570B2 (ja) | 共有電極を有する複数のトランジスタ構造から成る集積回路 | |
| US5177586A (en) | Cmos memory device with improved sense amplifier biasing | |
| US6600186B1 (en) | Process technology architecture of embedded DRAM | |
| JPH0685200A (ja) | ３重ウェル構造を有する半導体装置 | |
| JPH11220109A (ja) | 独立にバイアスされるサブウェル領域を具備する集積回路メモリ装置及びその製造方法 | |
| JP2528795B2 (ja) | ラツチアツプ保護回路付き集積回路 | |
| JPH10163429A (ja) | 半導体装置 | |
| US4890011A (en) | On-chip substrate bias generating circuit having substrate potential clamp and operating method therefor | |
| JPH1126697A (ja) | 半導体装置のバックバイアス発生器及びその発生方法 | |
| US6972446B1 (en) | Semiconductor integrated circuit device and flash EEPROM | |
| US5343087A (en) | Semiconductor device having a substrate bias generator | |
| US6111294A (en) | Semiconductor device and method for its fabrication | |
| KR20000047592A (ko) | 반도체 기억장치 | |
| JP3047605B2 (ja) | ダイナミックｒａｍ | |
| JPH10290519A (ja) | 半導体集積回路装置 | |
| KR940003892B1 (ko) | 오동작 방지수단을 갖는 반도체장치 | |
| JPH1079438A (ja) | 半導体保護装置および半導体装置の製造方法 | |
| JP2615767B2 (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071110 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091110 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |