JPS58105563A - 基板バイアス発生回路 - Google Patents
基板バイアス発生回路Info
- Publication number
- JPS58105563A JPS58105563A JP56204658A JP20465881A JPS58105563A JP S58105563 A JPS58105563 A JP S58105563A JP 56204658 A JP56204658 A JP 56204658A JP 20465881 A JP20465881 A JP 20465881A JP S58105563 A JPS58105563 A JP S58105563A
- Authority
- JP
- Japan
- Prior art keywords
- cas
- substrate bias
- ras
- ram
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
- G11C5/146—Substrate bias generators
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はアドレスマルチプレックス型ダイナミックＭ
Ｏ８ＲＡＭにおける基板バイアス発生回路に関するもの
である。
Ｏ８ＲＡＭにおける基板バイアス発生回路に関するもの
である。
従来、この種の装置として第１図に示すものがあった。
ここで０）はコンデンサであり、自励発振器（１−の出
力がその片側のｔ＃Ｌに接続されてφる。
力がその片側のｔ＃Ｌに接続されてφる。
（匂は基板バイアス発生回路の出力端、（３）はＭＯＳ
トランジスタで、そのドレイン電極、及び、ゲート電極
捻出力端（乃に接続されておシ、ｔた、そのソース電極
は、コンデンサの他方の電極（４）に接続されている。
トランジスタで、そのドレイン電極、及び、ゲート電極
捻出力端（乃に接続されておシ、ｔた、そのソース電極
は、コンデンサの他方の電極（４）に接続されている。
（６）はＭＯＳ）ヲンジスタでそのドレイン電極、及び
、ゲート電極は、電極＋４） ［５１に接続され、また
、そのソース電極は接地されている。
、ゲート電極は、電極＋４） ［５１に接続され、また
、そのソース電極は接地されている。
自励発振器ｒ１υの一例と、しては、第２図に示したよ
うな奇数偵のインバータｔ−ｖ リアμに接続したリン
グ・オシレータが用いられる。また、第２図に示した例
では、その出力の振巾は、電極電圧をＶＣＣ％基板バイ
アス発生回路を構成する八１０８ ）ヲンジスタのしき
い値電圧を７丁とするとｓ Ｖｃｃ−Ｖ−ｒＶ）である
のに対しＳ ｖｃδまででるように出力バッファ回路を
設ける場合やＥＤ構成にする場合もある０次に第１図と
、第１図の回路の各ノードの電位変化を示した第３図を
用いて、基板バイアス発生回路の動作について説明する
。
うな奇数偵のインバータｔ−ｖ リアμに接続したリン
グ・オシレータが用いられる。また、第２図に示した例
では、その出力の振巾は、電極電圧をＶＣＣ％基板バイ
アス発生回路を構成する八１０８ ）ヲンジスタのしき
い値電圧を７丁とするとｓ Ｖｃｃ−Ｖ−ｒＶ）である
のに対しＳ ｖｃδまででるように出力バッファ回路を
設ける場合やＥＤ構成にする場合もある０次に第１図と
、第１図の回路の各ノードの電位変化を示した第３図を
用いて、基板バイアス発生回路の動作について説明する
。
今、自励発振器叫がＯｖからＶζＣＯ振巾で発振してい
るとする。この時、コンデンサ（１）の容量結合でノー
ド１４）の電位も変化する０、この場合、ノード（４）
の電位がトランジスタ（６）のしきい値電圧（Ｖｔ ）
以上になろうとすると一、トランジスタ（６）が導通し
、ノード（４）のＨレベルはｖ憎にクランプされる。
るとする。この時、コンデンサ（１）の容量結合でノー
ド１４）の電位も変化する０、この場合、ノード（４）
の電位がトランジスタ（６）のしきい値電圧（Ｖｔ ）
以上になろうとすると一、トランジスタ（６）が導通し
、ノード（４）のＨレベルはｖ憎にクランプされる。
従ってノード（４）はこの電位から＊ −Ｖｃｃｙ）だ
け負方向に変化するために、ノード（４）の最低電圧は
Ｖｆ−ｖｃｄｖ）になる、従って、基板バイアス発生回
路の出力端（紛は、ノード（４）より、トランジスタ（
３）のしきい値Ｖｆだけ高い電圧にまでなり、最終的に
は、ｚＶｔ−Ｖｃｄｌ／） になる。
け負方向に変化するために、ノード（４）の最低電圧は
Ｖｆ−ｖｃｄｖ）になる、従って、基板バイアス発生回
路の出力端（紛は、ノード（４）より、トランジスタ（
３）のしきい値Ｖｆだけ高い電圧にまでなり、最終的に
は、ｚＶｔ−Ｖｃｄｌ／） になる。
一方、基板バイアス発生回路の出力端（匂がＯｖのとき
のトランジスタ０）を流れるチャージ・ポンプ電流１は
。
のトランジスタ０）を流れるチャージ・ポンプ電流１は
。
ｉ＝ｆ ＠Ｃ−Ｖ−（１） 式
％式％
ここでｆは自励発振器−の発振周波数、Ｃはコンデンサ
α）の容量、■は自励発損器叫の出力振巾である。
α）の容量、■は自励発損器叫の出力振巾である。
従って、チャージボンデ電流ｉｔ増やそうとす・れば、
自励発振器１１αの発振周波数を高くするか、出力振巾
を大きくするか、コンデンサの容量を太きらの方法では
第２図に示した自励発振器のインバータの１段当りのス
イッチング速度を速くしたり。
自励発振器１１αの発振周波数を高くするか、出力振巾
を大きくするか、コンデンサの容量を太きらの方法では
第２図に示した自励発振器のインバータの１段当りのス
イッチング速度を速くしたり。
またコンデンサ負荷を駆動する能力を高めることが必要
で、このために、自励発振器で消費される電力を大きく
しなければならない。
で、このために、自励発振器で消費される電力を大きく
しなければならない。
一方、近来、ＭＯＳ）サンジスタの微小化が進むにつれ
、ＭＯＳ）ランジスタのドレイン近傍の高電界領域で発
生する正孔の基板への拡散により生じる基板電流が増大
し、これによって基板バイアス電圧の低下が大きな問題
となっている。しかしながら、従来の基板バイアス発生
回路は以上のように構成されているので、チャージポン
プ電流をふやすためには自励発振器で消費される電力を
ふやさなければならない一方、特に、ダイナミックＲＡ
Ｍ等では、待機時消費電力をなるべく少なくしなければ
ならない丸めに、この様な方法では限度があった。
、ＭＯＳ）ランジスタのドレイン近傍の高電界領域で発
生する正孔の基板への拡散により生じる基板電流が増大
し、これによって基板バイアス電圧の低下が大きな問題
となっている。しかしながら、従来の基板バイアス発生
回路は以上のように構成されているので、チャージポン
プ電流をふやすためには自励発振器で消費される電力を
ふやさなければならない一方、特に、ダイナミックＲＡ
Ｍ等では、待機時消費電力をなるべく少なくしなければ
ならない丸めに、この様な方法では限度があった。
この発明は上記のようなものの欠点を除去するためにな
されたもので、自動発振器の他に、外部からＲＡＭに与
えられる外部ＴＩ Ａ Ｓ （Ｒｏｗ Ａｄｄｒｅｓｓ
Ｓｔｏｂｅｎ号、及び外部ＣＡ Ｓ （Ｃｏｌｕｍｎ
ＡｄｄｒｅｓｓＳｔｒｏｂｅ）信号に同期・した内部Ｒ
ＡＳ、及び内部ＣＡＳ信号によって、それぞれコンデン
サと整流素子から成る回路を個々に駆動することにより
、ＲＡＭの待機時消費電力を小さくシ、かつ、動作時に
は、大きなチャージポンプ電流を得られる基板バイアス
発生回路を提供する仁とを目的としている。
されたもので、自動発振器の他に、外部からＲＡＭに与
えられる外部ＴＩ Ａ Ｓ （Ｒｏｗ Ａｄｄｒｅｓｓ
Ｓｔｏｂｅｎ号、及び外部ＣＡ Ｓ （Ｃｏｌｕｍｎ
ＡｄｄｒｅｓｓＳｔｒｏｂｅ）信号に同期・した内部Ｒ
ＡＳ、及び内部ＣＡＳ信号によって、それぞれコンデン
サと整流素子から成る回路を個々に駆動することにより
、ＲＡＭの待機時消費電力を小さくシ、かつ、動作時に
は、大きなチャージポンプ電流を得られる基板バイアス
発生回路を提供する仁とを目的としている。
以下、この発明の一実施例を第４図により説明する。第
４−図において、自動発振＃叫は、従来のものと同一で
ある。ｔた、ＲＡＳバッファ回路（財）は、外部ＲＡＳ
信号（Ｅｘｔ、ＲＡＳ ）に同期して、ＲＡＭ内部で使
用される種々のクロックを発生するためのもので、ＣＡ
Ｓバッファ回路翰は、外部ＣＡＳ信号（Ｅｘｔ、 ＣＡ
Ｓ ）に同期して発生される。ＲＡＭ内部で使用される
種々のクリックを発生するためのものである。 （１
０１）（１０８）（１１３）はコンーデンサで（１０２
）は本発明における基板バイアス発生回路の出−力端子
であるｇａ （１０３）ｓ（１０Ｂ）はＭＯＳ）フン
ジスタで整流回路を形成している＠ （１０６）ｓ（
ｉ０７）のＭＯＳ）ランジスタで構成されるバッファ回
路は、その各々のゲートにＲＡＳバッファ回路−で発生
される、ＥＸｔ、ＲＡＳと同位相のＲＡＳ信号、及び、
逆位相のＲＡＳ信号が入力されている。またその出力は
コンデンサ（１０８）の一方の電極に接続サレ％を九、
コンデンサ（１０８）の他方の電極性。
４−図において、自動発振＃叫は、従来のものと同一で
ある。ｔた、ＲＡＳバッファ回路（財）は、外部ＲＡＳ
信号（Ｅｘｔ、ＲＡＳ ）に同期して、ＲＡＭ内部で使
用される種々のクロックを発生するためのもので、ＣＡ
Ｓバッファ回路翰は、外部ＣＡＳ信号（Ｅｘｔ、 ＣＡ
Ｓ ）に同期して発生される。ＲＡＭ内部で使用される
種々のクリックを発生するためのものである。 （１
０１）（１０８）（１１３）はコンーデンサで（１０２
）は本発明における基板バイアス発生回路の出−力端子
であるｇａ （１０３）ｓ（１０Ｂ）はＭＯＳ）フン
ジスタで整流回路を形成している＠ （１０６）ｓ（
ｉ０７）のＭＯＳ）ランジスタで構成されるバッファ回
路は、その各々のゲートにＲＡＳバッファ回路−で発生
される、ＥＸｔ、ＲＡＳと同位相のＲＡＳ信号、及び、
逆位相のＲＡＳ信号が入力されている。またその出力は
コンデンサ（１０８）の一方の電極に接続サレ％を九、
コンデンサ（１０８）の他方の電極性。
ＭＯＳ）ツンジスタ（１０９）、（１１０）で構成され
る整流回路に接続されている。 （１１１）、（１１
２）のＭＯＳトランジスタで構成されるバッファ回路は
、その各々のゲートに％ＣＡＳバッファ回路−で発生さ
れるＥ）（ｔ、 ＣＡＳと同位相のＣＡＳ信号、及び、
逆位相のＣＡＳ信号が入力されている。また、その出カ
バコンデンサ（１１３）の一方の電極に接続され。
る整流回路に接続されている。 （１１１）、（１１
２）のＭＯＳトランジスタで構成されるバッファ回路は
、その各々のゲートに％ＣＡＳバッファ回路−で発生さ
れるＥ）（ｔ、 ＣＡＳと同位相のＣＡＳ信号、及び、
逆位相のＣＡＳ信号が入力されている。また、その出カ
バコンデンサ（１１３）の一方の電極に接続され。
また、コンデンサ（１１３）の他方の電極は、ＭＯＳ）
ランジスタ（１１４）、（１１１ｓ）で構成される整流
回路に接続されている。
ランジスタ（１１４）、（１１１ｓ）で構成される整流
回路に接続されている。
次に１本発明の基板バイアス発生装置の動作について第
５図を用いて説明する＊ Ｅｘ ｔ、ＲＡＳ ＃ Ｅｘ
Ｌ ＣＡＳが図のように入力されたとする。自励発振器
−の出力φは、これらの外部信号に関係なく一定周期で
でている、またＲＡＳバッファ回路−で発生さし遅れて
発生している。したがって第４図のＭＯＳトランジスタ
（１０６）（１０７）で構成されるバッファ回路の出力
は、第５図のＡに示すようになる。又、同様に、ＣＡＳ
系の信号が入力される％ＭＯ８）ランジスタ（１１１）
（１１２）で構成されるバッファ回路の出力は第５図の
Ｂに示したようになる。従って基板バイアス発生回路の
出力端（１０２）を流れる事のできる電流１は、自動発
振回路の出力により駆動されるコンデンサと整流回路と
によって発生されるチャージポンプ電流１１と、ＲＡＳ
系の信号によって駆動されるコンデンサと野流回路とに
よって発生されるチャージポンプ電流ｉ、と、ＣＡＳ系
の信号によって駆動されるコンデンサと整流回路とによ
って発生されるチャージポンプ電流１．との和になり、
大きなチャージポンプ電流が得ることができる。
５図を用いて説明する＊ Ｅｘ ｔ、ＲＡＳ ＃ Ｅｘ
Ｌ ＣＡＳが図のように入力されたとする。自励発振器
−の出力φは、これらの外部信号に関係なく一定周期で
でている、またＲＡＳバッファ回路−で発生さし遅れて
発生している。したがって第４図のＭＯＳトランジスタ
（１０６）（１０７）で構成されるバッファ回路の出力
は、第５図のＡに示すようになる。又、同様に、ＣＡＳ
系の信号が入力される％ＭＯ８）ランジスタ（１１１）
（１１２）で構成されるバッファ回路の出力は第５図の
Ｂに示したようになる。従って基板バイアス発生回路の
出力端（１０２）を流れる事のできる電流１は、自動発
振回路の出力により駆動されるコンデンサと整流回路と
によって発生されるチャージポンプ電流１１と、ＲＡＳ
系の信号によって駆動されるコンデンサと野流回路とに
よって発生されるチャージポンプ電流ｉ、と、ＣＡＳ系
の信号によって駆動されるコンデンサと整流回路とによ
って発生されるチャージポンプ電流１．との和になり、
大きなチャージポンプ電流が得ることができる。
一方、ダイナミック型ランダム・アクセス・メモＥｘｔ
％ＣＡＳのタイミング関係は、通常ＲＡＳオンリー、リ
フレッシュ・屹−ドと呼ばれ、Ｅｘｔ、ＣＡＳヲ＠Ｈ″
に保ったまま、Ｅｘｔ、 ＲＡＳを”１４’！−ＩＦＬ
’−＋”Ｈ”→１ぴと変化させることにより、メモリ
・セ〃のリフレッシュを行なうモードである。この場合
は１本発明によれば、自励発振器によるチャージボンデ
電流１１と、ＲＡＳ系の信号によるチャージ・ポンプ電
流ｉ、の和が全チャージポンプ電流になる。又、第７図
に示したＥｘｔ、ＲＡＳとＥｘｔ％ＣＡＳのタイミング
関係は、＝プＭ・モード或はベージ・モードと呼ばれｓ
Ｅｘ ｔｓ ＲＡ Ｓを＠Ｌ”に保つ九まま＊ Ｅｘ
ｔ％ＣＡ Ｓを＠Ｈ″→＠Ｌ”→＠Ｈ”→＠Ｌ”と変
化させることにより高速にデータ読出しが出来るモード
である。この場合は。
％ＣＡＳのタイミング関係は、通常ＲＡＳオンリー、リ
フレッシュ・屹−ドと呼ばれ、Ｅｘｔ、ＣＡＳヲ＠Ｈ″
に保ったまま、Ｅｘｔ、 ＲＡＳを”１４’！−ＩＦＬ
’−＋”Ｈ”→１ぴと変化させることにより、メモリ
・セ〃のリフレッシュを行なうモードである。この場合
は１本発明によれば、自励発振器によるチャージボンデ
電流１１と、ＲＡＳ系の信号によるチャージ・ポンプ電
流ｉ、の和が全チャージポンプ電流になる。又、第７図
に示したＥｘｔ、ＲＡＳとＥｘｔ％ＣＡＳのタイミング
関係は、＝プＭ・モード或はベージ・モードと呼ばれｓ
Ｅｘ ｔｓ ＲＡ Ｓを＠Ｌ”に保つ九まま＊ Ｅｘ
ｔ％ＣＡ Ｓを＠Ｈ″→＠Ｌ”→＠Ｈ”→＠Ｌ”と変
化させることにより高速にデータ読出しが出来るモード
である。この場合は。
自励発振器によるチャージポンプ電流１．ト、ＣＡＳ系
の信号によるチャージ１ポンプ電流ｌ、の和が全チャー
ジポンプ電流になる。
の信号によるチャージ１ポンプ電流ｌ、の和が全チャー
ジポンプ電流になる。
従って１本発明のようにＥｘｔ％ＲＡＳおよびＥｘｔ、
ＣＡＳの両方の信号に同期した内部信号により、チャー
ジポンプ電流を発生させれば、いかなるＲＡＭの動作モ
ードにおいても大きなチャージポンプ電流が得ることが
できる。
ＣＡＳの両方の信号に同期した内部信号により、チャー
ジポンプ電流を発生させれば、いかなるＲＡＭの動作モ
ードにおいても大きなチャージポンプ電流が得ることが
できる。
なお、Ｊ：、記実施例ではＲＡＳ、及びＣＡＳ系の信号
で駆動されるチャージポンプ回路が、それぞれ−個づつ
の場合を示したが、半導体デバイス上のおいている所で
、これらの信号線、および、電源線がある所に、それぞ
れ複数個ずつ設けてもよく、この場合はＳ更に大きなチ
ャージ電流が得られる。また、Ｅ記実施例では、ＲＡＳ
およびＣＡＳ系の信号で作られるＡおよびＢの波形の振
巾はｖｃｃ−ｖ−ｒＶ）であるが、第４図でのＭＯＳ）
？ｙジスタ（１０６）（１ヱｌ）に入力される信号をＶ
ｃｃ＋Ｖｔ６＋Ｑ以とに昇圧してやれは振巾ｔ−Ｖｃｃ
Ｑ／）にすることができ、この場合も更に大きなチャー
ジポンプ電流が得られる。
で駆動されるチャージポンプ回路が、それぞれ−個づつ
の場合を示したが、半導体デバイス上のおいている所で
、これらの信号線、および、電源線がある所に、それぞ
れ複数個ずつ設けてもよく、この場合はＳ更に大きなチ
ャージ電流が得られる。また、Ｅ記実施例では、ＲＡＳ
およびＣＡＳ系の信号で作られるＡおよびＢの波形の振
巾はｖｃｃ−ｖ−ｒＶ）であるが、第４図でのＭＯＳ）
？ｙジスタ（１０６）（１ヱｌ）に入力される信号をＶ
ｃｃ＋Ｖｔ６＋Ｑ以とに昇圧してやれは振巾ｔ−Ｖｃｃ
Ｑ／）にすることができ、この場合も更に大きなチャー
ジポンプ電流が得られる。
以とのように、この発明によれば自励発振器による基板
バイアス発生回路に加えて、 Ｅｘｔ％ＲＡＳ。
バイアス発生回路に加えて、 Ｅｘｔ％ＲＡＳ。
およびＥｘｔ、ＣＡＳ信号に同期した内部クロックによ
る基板バイアス発生回路を付加するよう構成したので、
ＲＡＭの待機時には、消費電力を小さくでき、又％ＲＡ
Ｍの動作時には種々のＲＡＭの動作屹−ドに対応できる
大きなチャージ・ポンプ電流が得られる効果がある。
る基板バイアス発生回路を付加するよう構成したので、
ＲＡＭの待機時には、消費電力を小さくでき、又％ＲＡ
Ｍの動作時には種々のＲＡＭの動作屹−ドに対応できる
大きなチャージ・ポンプ電流が得られる効果がある。
第１図は従来の基板バイアス発生回路図、第２図は、そ
の中で使われる自励発振器の回路図、第３図は、基板バ
イアス発生回路の各ノードの電圧波形図、第４図は５本
発明の一実施例による基板バイアス発生回路図、第５図
はメ発明の基板バイアス発生回路の各ノードの電圧波形
図、第６図、第７図は、ダイナミック型ＲＡＭの種々の
動作モードを説明するのに用いた。 Ｅｘｔ、ＲＡＳ及
びＥｘｔ、 ＣＡＳのタイミング関係図である。 （１） （１０１）（１０８）（１１３）・・・コンデ
ンサ、（萄１５１ （１０３）（１０２り（１０６）（
１０７）（１０９）（１１０）（１１１）（１１２）（
１１４）（１１５）・・・ＭＯＳ）ランジスタ、ｎα・
・・自励発振器、−・・・ＲＡＳバッファ回路、ＩＩＩ
−ＣＡＳバッファ回路。 代理人 葛野信− 第１図 第３図 ７−ｖＣＣ 第５図 Ｅｌｔ、蘭 第６図 第７図 Ｅｘｔ、茄 Ｅｘｔ、で 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭１６−ｊ＋０４１１１ｓ
８号２、発明の名称 基板バイアス発生回路３、
補正をする者 事件との関係 特許出願人 ６、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 明細書をつぎのとおり訂正する。
の中で使われる自励発振器の回路図、第３図は、基板バ
イアス発生回路の各ノードの電圧波形図、第４図は５本
発明の一実施例による基板バイアス発生回路図、第５図
はメ発明の基板バイアス発生回路の各ノードの電圧波形
図、第６図、第７図は、ダイナミック型ＲＡＭの種々の
動作モードを説明するのに用いた。 Ｅｘｔ、ＲＡＳ及
びＥｘｔ、 ＣＡＳのタイミング関係図である。 （１） （１０１）（１０８）（１１３）・・・コンデ
ンサ、（萄１５１ （１０３）（１０２り（１０６）（
１０７）（１０９）（１１０）（１１１）（１１２）（
１１４）（１１５）・・・ＭＯＳ）ランジスタ、ｎα・
・・自励発振器、−・・・ＲＡＳバッファ回路、ＩＩＩ
−ＣＡＳバッファ回路。 代理人 葛野信− 第１図 第３図 ７−ｖＣＣ 第５図 Ｅｌｔ、蘭 第６図 第７図 Ｅｘｔ、茄 Ｅｘｔ、で 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭１６−ｊ＋０４１１１ｓ
８号２、発明の名称 基板バイアス発生回路３、
補正をする者 事件との関係 特許出願人 ６、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 明細書をつぎのとおり訂正する。
Claims (1)
- 【特許請求の範囲】 ダイナミック屋ランダム・アクセス・メモリに内蔵され
た基板バイアス発生回路において、自励発振器に加えて
、外部から前記ランダム。アクセス・メモリに与えられ
る外部ＲＡＳ信号、及び。 外部ＣＡＳ信号に同期した信号を発生し、これらの信号
を個々、のコンデンサと整流回路とからなるチャージ・
ポンプ回路に、各々独立に入力したことを特徴とする基
板バイアス発生回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56204658A JPS58105563A (ja) | 1981-12-17 | 1981-12-17 | 基板バイアス発生回路 |
| US06/439,215 US4455628A (en) | 1981-12-17 | 1982-11-04 | Substrate bias generating circuit |
| GB08232181A GB2111336B (en) | 1981-12-17 | 1982-11-11 | Substrate biassing |
| DE3244327A DE3244327C2 (de) | 1981-12-17 | 1982-11-30 | Schaltung zum Erzeugen einer Substrat-Vorspannung |
| US08/142,931 USRE35141E (en) | 1981-12-17 | 1993-10-29 | Substrate bias generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56204658A JPS58105563A (ja) | 1981-12-17 | 1981-12-17 | 基板バイアス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58105563A true JPS58105563A (ja) | 1983-06-23 |
| JPS632151B2 JPS632151B2 (ja) | 1988-01-18 |
Family
ID=16494137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56204658A Granted JPS58105563A (ja) | 1981-12-17 | 1981-12-17 | 基板バイアス発生回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US4455628A (ja) |
| JP (1) | JPS58105563A (ja) |
| DE (1) | DE3244327C2 (ja) |
| GB (1) | GB2111336B (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59135697A (ja) * | 1982-09-16 | 1984-08-03 | テキサス・インスツルメンツ・インコ−ポレイテツド | 半導体装置 |
| JPS615497A (ja) * | 1984-06-20 | 1986-01-11 | Hitachi Ltd | 半導体集積回路装置 |
| JPS6159688A (ja) * | 1984-08-31 | 1986-03-27 | Hitachi Ltd | 半導体集積回路装置 |
| JPS6442850A (en) * | 1987-08-10 | 1989-02-15 | Nec Corp | On-chip substrate voltage generating circuit |
| JPS6461045A (en) * | 1987-09-01 | 1989-03-08 | Nec Corp | On-chip substrate voltage generation circuit for semiconductor integrated circuit |
| JPH0229992A (ja) * | 1983-07-08 | 1990-01-31 | Texas Instr Inc <Ti> | ダイナミックｒａｍ用サブストレートバイアス発生器 |
| JPH06208789A (ja) * | 1993-09-13 | 1994-07-26 | Hitachi Ltd | 半導体記憶装置 |
| JPH06223566A (ja) * | 1993-09-13 | 1994-08-12 | Hitachi Ltd | 半導体記憶装置 |
| JPH06223567A (ja) * | 1993-09-13 | 1994-08-12 | Hitachi Ltd | 半導体記憶装置 |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5493572A (en) * | 1981-04-17 | 1996-02-20 | Hitachi, Ltd. | Semiconductor integrated circuit with voltage limiter having different output ranges for normal operation and performing of aging tests |
| JPS59111514A (ja) * | 1982-12-17 | 1984-06-27 | Hitachi Ltd | 半導体集積回路 |
| USRE35313E (en) * | 1981-04-17 | 1996-08-13 | Hitachi, Ltd. | Semiconductor integrated circuit with voltage limiter having different output ranges from normal operation and performing of aging tests |
| US5566185A (en) * | 1982-04-14 | 1996-10-15 | Hitachi, Ltd. | Semiconductor integrated circuit |
| JPS59162690A (ja) * | 1983-03-04 | 1984-09-13 | Nec Corp | 擬似スタテイツクメモリ |
| US4581546A (en) * | 1983-11-02 | 1986-04-08 | Inmos Corporation | CMOS substrate bias generator having only P channel transistors in the charge pump |
| JPS60231996A (ja) * | 1984-04-28 | 1985-11-18 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPS60253090A (ja) * | 1984-05-30 | 1985-12-13 | Hitachi Ltd | 半導体装置 |
| US4631421A (en) * | 1984-08-14 | 1986-12-23 | Texas Instruments | CMOS substrate bias generator |
| US4628215A (en) * | 1984-09-17 | 1986-12-09 | Texas Instruments Incorporated | Drive circuit for substrate pump |
| JPS6199363A (ja) * | 1984-10-19 | 1986-05-17 | Mitsubishi Electric Corp | 基板電位発生回路 |
| US4760562A (en) * | 1984-12-04 | 1988-07-26 | Kabushiki Kaisha Toshiba | MOS static memory circuit |
| JPS6337892A (ja) * | 1986-07-30 | 1988-02-18 | Mitsubishi Electric Corp | ダイナミツクランダムアクセスメモリの基板電位発生回路 |
| DE8714849U1 (de) * | 1986-12-23 | 1987-12-23 | Jenoptik Jena Gmbh, Ddr 6900 Jena | Geregelter CMOS-Substratspannungsgenerator |
| US4883976A (en) * | 1987-12-02 | 1989-11-28 | Xicor, Inc. | Low power dual-mode CMOS bias voltage generator |
| JPH0289357A (ja) * | 1988-09-27 | 1990-03-29 | Nec Corp | 半導体回路 |
| JP2688976B2 (ja) * | 1989-03-08 | 1997-12-10 | 三菱電機株式会社 | 半導体集積回路装置 |
| KR920010749B1 (ko) * | 1989-06-10 | 1992-12-14 | 삼성전자 주식회사 | 반도체 집적소자의 내부전압 변환회로 |
| JP3124781B2 (ja) * | 1990-03-30 | 2001-01-15 | 富士通株式会社 | 半導体集積回路装置 |
| US5220534A (en) * | 1990-07-31 | 1993-06-15 | Texas Instruments, Incorporated | Substrate bias generator system |
| US5347173A (en) * | 1990-07-31 | 1994-09-13 | Texas Instruments Incorporated | Dynamic memory, a power up detection circuit, and a level detection circuit |
| DE4237589C2 (de) * | 1991-11-07 | 1999-10-28 | Samsung Electronics Co Ltd | Spannungspumpschaltung |
| IT1258242B (it) * | 1991-11-07 | 1996-02-22 | Samsung Electronics Co Ltd | Dispositivo di memoria a semiconduttore includente circuiteria di pompaggio della tensione di alimentazione |
| JPH05274876A (ja) * | 1992-03-30 | 1993-10-22 | Mitsubishi Electric Corp | 半導体記憶装置 |
| EP0564204A3 (en) * | 1992-03-30 | 1994-09-28 | Mitsubishi Electric Corp | Semiconductor device |
| US5337284A (en) * | 1993-01-11 | 1994-08-09 | United Memories, Inc. | High voltage generator having a self-timed clock circuit and charge pump, and a method therefor |
| US5493249A (en) * | 1993-12-06 | 1996-02-20 | Micron Technology, Inc. | System powered with inter-coupled charge pumps |
| JP3090833B2 (ja) * | 1993-12-28 | 2000-09-25 | 株式会社東芝 | 半導体記憶装置 |
| KR100269324B1 (ko) | 1998-04-24 | 2000-10-16 | 윤종용 | 반도체 메모리 장치의 주파수 대응 백 바이어스 전압 발생 회로및 방법 |
| US6278317B1 (en) | 1999-10-29 | 2001-08-21 | International Business Machines Corporation | Charge pump system having multiple charging rates and corresponding method |
| US6275096B1 (en) * | 1999-12-14 | 2001-08-14 | International Business Machines Corporation | Charge pump system having multiple independently activated charge pumps and corresponding method |
| DE10031207A1 (de) * | 2000-06-27 | 2002-01-10 | Infineon Technologies Ag | Integrierte Schaltung mit einer Spannungspumpenschaltung |
| JP4519713B2 (ja) * | 2004-06-17 | 2010-08-04 | 株式会社東芝 | 整流回路とこれを用いた無線通信装置 |
| CN100466443C (zh) * | 2004-06-17 | 2009-03-04 | 株式会社东芝 | 整流器电路和无线电通信装置 |
| JP5779162B2 (ja) | 2012-09-28 | 2015-09-16 | 株式会社東芝 | 整流回路とこれを用いた無線通信装置 |
| KR102581100B1 (ko) * | 2019-03-07 | 2023-09-20 | 삼성전기주식회사 | 차지 펌프 기반의 네가티브 전압 회로 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5627952A (en) * | 1979-08-17 | 1981-03-18 | Hitachi Ltd | Circuit for generating substrate bias voltage |
| JPS5644570A (en) * | 1979-09-19 | 1981-04-23 | Matsushita Electric Ind Co Ltd | Refrigerant flow rate controller |
| JPS5690483A (en) * | 1979-12-19 | 1981-07-22 | Fujitsu Ltd | Address buffer circuit |
-
1981
- 1981-12-17 JP JP56204658A patent/JPS58105563A/ja active Granted
-
1982
- 1982-11-04 US US06/439,215 patent/US4455628A/en not_active Ceased
- 1982-11-11 GB GB08232181A patent/GB2111336B/en not_active Expired
- 1982-11-30 DE DE3244327A patent/DE3244327C2/de not_active Expired
-
1993
- 1993-10-29 US US08/142,931 patent/USRE35141E/en not_active Expired - Lifetime
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59135697A (ja) * | 1982-09-16 | 1984-08-03 | テキサス・インスツルメンツ・インコ−ポレイテツド | 半導体装置 |
| JPH0150038B2 (ja) * | 1982-09-16 | 1989-10-26 | Texas Instruments Inc | |
| JPH02351A (ja) * | 1982-09-16 | 1990-01-05 | Texas Instr Inc <Ti> | 半導体装置 |
| JPH0229992A (ja) * | 1983-07-08 | 1990-01-31 | Texas Instr Inc <Ti> | ダイナミックｒａｍ用サブストレートバイアス発生器 |
| JPS615497A (ja) * | 1984-06-20 | 1986-01-11 | Hitachi Ltd | 半導体集積回路装置 |
| JPS6159688A (ja) * | 1984-08-31 | 1986-03-27 | Hitachi Ltd | 半導体集積回路装置 |
| JPS6442850A (en) * | 1987-08-10 | 1989-02-15 | Nec Corp | On-chip substrate voltage generating circuit |
| JPS6461045A (en) * | 1987-09-01 | 1989-03-08 | Nec Corp | On-chip substrate voltage generation circuit for semiconductor integrated circuit |
| JPH06208789A (ja) * | 1993-09-13 | 1994-07-26 | Hitachi Ltd | 半導体記憶装置 |
| JPH06223566A (ja) * | 1993-09-13 | 1994-08-12 | Hitachi Ltd | 半導体記憶装置 |
| JPH06223567A (ja) * | 1993-09-13 | 1994-08-12 | Hitachi Ltd | 半導体記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4455628A (en) | 1984-06-19 |
| JPS632151B2 (ja) | 1988-01-18 |
| DE3244327C2 (de) | 1986-02-20 |
| GB2111336B (en) | 1985-03-27 |
| GB2111336A (en) | 1983-06-29 |
| DE3244327A1 (de) | 1983-06-30 |
| USRE35141E (en) | 1996-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58105563A (ja) | 基板バイアス発生回路 | |
| JP2604530B2 (ja) | 基板電圧及び昇圧電圧を発生する電圧発生回路 | |
| US6307425B1 (en) | Clocking scheme and charge transfer switch for increasing the efficiency of a charge pump or other circuit | |
| EP0030244A1 (en) | Mos device with substrate-bias generating circuit | |
| JPH08279289A (ja) | ワード線電圧昇圧回路 | |
| JPH0132599B2 (ja) | ||
| US6781431B2 (en) | Clock generating circuit | |
| JPH0216057B2 (ja) | ||
| JP2548908B2 (ja) | 昇圧回路 | |
| JPH0324092B2 (ja) | ||
| JPH0151093B2 (ja) | ||
| JPH0750552B2 (ja) | 内部電位発生回路 | |
| KR100478866B1 (ko) | 저전력발진기 | |
| US5357416A (en) | Voltage generating circuit causing no threshold voltage loss by FET in output voltage | |
| US5179535A (en) | Substrate bias voltage generating circuit including an internal frequency divider and driven by an externally applied clock signal | |
| US7154303B2 (en) | Dynamic circuit | |
| JP2000067578A (ja) | 基板バイアス電圧発生回路 | |
| JPH11260053A (ja) | 半導体記憶装置の昇圧回路 | |
| JPH11111946A (ja) | 半導体記憶装置 | |
| JPH08205526A (ja) | 半導体集積回路の内部電圧昇圧回路 | |
| US4914323A (en) | Boot-strap type signal generating circuit | |
| JPS599735A (ja) | クロツク発生回路 | |
| JPH01267892A (ja) | 半導体記憶装置 | |
| JPS6050000B2 (ja) | Ｍｉｓ電界効果型半導体回路装置 | |
| JP3432318B2 (ja) | 半導体装置 |