DE3244327C2 - Schaltung zum Erzeugen einer Substrat-Vorspannung - Google Patents

Schaltung zum Erzeugen einer Substrat-Vorspannung

Info

Publication number
DE3244327C2
DE3244327C2 DE3244327A DE3244327A DE3244327C2 DE 3244327 C2 DE3244327 C2 DE 3244327C2 DE 3244327 A DE3244327 A DE 3244327A DE 3244327 A DE3244327 A DE 3244327A DE 3244327 C2 DE3244327 C2 DE 3244327C2
Authority
DE
Germany
Prior art keywords
circuit
output
capacitor
self
mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3244327A
Other languages
English (en)
Other versions
DE3244327A1 (de
Inventor
Kazuyasu Itami Hyogo Fujishima
Hideyuki Ozaki
Kazuhiro Toyonaka Osaku Shimotori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3244327A1 publication Critical patent/DE3244327A1/de
Application granted granted Critical
Publication of DE3244327C2 publication Critical patent/DE3244327C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)
  • Logic Circuits (AREA)
  • Dc-Dc Converters (AREA)

Abstract

Es ist eine Schaltung zum Erzeugen einer Substrat-Vorspannung beschrieben, in welcher ein internes RAS -Signal (Zeilen-Adressier-Impuls oder -Takt) und ein internes CAS -Signal (Spalten-Adressier-Impuls- oder Takt), welche mit externen RAS - bzw. CAS -Signalen, die von außen her zugeführt werden, synchronisiert sind, Schaltungen aktivieren, welche Kondensatoren und Gleichrichterelemente aufweisen, um dadurch den Leistungsverbrauch während der Haltezeit eines Schreib-/Lesespeichers (RAM) zu vermindern und einen größeren Ladungspumpstrom im Betrieb zu erhalten.

Description

Bei mikrominiaturisierten MOS-Transistoren erscheint neuerlich als großes Problem, daß der Substrat-Strom durch Diffusion von Löchern über das Substrat vergrößert wird, welche in dem starken elektrischen Feld um den Drain-Bereich des MOS-Transistors erzeugt werden, so daß die Substrat-Vorspannung verringert wird. Die oben beschriebene konventionelle Schaltung zum Erzeugen einer Substrat-Vorspannung hat jedoch die Nachteile , daß — wenn der Ladungspumpstrom verstärkt werden soll — der Leistungsverbrauch in dem selbsterregten Oszillator im Betriebs- wie auch im Haltezustand erhöht wird.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltung zum Erzeugen einer Substrat-Vorspannung der eingangs genannten Art zu schaffen, bei welcher der Leistungsverbrauch während der Haltezeit des RAM minimiert ist und die dennoch einen vergrößerten Ladepumpstrom im Betrieb erzeugt
Zur Lösung dieser Aufgabe ist durch die kennzeichnenden Merkmale des Anspruchs gegeben.
Bei der Schaltung nach der Erfindung wird ein internes /?AS(Zeilen-Adressen-Takt-)Signal und ein internes CAS (Spalten-Adressen-Takt-)Signal je mit einem externen Ä/tS-Signal bzw. einem externen G4S-Signal synchronisiert, die dem selbsterregten Oszillator von außen zugeführt werden, wodurch Schaltungen mit Kondensatoren und Gleichrichtelementen so aktiviert werden, daß der Leistungsverbrauch während der Haltezeit des RAM reduziert und gleichzeitig ein vergrößerter Ladepumpstrom im Betrieb erhalten wird.
Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
Die Erfindung ist im folgenden anhand schematischer Zeichnungen näher erläutert. Es zeigt
F i g. 1 eine konventionelle Schaltung zum Erzeugen einer Substrat-Vorspannung,
F i g. 2 eine bekannte Schaltung eines selbsterregten Oszillators, wie er in der Schaltung nach F i g. 1 verwendet ist.
tes einer Pufferschaltung mit MOS-Transistoren 106, 107 angelegt Der Ausgang der Pufferschaltung ist mit einer Elektrode des Kondensators 108 verbunden, dessen andere Elektrode mit einer Gleichrichterschaltung mit MOS-Transistoren 109 und 110 in Verbindung stehen^ Ein VÄS-S\gna\, das in Phase mit einem externen C45-Signal ist und ein C45-SignaL das in entgegengesetzter Phase mit dem externen C45-Signal ist, wobei diese beiden Signale in der CAS-Pufferschaltung 30 erzeugt sind, werden in eine Pufferschaltung mit MOS-Transistoren 111 und 112 eingegeben. Der Ausgang der Pufferschaltung steht in Verbindung mit der einen Elektrode des Kondensators 113, dessen andere Elektrode mit einer Gleichrichterschaltung mit MOS-Transistoren 114 und 115 in Verbindung stehen.
Der Betrieb der Schaltung zum Erzeugen einer Substrat-Vorspannung gemäß der Erfindung sei nun anhand der Fig.5 erläutert Es seien die externen RAS- und C/45-Signale gemäß F i g. 5 angelegt. Ausgangssignale Φ des selbsterregten Oszillators 10 werden periodisch unabhängig von den genannten externen Signalen erzeugt Die internen Signale RAS und RAS in der RAS-Pufferschaltung 20 werden geringfügig verzögert gegenüber dem externen Ä/45-Signal erzeugt.
Somit bildet der Ausgang der Pufferschaltung mit den MOS-Transistoren 106 und 107 eine Wellenform wie A in Fig.5. In gleicher Weise bildet der Ausgang der Schaltung ausgehend von Schaltung 30 über die Pufferschaltung mit den MOS-Transistoren 111 und 112 eine Wellenform wie B in F i g. 5. Folglich ist der über den Ausgangsanschluß 102 der Schaltung zum Erzeugen einer Substrat-Vorspannung abgegebene Strom / die Summe des Ladungspumpstromes /(, welcher durch Aktivieren des selbsterregten Oszillators 10 des Kondensators 101 und der Gleichrichterschaltung erzeugt ist, des Ladungspumpstromes /2, welcher unter der Treibwirkung des in dem RAS-Zwe\g angetriebenen Kondensators 108 und der Gleichrichterschaltung erzeugt ist, und
des Ladungspumpstromes /3, welcher durch Aktivieren F i g. 3 ein Diagramm von Wellenformen der Poten- 40 über ein Signal von dem C45-Zweig des Kondensators
tiale an verschiedenen Knotenpunkten in der Schaltung 113 und dazugehörigen Gleichrichterschaltung erzeugt
gemäß F i g. 1, ist, um somit einen großen Ladungsstrom zu erzeugen.
Fig.4 eine Schaltung zum Erzeugen einer Substrat- In dem dynamischen Schreib-/Lesespeicher gibt es
Vorspannung gemäß der Erfindung, verschiedene Arten von Betriebsweisen abhängig von
F i g. 5 ein Diagramm von Wellenformen der Poten- 45 den zugeführten externen RAS- und CAS-Signalen. Im
tiale an verschiedenen Knotenpunkten in der Schaltung allgemeinen ist die zeitliche Beziehung zwischen dem
externen RAS- und C4S-Signalen gemäß F i g. 6 als 7?/4S-»Auffrischungsweise« bezeichnet, wobei die Speicherzelle durch Verändern von H—► L—► H—► L-Signalen »aufgefrischt« wird bezüglich dem externen ÄÄ?-Signal, wobei das externe C4S-Signal bei dem Wert »H« gehalten wird. In diesem Fall ist der gesamte Ladungspumpstrom die Summe des Ladungspumpstroms /ι des selbsterregten Oszillators und des La-
chronisieren der externen /MS-Signale angewendet 55 dungspumpstroms /2, welcher von einem Signal aus dem werden, während eine CAS-Pufferschaltung 30 ver- RAS-Zweig erzeugt ist. Die Zeitbeziehung zwischen
schiedene Taktsignale erzeugt, welche im RAM zum Synchronisieren der externen G4S-Signalen verwendet
gemäß F i g. 4 und
F i g. 6 und 7 die zeitliche Beziehung zwischen dem externen RAS- und G4S-Signalen zur Darstellung verschiedener Betriebsweisen des dynamischen RAM gemäß der Erfindung.
Der selbsterregte Oszillator 10 gemäß Fig.4 ist von üblicher Bauart, und eine RAS-Pufferschaltung 20 erzeugt verschiedene Taktimpulse, die im RAM zum Syn-
werden. Die Bezugszahlen 101,108 und 113 bezeichnen Kondensatoren und die Bezugszahl 102 einen Ausgangsanschluß der Schaltung zum Erzeugen einer Substrat-Vorspannung gemäß der Erfindung. Die Bezugszahlen 103 und 105 bezeichnen MOS-Transistoren in einer Gleichrichterschaltung. Ein /?AS-Signal, das in den externen RAS- und CAS-Signalen gemäß F i g. 7 wird als »Nage«-Betriebsweise (nibble mode) oder als »Blatt«-Betriebsweise (page mode) bezeichnet, wobei Daten mit hoher Geschwindigkeit durch Ändern von H —► L-* H —► L bezüglich des externen C45-Signals unter Aufrechterhalten des externen /?/4S-Signals bei dem Wert »L« ausgelesen werden. In diesem Fall wird der gesamte Ladungspumpstrom die Summe des Pump-
Phase mit dem externen RAS-Signal ist und ein /?/tS-Si- 65 stromes /1 vom selbsterregten Oszillator und des La-
gnal, das in entgegengesetzter Phase mit dem externen dungspumpstromes /3, welcher von einem Signal aus
/?A5-Signal ist, wobei diese Signale beide in der RAS- dem C45-Zweig gesteuert ist.
Pufferschaltung 20 erzeugt werden, werden an die Ga- Somit ist es gemäß der Erfindung möglich, in jeder
Betriebsweise einen großen Ladungspumpstrom dadurch zu erhalten, daß ein Ladungspumpstrom ausgehend von einem internen Signal erzeugt wird, welches sowohl mit dem externen RAS-Signa.1 als auch mit dem externen C45-Signal synchronisiert ist.
Bei der beschriebenen Ausführung ist nur eine Ladungspumpschaltung durch vom /MSZweig bzw. vom CAS-Zweig erzeugte Signale aktiviert dargestellt. Es ist jedoch auch möglich, mehrere Ladungspumpschaltungen an jedem Ort der Halbleiter-Vorrichtung anzuordnen, wo diese Signalleitungen und Leistungsstrom-Leitungen verfügbar sind, um einen noch größeren Ladungspumpstrom zu erhalten.
Bei der beschriebenen Ausführung stellt der Ausdruck ViT— Vr(V) eine Amplitude der Wellenform gemaß A und B nach F i g. 5 aus Signalen des RAS-Zwe'iges und des CAS-Zweiges dar. Die Amplitude kann jedoch auch durch Erhöhen der Potentiale, welche den Drainelektroden der MOS-Transistoren 106 und 111 gemäß Fig.4 zugeleitet werden, auf einen Wert Vn-(V) größer als ein durch den Ausdruck V11-+ Vr(V) gegebenen Wert erhöht werden, um einen noch größeren Ladungspumpstrom zu gewinnen.
Hierzu 4 Blatt Zeichnungen
30
35
40
45
50
55

Claims (1)

1 2 gang eines selbsterregten Oszillators 10 verbunden ist. Patentansprüche: Die Bezugszahl 2 bezeichnet einen Ausgang der Schaltung und die Bezugszahlen 3 und 5 je einen MOS-Tran-
1. Schaltung zum Erzeugen einer Substrat-Vor- sistor. Sowohl die Drain-Elektrode als auch die Gatespannung für einen dynamischen Schreib-Lese-Spei- 5 Elektrode des MOS-Transistors 2 sind mit dem Ausgang eher (RAM), dem externe RAS- und C4S-Signale 2 verbunden, während die Source-Elektrode des MOS-zugeführt werden, mit einem selbsterregten Oszilla- Transistors 3 mit der anderen Elektrode 4 des Kondentor (10), dessen periodisches Ausgangssignal (Φ) sators 1 verbunden ist Sowohl die Drain-Elektrode als über einen ersten Kondensator (101) einer ersten auch die Gate-Elektrode des MOS-Transistors 5 sind Gleichrichterschaltung (103,105) zugeführt wird, de- io mit dem Knotenpunkt 4 verbunden. Die Source-Elekren Ausgang (102) mit dem Substrat verbunden ist trodedes MOS-Transistors 5 ist geerdet
g e k ennz eichnetdurch Ein Ring-Oszillator, der eine ungerade Anzahl von in
eine 7JÄ$-Pufferschaltung (20), die ein mit dem ex- Reihe geschalteten Invertern aufweist, kann als Ausfiih-
tern zugeführten &4S-Signal synchrones ÄAS-Aus- rung des selbsterregten Oszillators gemäß Fig.2 ge-
gangssignal erzeugt das über einen zweiten Kon- 15 wählt werden. Bei der Ausführung nach F i g. 2 kann die
densator (108) einer zweiten Gleichrichterschaltung Amplitude des Ausganges durch den Ausdruck
(109, \\ϋ\ deren Ausgang mit dem Ausgang (102) V„— W(V) dargestellt werden, wobei Kc die Betriebs-
der ersten Gleichrichterschaltung (103,105) verbun- spannung und W die Schwellenspannung des MOS-
den ist, zugeführt wird, und Transistors in der Schaltung zum Erzeugen einer Sub-
eine CAS-Pufferschaltung (30), die ein mit dem ex- 20 strat-Vorspannung sind.
tern zugeführten C45-Signal synchrones CAS-Aus- Der Betrieb der bekannten Schaltung zum Erzeugen
gangssignal erzeugt das über einen dritten Konden- einer Substrat-Vorspannung wird im folgenden anhand
sator (113) einer dritten Gleichrichterschaltung (114, der F i g. 1 und 3 geschildert wobei F i g. 3 Variationen
115), deren Ausgang ebenfalls mit dem Ausgang der Potentiale an den Knotenpunkten 2 und 4 in der
(102) der ersten Gleichrichterschaltung (103, 105) 2s SchaltunggemäBFig.l zeigt
verbunden ist zugeführt wird. Der selbsterregte Oszillator 10 schwingt mit der Am-
2. Schaltung nach Anspruch 2, bei welcher die er- plitude zwischen 0 (V) und V«. (V). Das Potential am ste Gleichrichterschaltung aus zwei in Reihe ge- Knotenpunkt 4 ändert sich wegen der kapazitiven schalteten MOS-Transistoren (103,105) besteht der Kopplung des Kondensators 1. Wenn das Potential am Drain- und Gate-Anschluß des einen MOS-Transi- 30 Knotenpunkt 4 größer als die Schwellenspannung W stors (103) mit dem zum Substrat führenden Aus- (V) des Transistors 5 wird, wird das Η-Niveau des Knogang (102), der Verbindungspunkt der beiden MOS- tenpunkts 4 auf dem Potential VV(V) gehalten, um den Transistoren (103,105) einerseits mit dem Gate-An- Transistor 5 zu schalten. Somit ändert sich das Potential schluß des anderen MOS-Transistors (105) und an- am Knotenpunkt 4 ins Negative um den Wert — Kv(V), dererseits mit dem ersten Kondensator (101) ver- 35 so daß das niedrigste Potential am Knotenpunkt 4 eine bunden ist und der Source-Anschluß des anderen Größe entsprechend dem Ausdruck VV- Vn (V) erhält. MOS-Transistors (105) an Bezugspotential liegt da- Folglich erreicht der Ausgangsanschluß 2 der Schaltung durch gekennzeichnet, daß die zweite und die dritte zum Erzeugen einer Substrat-Vorspannung ein Potenti-Gleichrichterschaltung den gleichen Aufbau wie die al, welches um den Schwellenwert VVhöher als am Knoerste Gleichrichterschaltung aufweisen, wobei der 40 tenpunkt 4 ist und schließlich einen Wert entsprechend Verbindungspunkt der beiden MOS-Transistoren dem Ausdruck 2 K?—Kr(V) annimmt
(109, 110) der zweiten Gleichrichterschaltung mit Wenn das Potential am Ausgangsanschluß 2 der
dem zweiten Kondensator (108) und der Verbin- Schaltung 0 V wird, wird ein Ladungspumpstrom, der im
dungspunkt der beiden MOS-Transistoren (114,115) Transistor 3 fließt, gemäß der folgenden erhalten: der dritten Gleichrichterschaltung mit dem dritten 45
Kondensator (113) verbunden ist. Z=Z-C-V (Gleichung 1)
3. Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das /MS-Ausgangssignal der worin RAS-Pufferschaltung (20) gegenüber dem externen
/MS-Signal verzögert erzeugt wird und daß das 50 / die Schwingungsfrequenz des selbsterregten Oszil-
CAS-Ausgangssignal der CAS-Pufferschaltung (30) lators 10,
gegenüber dem externen C45-Signal verzögert er- C die Kapazität des Kondensators 1,
zeugt wird. V die Ausgangs-Amplitude des selbsterregten Oszil-
4. Schaltung nach einem der Ansprüche 1 bis 3, lators 10 dadurch gekennzeichnet, daß mehrere RAS- und 55
CAS-Pufferschaltungen (20,30) vorgesehen sind. sind.
Aus der angegebenen Gleichung ist ersichtlich, daß
der Ladungspumpstrom / durch Erhöhen der Schwingungsfrequenz /des selbsterregten Oszillators 10, Ver-60 großem deren Amplitude Voder Erhöhen der Kapazi-
Die Erfindung betrifft eine Schaltung zum Erzeugen tat Cdes Kondensators 1 vergrößert werden kann. Es ist
einer Substrat-Vorspannung der im Oberbegriff des Pa- jedoch erforderlich, eine dieser drei Möglichkeiten aus-
tentanspruchs 1 angegebenen Art. zuwählen, um die Aktivierungsfähigkeit bezüglich einer
F i g. 1 zeigt eine herkömmliche, aus der DE-OS Belastung des Kondensators zu verbessern oder um die
30 654 bekannte Schaltung zum Erzeugen einer Sub- 65 Schaltgeschwindigkeit in jeder Stufe der Inverter des
strat-Vorspannung der gattungsgemäßen Art. sclbsterregten Oszillators 10 gemäß F i g. 2 zu erhöhen.
In dieser Vorrichtung bezeichnet die Bezugszahl 1 Dies würde den Leistungsverbrauch in dem selbsterreg-
einen Kondensator, dessen Elektrode mit einem Aus- ten Oszillator 10 erhöhen.
DE3244327A 1981-12-17 1982-11-30 Schaltung zum Erzeugen einer Substrat-Vorspannung Expired DE3244327C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56204658A JPS58105563A (ja) 1981-12-17 1981-12-17 基板バイアス発生回路

Publications (2)

Publication Number Publication Date
DE3244327A1 DE3244327A1 (de) 1983-06-30
DE3244327C2 true DE3244327C2 (de) 1986-02-20

Family

ID=16494137

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3244327A Expired DE3244327C2 (de) 1981-12-17 1982-11-30 Schaltung zum Erzeugen einer Substrat-Vorspannung

Country Status (4)

Country Link
US (2) US4455628A (de)
JP (1) JPS58105563A (de)
DE (1) DE3244327C2 (de)
GB (1) GB2111336B (de)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE35313E (en) * 1981-04-17 1996-08-13 Hitachi, Ltd. Semiconductor integrated circuit with voltage limiter having different output ranges from normal operation and performing of aging tests
JPS59111514A (ja) * 1982-12-17 1984-06-27 Hitachi Ltd 半導体集積回路
US5493572A (en) * 1981-04-17 1996-02-20 Hitachi, Ltd. Semiconductor integrated circuit with voltage limiter having different output ranges for normal operation and performing of aging tests
US5566185A (en) * 1982-04-14 1996-10-15 Hitachi, Ltd. Semiconductor integrated circuit
US4494223B1 (en) * 1982-09-16 1999-09-07 Texas Instruments Inc Sequentially clocked substrate bias generator for dynamic memory
JPS59162690A (ja) * 1983-03-04 1984-09-13 Nec Corp 擬似スタテイツクメモリ
US4585954A (en) * 1983-07-08 1986-04-29 Texas Instruments Incorporated Substrate bias generator for dynamic RAM having variable pump current level
US4581546A (en) * 1983-11-02 1986-04-08 Inmos Corporation CMOS substrate bias generator having only P channel transistors in the charge pump
JPS60231996A (ja) * 1984-04-28 1985-11-18 Mitsubishi Electric Corp 半導体記憶装置
JPS60253090A (ja) * 1984-05-30 1985-12-13 Hitachi Ltd 半導体装置
JPH0612624B2 (ja) * 1984-06-20 1994-02-16 株式会社日立製作所 半導体集積回路装置
US4631421A (en) * 1984-08-14 1986-12-23 Texas Instruments CMOS substrate bias generator
JPS6159688A (ja) * 1984-08-31 1986-03-27 Hitachi Ltd 半導体集積回路装置
US4628215A (en) * 1984-09-17 1986-12-09 Texas Instruments Incorporated Drive circuit for substrate pump
JPS6199363A (ja) * 1984-10-19 1986-05-17 Mitsubishi Electric Corp 基板電位発生回路
US4760562A (en) * 1984-12-04 1988-07-26 Kabushiki Kaisha Toshiba MOS static memory circuit
JPS6337892A (ja) * 1986-07-30 1988-02-18 Mitsubishi Electric Corp ダイナミツクランダムアクセスメモリの基板電位発生回路
DE8714849U1 (de) * 1986-12-23 1987-12-23 Jenoptik Jena Gmbh, Ddr 6900 Jena, Dd
JPS6442850A (en) * 1987-08-10 1989-02-15 Nec Corp On-chip substrate voltage generating circuit
JPS6461045A (en) * 1987-09-01 1989-03-08 Nec Corp On-chip substrate voltage generation circuit for semiconductor integrated circuit
US4883976A (en) * 1987-12-02 1989-11-28 Xicor, Inc. Low power dual-mode CMOS bias voltage generator
JPH0289357A (ja) * 1988-09-27 1990-03-29 Nec Corp 半導体回路
JP2688976B2 (ja) * 1989-03-08 1997-12-10 三菱電機株式会社 半導体集積回路装置
KR920010749B1 (ko) * 1989-06-10 1992-12-14 삼성전자 주식회사 반도체 집적소자의 내부전압 변환회로
JP3124781B2 (ja) * 1990-03-30 2001-01-15 富士通株式会社 半導体集積回路装置
US5220534A (en) * 1990-07-31 1993-06-15 Texas Instruments, Incorporated Substrate bias generator system
US5347173A (en) * 1990-07-31 1994-09-13 Texas Instruments Incorporated Dynamic memory, a power up detection circuit, and a level detection circuit
DE4237589C2 (de) * 1991-11-07 1999-10-28 Samsung Electronics Co Ltd Spannungspumpschaltung
IT1258242B (it) * 1991-11-07 1996-02-22 Samsung Electronics Co Ltd Dispositivo di memoria a semiconduttore includente circuiteria di pompaggio della tensione di alimentazione
JPH05274876A (ja) * 1992-03-30 1993-10-22 Mitsubishi Electric Corp 半導体記憶装置
EP0564204A3 (en) * 1992-03-30 1994-09-28 Mitsubishi Electric Corp Semiconductor device
US5337284A (en) * 1993-01-11 1994-08-09 United Memories, Inc. High voltage generator having a self-timed clock circuit and charge pump, and a method therefor
JPH06223567A (ja) * 1993-09-13 1994-08-12 Hitachi Ltd 半導体記憶装置
JPH06223566A (ja) * 1993-09-13 1994-08-12 Hitachi Ltd 半導体記憶装置
JP2645296B2 (ja) * 1993-09-13 1997-08-25 株式会社日立製作所 半導体記憶装置
US5493249A (en) * 1993-12-06 1996-02-20 Micron Technology, Inc. System powered with inter-coupled charge pumps
JP3090833B2 (ja) * 1993-12-28 2000-09-25 株式会社東芝 半導体記憶装置
KR100269324B1 (ko) 1998-04-24 2000-10-16 윤종용 반도체 메모리 장치의 주파수 대응 백 바이어스 전압 발생 회로및 방법
US6278317B1 (en) 1999-10-29 2001-08-21 International Business Machines Corporation Charge pump system having multiple charging rates and corresponding method
US6275096B1 (en) * 1999-12-14 2001-08-14 International Business Machines Corporation Charge pump system having multiple independently activated charge pumps and corresponding method
DE10031207A1 (de) * 2000-06-27 2002-01-10 Infineon Technologies Ag Integrierte Schaltung mit einer Spannungspumpenschaltung
JP4519713B2 (ja) * 2004-06-17 2010-08-04 株式会社東芝 整流回路とこれを用いた無線通信装置
CN100466443C (zh) * 2004-06-17 2009-03-04 株式会社东芝 整流器电路和无线电通信装置
JP5779162B2 (ja) 2012-09-28 2015-09-16 株式会社東芝 整流回路とこれを用いた無線通信装置
KR102581100B1 (ko) * 2019-03-07 2023-09-20 삼성전기주식회사 차지 펌프 기반의 네가티브 전압 회로

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5627952A (en) * 1979-08-17 1981-03-18 Hitachi Ltd Circuit for generating substrate bias voltage
JPS5644570A (en) * 1979-09-19 1981-04-23 Matsushita Electric Ind Co Ltd Refrigerant flow rate controller
JPS5690483A (en) * 1979-12-19 1981-07-22 Fujitsu Ltd Address buffer circuit

Also Published As

Publication number Publication date
JPS58105563A (ja) 1983-06-23
USRE35141E (en) 1996-01-09
US4455628A (en) 1984-06-19
GB2111336B (en) 1985-03-27
JPS632151B2 (de) 1988-01-18
GB2111336A (en) 1983-06-29
DE3244327A1 (de) 1983-06-30

Similar Documents

Publication Publication Date Title
DE3244327C2 (de) Schaltung zum Erzeugen einer Substrat-Vorspannung
DE2109936C3 (de) Schaltung zum Erzeugen von Mehrphasentaktsignalen doppelter und einfacher Breite
DE2510186A1 (de) Steuerschaltung fuer einen wechselrichter
DE3814667A1 (de) Rueckspannungsgenerator
DE4203137C2 (de) Substratvorspannungs-Erzeugungsschaltung und Betriebsverfahren
DE2225315B2 (de) Mehrphasen-taktgeber
DE1474388A1 (de) Speicheranordnung mit Feldeffekttransistoren
DE2414850C3 (de) Verfahren und Vorrichtung zur Pulscodemodulation strommodulierter Halbleiterlaser
DE2343128A1 (de) Flip-flop-schaltung
DE102004042900B4 (de) Ringoszillator, Signalerzeugungsverfahren und Speichersystem
DE2248423C3 (de) Ladungsübertragungssystem
DE3237778A1 (de) Dynamisches schieberegister
EP0253914A1 (de) Isolierschicht-Feldeffekttransistor-Gegentakttreiberstufe mit Kompensierung von Betriebsparameterschwankungen und Fertigungsstreuungen
DE2001538B2 (de) Dynamisches Schieberegister
EP0780982A1 (de) Komplementäres Taktsystem
DE2134806A1 (de) Schieberegister
DE2825444C2 (de) Schaltungsanordnung zur Phasenaufspaltung eines Binärsignals
EP0058243B1 (de) Integrierte digitale Halbleiterschaltung
EP0656691B1 (de) Schaltungsanordnung zur Erzeugung eines symmetrischen Ausgangstaktsignals
DE3018509A1 (de) Schieberegister mit latch-schaltung
DE2144455A1 (de) Pufferschaltung
DE2834964A1 (de) Signalgenerator oder treiberstufe
DE3033867C2 (de) Impulsfrequenzvervielfacher
DE2165758A1 (de) Schaltungsanordnung zur Einstellung der Frequenzteilerschaltung einer elektronischen Uhr
EP1126645B1 (de) Kommunikationsnetzwerk mit zeitgesteuertem Kommunikationsprotokoll

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)