JPH01165090A - バックバイアス電圧発生回路 - Google Patents

バックバイアス電圧発生回路

Info

Publication number
JPH01165090A
JPH01165090A JP63099289A JP9928988A JPH01165090A JP H01165090 A JPH01165090 A JP H01165090A JP 63099289 A JP63099289 A JP 63099289A JP 9928988 A JP9928988 A JP 9928988A JP H01165090 A JPH01165090 A JP H01165090A
Authority
JP
Japan
Prior art keywords
back bias
voltage
circuit
bias voltage
rectangular wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63099289A
Other languages
English (en)
Inventor
Soo-In Cho
スイン　チョー
Dong-Sun Min
ドンスン　ミン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Semiconductor and Telecomunications Co Ltd
Original Assignee
Samsung Semiconductor and Telecomunications Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor and Telecomunications Co Ltd filed Critical Samsung Semiconductor and Telecomunications Co Ltd
Publication of JPH01165090A publication Critical patent/JPH01165090A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体メモリー装置に関するもので、特に、半
導体メモリー装置において使用するバラバイアスミ圧発
生回路に１１ｔＩするものである。
従来の技術 最近の半導体メモリー装置は、その装置の性能を向上さ
せ、又外部のビンの数を減らすためバックバイアス電圧
発生回路を半導体チップ上に内蔵している。例えばＰ型
半導体基板上に形成されているバックバイアス電圧発生
回路から発生された負電圧（通常、−２ボルト以下）を
上記のＰ型半導体基板に印加することにより半導体基板
−ヒに形成されるトランジスターのしきい値電圧を安定
させることができ、また接合容量の減少に因る動作速度
の向上および漏洩電流の減少等の性能をはかることがで
きる。
発明が解決しようとする問題点 しかし、上記のような性能の向上は電源供給電圧の変動
が一定範囲のバックバイアス電圧を供給する場合にのみ
保障される。実際には半導体メモリー装置に外部から印
加される電源供給電圧は外部回路の要因、又は雑音の影
響で瞬間的に変動する場合が多い。
したがって、バックバイアス電圧発生回路は、上記のよ
うに電源供給電圧が変動する場合には半導体回路に不利
な影響を及ぼすことになる。即ち、電源供給電圧の変動
でバックバイアス電圧があまりに下がった場合にはＮ”
　／Ｐ接合部位の逆バイアスが増加してブレイクダウン
が生じてしまう一方、接地電圧よりバックバイアス電圧
が上昇した場合には上記の接合部に単方向性バイアスが
掛かってしまい回路が動作しない危険性がある。
したがって、本発明の目的はバックバイアス電圧レベル
を一定の水準でクランピングするバックバイアス電圧発
生回路を提供することにある。
問題点を解決するための手段 上記のような本発明の目的を達成するために、本発明は
所定周波数の矩形波を発生する発振器と上記の発振器の
出力に接続され、上記の発振器から出力される信号にも
とづいて電源供給電圧に対するレベルの矩形波を形成し
バッファーリングを行なうバッファー回路と、上記のバ
ッファー回路の出力を入力され上記のバッファー回路か
ら出力される矩形波で電荷をボンピングしてバックバイ
アス電圧を出力するチャージングポンプ回路と、該チャ
ージングポンプ回路から出力されるバックバイアス電圧
のうち電源供給電圧の急速な変動によって生ずる負と正
のピーク電圧をクリッピングして所定電圧レベルのバッ
クバイアス電圧を供給するクランピング回路とで構成さ
れたバックバイアス電圧発生器を提供するものである。
実施例 以下、本発明を添付の図面を参照して詳細に説明する。
第１図は本発明によるバックバイアス電圧発生回路の回
路図を表わした図である。
本発明による第１図のバックバイアス電圧発生回路は通
常のインバーターで構成されたリング発振器又はシュミ
ットトリガ−及びゲートで構成されて矩形波を発生する
発振器１０と、この発振器の出力を入力され上記の発振
器１０から発生された矩形波にもとづき電源供給電圧Ｖ
ｃｃ及び接地電圧Ｖｓｓの大ぎさに対応するレベルを持
つ矩形波を発生して出力するバッファー回路２０と、上
記のバッファー回路の出力を入力されバックバイアス電
圧を出力する、キャパシター１とＭＯＳトランジスター
２及び３とで構成されたチャージングポンプ回路３０と
、上記の回路の出力を入力され、上記の電源供給電圧Ｖ
ｃｃの変動による上記のバックバイアス電圧の変動のう
ち所定の電圧以下、又は以上をクリッピングする、ＭＯ
Ｓトランジスター４ａ、４ｂ・・・及び５ａ・・・とで
構成されたクランピング回路４０とで構成される。
上記発振器１０から出力される矩形波の周波数は、通常
、３〜１２ＭＨ２であり、デユーティサイクル１のもの
が使用される。又、チャージングポンプ回路３０は大容
量を持つＭＯＳキャパシター１が使用され、上記のキャ
パシター１の一つの電極は上記のバッファー回路２０の
出力側と接続され、一方の電極はノード点１４と接続さ
れる。
ノード点１４はｎ型ＭＯＳトランジスター２のドレイン
が接続され、ソース側は接地電圧Ｖｓｓ（−〇）に接続
され、ゲートは上記のノード点１４と接続される。
又、ノード点１５はｒ１ＭＯ３ｔ−ランシスター３のゲ
ートと接続され、ドレインソースの通路はノード点１４
と１５に直列接続されており、上記のノード点１５と接
地電圧Ｖｓｓとの間にはゲートとソースとが共通接続さ
れたＭＯＳトランジスター４ａ、４ｂ・・・が直列接続
され、またドレインとゲートとが共通接続されたＭＯＳ
トランジスター５ａ・・・が直列接続される。
本発明による第１図のバックバイアス電圧発生回路の動
作は下記の通りである。
発振器１０から出力される矩形波はバッファー回路２０
で電源供給電圧Ｖｃｃ及び接地電圧Ｖｓｓのレベルを持
つ矩形波に変換され出力ライン１２を介してＭＯＳキャ
パシター１に入力される。ＭＯＳキャパシター１の入力
端子はソースとドレインとが共通に接続された端子とす
ることもできる。この場合は上記のＭＯＳキャパシター
１の出力端子はゲート電極になり、ノード点１４と接続
される。今、上記のキャパシター１の入力端子に入力す
る信号が上記の矩形波の立上り縁であれば、上記のＶｃ
ｃの電圧が上記のキャパシター１を充電し、トランジス
ター２はＯＮ状態になる。
その後、上記の矩形波の立下がり縁がライン１２よりキ
ャパシター１の入力端子に入力すれば、上記のキャパシ
ター１の出力ライン上のノード１４は負の電圧となり、
上記のトランジスター２はＯＦＦ状態となる。
この時、トランジスター３のゲートと接続されているノ
ード１５の電圧が上記のノード１４の負の電圧よりも上
記のトランジスター３のしきい値電圧程度高くなると、
上記トランジスター３は導通し負の電荷がノード１４か
らトランジスター３を通じてノード１５に伝達されバッ
クバイアス電圧Ｖｓａは負の電圧となる。しかし、上記
ノード１４の電圧が上記のノード１５の電圧より上記の
しきい値電圧だけ低くなるとトランジスター３はＯＦＦ
状態になり、ノード１５を通じて出力されるバックバイ
アス電圧は元来のバックバイアス電圧になり、安定した
バックバイアス電圧を半導体基板に供給する。
しかし、第２Ａ図に図示したように電源供給電圧がＶｃ
ｃからいきなりＶｃ　ｃ　’　に落ちると第１図のノー
ド１４の電圧は立下がり縁４１に対応して尚吏員の値に
１陣しトランジスター３が導通することにより出力ノー
ド１５には第２Ｂ図の負のスパイク４２で示すような大
きく負にずれたバックバイアス電圧が生じる。さらに、
第２Ａ図のように電源供給電圧がＶｃ　ｃ　’　に安定
すると、バックバイアス電圧も第２Ｂ図の表示４８のよ
うに安定する。この時のバックバイアス電圧はＶｅ　ｓ
　’となり、バックバイアス電圧は電源供給電圧の下ｎ
吊程度上がって安定化される。その後、電源供給電圧が
更にＶｃｃに復帰して安定する第２Ｂ図のスパイク４４
のようにバックバイアス電圧が一時的に上昇した後、Ｖ
ｅｅの電圧に復帰する。
第２Ｂ図に示すノード１５の電圧はトランジスター４ａ
、４ｂ・・・の直列接続構成により第２Ｃ図の表示４５
のようにクリッピングされる。この時のクランプ電圧は
トランジスター４ａ、４ｂ・・・のしきい値電圧をＶＴ
としに個のトランジスタが直列接続されている場合には
、ＫＶＴとなる・一方、ノード１５と接地電圧Ｖｓｓと
の間に直列接続されたトランジスター５ａ等は、第２Ｃ
図の表示４６のようにＶａａ電圧レベルが一定範囲の以
上に上昇するのを防止する。したがって、第２Ｃ図のよ
うに電源供給電圧が変動しても一定範囲でクランピング
されたバックバイアス電圧が出力されるので第２Ｂ図の
如きスパイク４２による接合面での逆方向ブレイクダウ
ンを防止でき、且つ第２Ｂ図のスパイク４４による単方
向性ブレイクダウンを防止することができるので半導体
メモリー装置の安定な動作を実現することができる。
【図面の簡単な説明】
第１図は本発明による回路の回路図、第２Ａ〜Ｃ図は第
１図回路の動作波形図である。 １・・・コンデンサ、２，３．４ａ、４ｂ、５ａ・・・
トランジスタ、１０・・・発振器、１２・・・ライン、
１４．１５・・・ノード、２０・・・バッフ？回路、３
０・・・チャージングポンプ回路、４ｏ・・・クランピ
ング回路、４１．４２．４３．４４．４５．４６゜４８
・・・波形。 特許出願人　三星半導品通信株式会社

Claims (1)

  1. 【特許請求の範囲】 半導体チップ上に内蔵されて半導体基板にバックバイア
    スを供給するためのバックバイアス発生回路であって、 所定周波数の矩形波を発生する発振器（１０）と、 上記の発振器の出力を入力され電源供給電圧に対応する
    レベルの矩形波を出力するバッファー回路（２０）と、 上記のバッファー回路の出力を入力されバックバイアス
    電圧を出力するチャージングポンプ回路（３０）と、 上記のチャージングポンプ回路の出力端と接地との間に
    並列に接続されて上記の電源供給電圧の変動により上記
    のチャージングポンプ回路より出力されるバックバイア
    ス電圧を所定範囲にクランピングするクランピング回路
    （４０）とを具備したことを特徴とする半導体回路。
JP63099289A 1987-04-30 1988-04-21 バックバイアス電圧発生回路 Pending JPH01165090A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019870004241A KR890005159B1 (ko) 1987-04-30 1987-04-30 백 바이어스 전압 발생기
KR4241 1987-04-30

Publications (1)

Publication Number Publication Date
JPH01165090A true JPH01165090A (ja) 1989-06-29

Family

ID=19261097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63099289A Pending JPH01165090A (ja) 1987-04-30 1988-04-21 バックバイアス電圧発生回路

Country Status (7)

Country Link
US (1) US4920280A (ja)
JP (1) JPH01165090A (ja)
KR (1) KR890005159B1 (ja)
DE (1) DE3814667A1 (ja)
FR (1) FR2614724B1 (ja)
GB (1) GB2204456B (ja)
NL (1) NL194688C (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0289357A (ja) * 1988-09-27 1990-03-29 Nec Corp 半導体回路
JPH02215154A (ja) * 1989-02-16 1990-08-28 Toshiba Corp 電圧制御回路
KR920010749B1 (ko) * 1989-06-10 1992-12-14 삼성전자 주식회사 반도체 집적소자의 내부전압 변환회로
GB9007791D0 (en) * 1990-04-06 1990-06-06 Foss Richard C High voltage boosted wordline supply charge pump and regulator for dram
GB9007790D0 (en) 1990-04-06 1990-06-06 Lines Valerie L Dynamic memory wordline driver scheme
US5267201A (en) * 1990-04-06 1993-11-30 Mosaid, Inc. High voltage boosted word line supply charge pump regulator for DRAM
JP2805991B2 (ja) * 1990-06-25 1998-09-30 ソニー株式会社 基板バイアス発生回路
ATE137872T1 (de) * 1991-02-21 1996-05-15 Siemens Ag Regelschaltung für einen substratvorspannungsgenerator
KR940003153B1 (ko) * 1991-04-12 1994-04-15 금성일렉트론 주식회사 백바이어스 발생회로
DE4130191C2 (de) * 1991-09-30 1993-10-21 Samsung Electronics Co Ltd Konstantspannungsgenerator für eine Halbleitereinrichtung mit kaskadierter Auflade- bzw. Entladeschaltung
WO1993012525A1 (en) * 1991-12-09 1993-06-24 Fujitsu Limited Flash memory improved in erasing characteristic, and circuit therefor
US5260646A (en) * 1991-12-23 1993-11-09 Micron Technology, Inc. Low power regulator for a voltage generator circuit
JP2632112B2 (ja) * 1992-07-27 1997-07-23 三菱電機株式会社 電圧発生回路
EP0582125B1 (de) * 1992-08-04 1998-01-28 Siemens Aktiengesellschaft Ansteuerschaltung für einen Leistungs-MOSFET mit sourceseitiger Last
US5355028A (en) * 1992-10-23 1994-10-11 Micron Technology, Inc. Lower power CMOS buffer amplifier for use in integrated circuit substrate bias generators
US5811990A (en) * 1993-10-15 1998-09-22 Micron Technology, Inc. Voltage pump and a level translator circuit
US5629843A (en) * 1993-10-15 1997-05-13 Micron Technology, Inc. Self compensating clamp circuit and method for limiting a potential at a pump circuit node
DE69328623T2 (de) * 1993-11-30 2001-02-08 St Microelectronics Srl Stabile Referenzspannungsgeneratorschaltung
KR100307514B1 (ko) * 1994-07-30 2001-12-01 김영환 차지펌프회로
JP3102833B2 (ja) * 1994-09-06 2000-10-23 株式会社 沖マイクロデザイン 昇圧回路
US5627458A (en) * 1995-07-14 1997-05-06 Nevin; Larry J. Integrated negative D-C bias circuit
US6064250A (en) 1996-07-29 2000-05-16 Townsend And Townsend And Crew Llp Various embodiments for a low power adaptive charge pump circuit
EP1028363B1 (en) * 1996-07-29 2003-02-12 Townsend and Townsend and Crew LLP Charge pump for a semiconductor substrate
KR100560665B1 (ko) 2003-07-02 2006-03-16 삼성전자주식회사 독출 방지 기능을 갖는 반도체 메모리 장치
KR100649973B1 (ko) * 2005-09-14 2006-11-27 주식회사 하이닉스반도체 내부 전압 발생 장치
TWI407694B (zh) * 2010-01-27 2013-09-01 Novatek Microelectronics Corp 可抑制電壓過衝之輸出緩衝電路及方法
US10678287B2 (en) 2018-10-15 2020-06-09 Globalfoundries Inc. Positive and negative full-range back-bias generator circuit structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60261099A (ja) * 1984-06-07 1985-12-24 Mitsubishi Electric Corp 半導体記憶装置
JPS61217991A (ja) * 1985-03-25 1986-09-27 Hitachi Ltd 半導体メモリ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6044752B2 (ja) * 1978-04-24 1985-10-05 日本電気株式会社 ダイナミツクメモリ
US4307307A (en) * 1979-08-09 1981-12-22 Parekh Rajesh H Bias control for transistor circuits incorporating substrate bias generators
JPS56110252A (en) * 1980-02-05 1981-09-01 Nippon Telegr & Teleph Corp <Ntt> Semiconductor memory device
JPS57199335A (en) * 1981-06-02 1982-12-07 Toshiba Corp Generating circuit for substrate bias
US4438346A (en) * 1981-10-15 1984-03-20 Advanced Micro Devices, Inc. Regulated substrate bias generator for random access memory
US4439692A (en) * 1981-12-07 1984-03-27 Signetics Corporation Feedback-controlled substrate bias generator
US4433253A (en) * 1981-12-10 1984-02-21 Standard Microsystems Corporation Three-phase regulated high-voltage charge pump
US4631421A (en) * 1984-08-14 1986-12-23 Texas Instruments CMOS substrate bias generator
US4794278A (en) * 1987-12-30 1988-12-27 Intel Corporation Stable substrate bias generator for MOS circuits

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60261099A (ja) * 1984-06-07 1985-12-24 Mitsubishi Electric Corp 半導体記憶装置
JPS61217991A (ja) * 1985-03-25 1986-09-27 Hitachi Ltd 半導体メモリ

Also Published As

Publication number Publication date
DE3814667A1 (de) 1988-11-17
DE3814667C2 (ja) 1993-09-16
NL8801058A (nl) 1988-11-16
KR880013166A (ko) 1988-11-30
GB2204456A (en) 1988-11-09
GB8810391D0 (en) 1988-06-08
GB2204456B (en) 1991-08-14
FR2614724A1 (fr) 1988-11-04
NL194688C (nl) 2002-11-04
NL194688B (nl) 2002-07-01
KR890005159B1 (ko) 1989-12-14
US4920280A (en) 1990-04-24
FR2614724B1 (fr) 1992-12-31

Similar Documents

Publication Publication Date Title
JPH01165090A (ja) バックバイアス電圧発生回路
KR950002726B1 (ko) 기판전압 발생기의 전하 펌프 회로
US4378506A (en) MIS Device including a substrate bias generating circuit
US5172013A (en) Substrate bias generator for semiconductor devices
KR930008876B1 (ko) 반도체소자의 고전압 발생회로
JPH04364776A (ja) 集積回路
JP3281984B2 (ja) 基板電圧発生回路
KR930008858A (ko) 기판전압 발생 장치의 차아지 펌프회로
KR0126911B1 (ko) 기준전압 발생회로 및 발생방법
US6285240B1 (en) Low threshold MOS two phase negative charge pump
US6359814B1 (en) Negative output voltage charge pump and method therefor
CN112099559B (zh) 一种内部电源产生电路
KR20050000343A (ko) 전원 회로
US4701637A (en) Substrate bias generators
KR940003011A (ko) 출력전압에 있어 전계효과트랜지스터의 한계치전압의 손실이 생기지 않는 전압발생회로
KR20050001406A (ko) 전원 회로
US7312650B2 (en) Step-down voltage output circuit
KR900006192B1 (ko) 백 바이어스 전압 발생기
JPS5821856A (ja) 半導体装置
KR960006378B1 (ko) 기판전압발생회로의 차아지펌프회로
CN113689813A (zh) 驱动电路及显示装置
KR940003405B1 (ko) 기판전압 발생장치
KR19990080385A (ko) 전압조정회로
JPS6195601A (ja) Ｃｍｏｓ発振回路
JPS5922247B2 (ja) 電界効果半導体装置を用いた電子回路