JPS6195601A - Ｃｍｏｓ発振回路 - Google Patents
Ｃｍｏｓ発振回路Info
- Publication number
- JPS6195601A JPS6195601A JP21618584A JP21618584A JPS6195601A JP S6195601 A JPS6195601 A JP S6195601A JP 21618584 A JP21618584 A JP 21618584A JP 21618584 A JP21618584 A JP 21618584A JP S6195601 A JPS6195601 A JP S6195601A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- cmos
- power supply
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、ＣＭＯＳ（相補型ＭＯＳ）発振回路に関す
るもので、例えば、加入者電話器に内蔵される発振回路
に利用して有効な技術に関するものである。
るもので、例えば、加入者電話器に内蔵される発振回路
に利用して有効な技術に関するものである。
ＣＭＯＳインバータ（増幅回路）の入力と出力との間に
水晶振動子と帰還抵抗とを設け、その入力と出力と回路
の接地電位との間にキャパシタをそれぞれ設けて構成さ
れたＣＭＯＳ発振回路が公知である（例えば、特開昭５
５−５１３１３号公報参照）。
水晶振動子と帰還抵抗とを設け、その入力と出力と回路
の接地電位との間にキャパシタをそれぞれ設けて構成さ
れたＣＭＯＳ発振回路が公知である（例えば、特開昭５
５−５１３１３号公報参照）。
上記帰還抵抗として、ＮチャンネルＭＯＳＦＥＴとＰチ
ャンネルＭＯＳＦＥＴを用いた場合、次のような問題が
生じる。すなわち、これらのＮチャンネル間ＭＯＳＦＥ
ＴとＰチャンネルＭＯＳＦＥＴとを抵抗手段として作用
させるために、そのゲートには定常的に電源電圧と回路
の接地電位がそれぞれ供給される。このため、電源電圧
の増大とともに上記ＭＯＳＦＥＴのコンダクタンスが太
きくなってその帰還量を多くするので、異常な発振動作
を生じてしまう。例えば、機械式なダイヤルパルスの発
生に代え、電子式にダイヤルパルスを発生させるため、
又はダイヤルトーンを発生させるため等に加入者電話器
に発振回路が内蔵される。
ャンネルＭＯＳＦＥＴを用いた場合、次のような問題が
生じる。すなわち、これらのＮチャンネル間ＭＯＳＦＥ
ＴとＰチャンネルＭＯＳＦＥＴとを抵抗手段として作用
させるために、そのゲートには定常的に電源電圧と回路
の接地電位がそれぞれ供給される。このため、電源電圧
の増大とともに上記ＭＯＳＦＥＴのコンダクタンスが太
きくなってその帰還量を多くするので、異常な発振動作
を生じてしまう。例えば、機械式なダイヤルパルスの発
生に代え、電子式にダイヤルパルスを発生させるため、
又はダイヤルトーンを発生させるため等に加入者電話器
に発振回路が内蔵される。
この発振回路においては、電話局から電話ケーブルを介
して電源供給が行われる。この場合、設置された電話器
と電話局との間を接続するケーブルの長さの相違によっ
て上記発振回路の動作電圧は、２Ｖ〜５Ｖもの大きなバ
ラツキが生じてしまう。
して電源供給が行われる。この場合、設置された電話器
と電話局との間を接続するケーブルの長さの相違によっ
て上記発振回路の動作電圧は、２Ｖ〜５Ｖもの大きなバ
ラツキが生じてしまう。
発振回路は、最悪条件を考慮して、言い換えるならば、
下限とされた電源電圧で動作するように設計するもので
あるから、電話局に近く設置された電話器に内蔵された
発振回路にあっては、上記下限電圧に対してその動作電
圧が極めて高くされることになるため、上記のような異
常発振の生じる虞れがある。
下限とされた電源電圧で動作するように設計するもので
あるから、電話局に近く設置された電話器に内蔵された
発振回路にあっては、上記下限電圧に対してその動作電
圧が極めて高くされることになるため、上記のような異
常発振の生じる虞れがある。
この発明の目的は、広い動作電圧範囲で安定して動作す
るＣＭＯＳ発振回路を提供することにある。
るＣＭＯＳ発振回路を提供することにある。
この発明の前記ならびにその他の目的と新規な特徴は、
この明細書の記述および添付図面から明らかになるであ
ろう。
この明細書の記述および添付図面から明らかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。
を簡単に説明すれば、下記の通りである。
すなわち、電源電圧又は回路の接地電位を基準電圧とし
て形成された定電圧により動作状態にされるＣＭＯＳ増
幅回路の出力と入力との間に、その帰還抵抗手段として
、上記基準電位と定電圧とにより動作状態にされる並列
形態のＮチャンネルＭＯＳＦＥＴとＰチャンネルＭＯＳ
ＦＥＴとを用いるものである。
て形成された定電圧により動作状態にされるＣＭＯＳ増
幅回路の出力と入力との間に、その帰還抵抗手段として
、上記基準電位と定電圧とにより動作状態にされる並列
形態のＮチャンネルＭＯＳＦＥＴとＰチャンネルＭＯＳ
ＦＥＴとを用いるものである。
第１図には、この発明の一実施例の回路図が示されてい
る。同図において破線で囲まれた部分は半導体集積回路
ＬＳＩであり、その各回路素子は公知のＣＭＯＳ（相補
型ＭＯ３）集積回路の製造技術によって、特に制限され
ないが、１個の単結晶シリコンのような半導体基板上に
おいて形成される。なお、同図において、ソース・ドレ
イン間に直線が付加されたＭＯＳＦＥＴＱ２等はＰチャ
ンネル型であり、その直線の個所が黒く塗りつぶされた
ＭＯ３ＦＥＴＱ３はディプレッション型である。
る。同図において破線で囲まれた部分は半導体集積回路
ＬＳＩであり、その各回路素子は公知のＣＭＯＳ（相補
型ＭＯ３）集積回路の製造技術によって、特に制限され
ないが、１個の単結晶シリコンのような半導体基板上に
おいて形成される。なお、同図において、ソース・ドレ
イン間に直線が付加されたＭＯＳＦＥＴＱ２等はＰチャ
ンネル型であり、その直線の個所が黒く塗りつぶされた
ＭＯ３ＦＥＴＱ３はディプレッション型である。
特に制限されないが、ｊｉ禎回路は、単結晶Ｐ型シリコ
ンからなる半導体基板に形成される。ＮチャンネルＭＯ
Ｓ Ｆ ＥＴは、かかる半導体基板表面に形成されたソ
ース領域、ドレイン領域及びソース領域とドレイン領域
との間の半導体基板表面に薄い厚さのゲート絶縁膜を介
して形成されたポリシリコンからなるようなゲート電極
から構成される。ＰチャンネルＭＯＳ Ｆ ＥＴは、上
記半導体基板表面に形成されたＮ型ウェル領域に形成さ
れる。
ンからなる半導体基板に形成される。ＮチャンネルＭＯ
Ｓ Ｆ ＥＴは、かかる半導体基板表面に形成されたソ
ース領域、ドレイン領域及びソース領域とドレイン領域
との間の半導体基板表面に薄い厚さのゲート絶縁膜を介
して形成されたポリシリコンからなるようなゲート電極
から構成される。ＰチャンネルＭＯＳ Ｆ ＥＴは、上
記半導体基板表面に形成されたＮ型ウェル領域に形成さ
れる。
これによって、半導体基板は、その上に形成された複数
のＮチャンネルＭＯＳＦＥＴの共通の基板ゲートを構成
する。Ｎ型ウェル領域は、その上に形成されたＰチャン
ネルＭＯ３ＦＥＴの基体ゲートを構成する。
のＮチャンネルＭＯＳＦＥＴの共通の基板ゲートを構成
する。Ｎ型ウェル領域は、その上に形成されたＰチャン
ネルＭＯ３ＦＥＴの基体ゲートを構成する。
ＣＭＯＳインバータ回路■Ｖは、反転増幅回路として動
作する。このＣＭＯＳインバータ回路■■の入力と出力
とは、それぞれ外部端子Ｐｉ、Ｐ２に結合される。これ
らの外部端子ＰＬ、Ｐ２と回路の接地電位点との間には
、外付はキャパシタＣＬ、Ｃ２が設けられる。また、外
部端子Ｐ１゜２２間には、特に制限されないが、水晶振
動子Ｘが接続される。
作する。このＣＭＯＳインバータ回路■■の入力と出力
とは、それぞれ外部端子Ｐｉ、Ｐ２に結合される。これ
らの外部端子ＰＬ、Ｐ２と回路の接地電位点との間には
、外付はキャパシタＣＬ、Ｃ２が設けられる。また、外
部端子Ｐ１゜２２間には、特に制限されないが、水晶振
動子Ｘが接続される。
上記ＣＭＯＳインバータ回路ＩＶの帰還抵抗として、こ
の実施例では、内蔵されたＮチャンネルＭＯ３ＦＥＴＱ
ＩとＰチャンネルＭＯＳ Ｆ ＥＴが用いられる。これ
らのＭＯ３ＦＥＴＱＩ、Ｑ２は、並列形態にされ、上記
ＣＭＯＳインバータ回路Ｉ■の入力と出力との間に接続
される。
の実施例では、内蔵されたＮチャンネルＭＯ３ＦＥＴＱ
ＩとＰチャンネルＭＯＳ Ｆ ＥＴが用いられる。これ
らのＭＯ３ＦＥＴＱＩ、Ｑ２は、並列形態にされ、上記
ＣＭＯＳインバータ回路Ｉ■の入力と出力との間に接続
される。
この実施例においては、電源電圧の変動に対して安定し
た発振動作を行わせるため、上記ＣＭＯＳインバータ回
路ＩＶとＭＯ３ＦＥＴＱＩとＱ２の動作電圧は、次の定
電圧回路によって形成された定電圧が用いられる。
た発振動作を行わせるため、上記ＣＭＯＳインバータ回
路ＩＶとＭＯ３ＦＥＴＱＩとＱ２の動作電圧は、次の定
電圧回路によって形成された定電圧が用いられる。
電源電圧Ｖｃｃと回路の接地電位点との間に、ダイオー
ド形成にされたＭＯ３ＦＥＴＱ４〜Ｑ６と、ＭＯＳＦＥ
ＴＱ７が直列形態に接続される。上記ＭＯＳＦＥＴＱ４
とＱ５は、ＰチャンネルＭＯＳＦＥＴとされ、ＭＯＳＦ
ＥＴＱ６とＱ７は、ＮチャンネルＭＯ３ＦＥＴとされる
。上記ＭＯ３ＦＥＴＱ７のゲートには、発振動作を制御
する制御信号Ｃが供給される。これによって、上記制御
信Ｃがハイレベルにされた時、ＭＯ３ＦＥＴＱ７はオン
状態ニサレ、ＭＯ３ＦＥＴＱ６．Ｑ７の接続点からｉＩ
ｉ源電圧Ｖｃｃを基準にしたＭＯ３ＦＥＴＱ４〜Ｑ６の
しきい値電圧に従ったぼり定電圧が形成される。この実
施例では、上記制御信号Ｃによって発振動作の制御を行
わせるため、上記ＭＯＳＦＥＴＱ６．Ｑ７の接続点と電
源電圧Ｖｃｃとの間には、上記制御信号Ｃを受けるＰチ
ャンネルＭＯＳＦＥＴＱＢが設けられる。また、上記Ｍ
ＯＳＦＥＴＱ４〜Ｑ６のしきい値電圧に従って形成され
た定電圧は、ディプレッション型のＰチャンネルＭＯＳ
ＦＥＴＱ３のゲートに供給される。このＭＯＳＦＥＴＱ
３を介して、上記ＣＭＯＳインバータ回路ＩＶに一方の
動作電圧ＶＡが供給される。すなわち、ＣＭＯＳインバ
ータ回路ＩＶは、上記電源電圧Ｖｃｃと上記電圧ＶＡと
を受けて、動作状態にされる。
ド形成にされたＭＯ３ＦＥＴＱ４〜Ｑ６と、ＭＯＳＦＥ
ＴＱ７が直列形態に接続される。上記ＭＯＳＦＥＴＱ４
とＱ５は、ＰチャンネルＭＯＳＦＥＴとされ、ＭＯＳＦ
ＥＴＱ６とＱ７は、ＮチャンネルＭＯ３ＦＥＴとされる
。上記ＭＯ３ＦＥＴＱ７のゲートには、発振動作を制御
する制御信号Ｃが供給される。これによって、上記制御
信Ｃがハイレベルにされた時、ＭＯ３ＦＥＴＱ７はオン
状態ニサレ、ＭＯ３ＦＥＴＱ６．Ｑ７の接続点からｉＩ
ｉ源電圧Ｖｃｃを基準にしたＭＯ３ＦＥＴＱ４〜Ｑ６の
しきい値電圧に従ったぼり定電圧が形成される。この実
施例では、上記制御信号Ｃによって発振動作の制御を行
わせるため、上記ＭＯＳＦＥＴＱ６．Ｑ７の接続点と電
源電圧Ｖｃｃとの間には、上記制御信号Ｃを受けるＰチ
ャンネルＭＯＳＦＥＴＱＢが設けられる。また、上記Ｍ
ＯＳＦＥＴＱ４〜Ｑ６のしきい値電圧に従って形成され
た定電圧は、ディプレッション型のＰチャンネルＭＯＳ
ＦＥＴＱ３のゲートに供給される。このＭＯＳＦＥＴＱ
３を介して、上記ＣＭＯＳインバータ回路ＩＶに一方の
動作電圧ＶＡが供給される。すなわち、ＣＭＯＳインバ
ータ回路ＩＶは、上記電源電圧Ｖｃｃと上記電圧ＶＡと
を受けて、動作状態にされる。
上記帰還抵抗としてのＮチャンネルＭＯ３ＦＥＴＱＩの
ゲートには、上記電源電圧Ｖｃｃが供給され、Ｐチャン
ネルＭＯ３ＦＥＴＱ２のゲートには上記電圧ＶＡが供給
される。
ゲートには、上記電源電圧Ｖｃｃが供給され、Ｐチャン
ネルＭＯ３ＦＥＴＱ２のゲートには上記電圧ＶＡが供給
される。
この実施例では、ＣＭＯＳインバータ回路ＩＶの動作電
圧は、上述のように電源電圧Ｖｃｃと電圧ＶＡとされる
。このため、その発振出力信号の信号振幅は、はゾ電源
電圧Ｖｃｃと電圧ＶＡとされる。
圧は、上述のように電源電圧Ｖｃｃと電圧ＶＡとされる
。このため、その発振出力信号の信号振幅は、はゾ電源
電圧Ｖｃｃと電圧ＶＡとされる。
レベル変換回路ＬＴは、上記レベルの発振出力信号を受
けて、その出力振幅を電源電圧Ｖｃｃと回路の接地電位
とするレベル変換動作を行うために設けられる。
けて、その出力振幅を電源電圧Ｖｃｃと回路の接地電位
とするレベル変換動作を行うために設けられる。
次に、この実施例回路の動作を説明する。
制御信号Ｃをロウレベルにすると、ＮチャンネルＭＯＳ
ＦＥＴＱ７はオフ状態に、ＰチャンネルＭＯＳ Ｆ Ｅ
ＴＱ Ｂはオン状態にされる。これにより、ディプレッ
ション型ＭＯＳ Ｆ ＥＴＱ ３のゲートには、上記電
源電圧Ｖｃｃが供給されることになるため、このＭＯＳ
ＦＥＴＱ３はオフ状態にされる。これによって、ＣＭＯ
Ｓインバータ回路ＩＶの動作電流が遮断されるから、発
振動作が停止させられる。
ＦＥＴＱ７はオフ状態に、ＰチャンネルＭＯＳ Ｆ Ｅ
ＴＱ Ｂはオン状態にされる。これにより、ディプレッ
ション型ＭＯＳ Ｆ ＥＴＱ ３のゲートには、上記電
源電圧Ｖｃｃが供給されることになるため、このＭＯＳ
ＦＥＴＱ３はオフ状態にされる。これによって、ＣＭＯ
Ｓインバータ回路ＩＶの動作電流が遮断されるから、発
振動作が停止させられる。
上記制御信号をハイレベルにすると、ＮチャンネルＭＯ
３ＦＥＴＱ７はオン状態に、ＰチャンネルＭＯ３ＦＥＴ
Ｑ８はオフ状態にされる。これによって、上記ダイオー
ド形態のＭＯＳ Ｆ ＥＴＱ ４〜Ｑ６にはＭＯ３ＦＥ
ＴＱ７のオン状態によって形成された動作電流が供給さ
れるので、ＭＯＳＦＥＴＱ６のソース側（ＭＯ３ＦＥＴ
Ｑ６とＱ７の接続点）から、上記電源電圧Ｖｃｃを基準
電位としたはり一定の電圧が形成され、上記ＭＯＳ Ｆ
ＥＴＱ３のゲートに供給される。これにより、上記Ｃ
ＭＯＳインバータ回路ＩＶの供給される動作電圧は、次
式（１１により求めされる。
３ＦＥＴＱ７はオン状態に、ＰチャンネルＭＯ３ＦＥＴ
Ｑ８はオフ状態にされる。これによって、上記ダイオー
ド形態のＭＯＳ Ｆ ＥＴＱ ４〜Ｑ６にはＭＯ３ＦＥ
ＴＱ７のオン状態によって形成された動作電流が供給さ
れるので、ＭＯＳＦＥＴＱ６のソース側（ＭＯ３ＦＥＴ
Ｑ６とＱ７の接続点）から、上記電源電圧Ｖｃｃを基準
電位としたはり一定の電圧が形成され、上記ＭＯＳ Ｆ
ＥＴＱ３のゲートに供給される。これにより、上記Ｃ
ＭＯＳインバータ回路ＩＶの供給される動作電圧は、次
式（１１により求めされる。
Ｖｃｃ−ＶＡ−−２Ｖｔｈｐ 十Ｖｔｈｎ ＋Ｖｔｈ９
ｄ−−Ｖ ｔｈｐ ＋ Ｖ ｔｈｎ ＋ΔＶ−−（１）
なお、ディプレッション型ＭＯ３ＦＥＴＱ３のしきい値
電圧Ｖ ｔｈｐｄは、Δｖ ＋ ｖ ｔｈｐにより表さ
れる。
ｄ−−Ｖ ｔｈｐ ＋ Ｖ ｔｈｎ ＋ΔＶ−−（１）
なお、ディプレッション型ＭＯ３ＦＥＴＱ３のしきい値
電圧Ｖ ｔｈｐｄは、Δｖ ＋ ｖ ｔｈｐにより表さ
れる。
これにより、上記ＣＭＯＳインバータ回路ＩＶの動作電
圧は、第２図の特性図に示すように、電源電圧Ｖｃｃの
変動に無関係にはり一定の電圧とされる。上記帰還抵抗
としてのＮチャンネルＭＯ３ＦＥＴＱ１は、ＣＭＯＳイ
ンバータ回路ＩＶ（７）出力がロウレベル側（ＶＡ）と
なった時に動作状態にされるので、そのゲート、ソース
間の電圧は、上記Ｖｃｃ−ＶＡのような定電圧とされる
。また、上記帰還抵抗としてのＰチャンネルＭＯＳ Ｆ
ＥＴＱ２は、ＣＭＯＳインバータ回路ＩＶの出力がハ
イレベル側（Ｖｃｃ）となった時に動作状態にされるの
で、そのゲート、ソース間の電圧は、上記−（Ｖｃｃ−
ＶＡ）のような定電圧とされる。したがって、電源電圧
Ｖｃｃの変動に無関係にはり一定の電圧により動作状態
にされるから、その帰還量をはり一定にするものである
。これによって、電源電圧Ｖｃｃの変動に無関係に安定
した発振動作を行うものとなる。
圧は、第２図の特性図に示すように、電源電圧Ｖｃｃの
変動に無関係にはり一定の電圧とされる。上記帰還抵抗
としてのＮチャンネルＭＯ３ＦＥＴＱ１は、ＣＭＯＳイ
ンバータ回路ＩＶ（７）出力がロウレベル側（ＶＡ）と
なった時に動作状態にされるので、そのゲート、ソース
間の電圧は、上記Ｖｃｃ−ＶＡのような定電圧とされる
。また、上記帰還抵抗としてのＰチャンネルＭＯＳ Ｆ
ＥＴＱ２は、ＣＭＯＳインバータ回路ＩＶの出力がハ
イレベル側（Ｖｃｃ）となった時に動作状態にされるの
で、そのゲート、ソース間の電圧は、上記−（Ｖｃｃ−
ＶＡ）のような定電圧とされる。したがって、電源電圧
Ｖｃｃの変動に無関係にはり一定の電圧により動作状態
にされるから、その帰還量をはり一定にするものである
。これによって、電源電圧Ｖｃｃの変動に無関係に安定
した発振動作を行うものとなる。
なお、電源電圧Ｖｃｃが上記ＭＯ３ＦＥＴＱ４〜Ｑ６の
合計のしいき値電圧より低い場合には、これらのＭＯ３
ＦＥＴＱ４〜Ｑ６はオフ状態になる。
合計のしいき値電圧より低い場合には、これらのＭＯ３
ＦＥＴＱ４〜Ｑ６はオフ状態になる。
これにより、ディプレッション型ＭＯ３ＦＥＴＱ３を介
して、上記ＣＭＯＳインバータ回路ＩＶと上記ＭＯ３Ｆ
ＥＴＱ２のゲートには、はり回路の接地電位が供給され
ることになる。
して、上記ＣＭＯＳインバータ回路ＩＶと上記ＭＯ３Ｆ
ＥＴＱ２のゲートには、はり回路の接地電位が供給され
ることになる。
（１）発振回路を構成する反転増幅回路と、その帰還量
を決定する抵抗手段としてのＭＯＳ Ｆ ＥＴをはソ゛
一定の定電圧により動作状態にすることにより、電源電
圧Ｖｃｃの変動に無関係に安定した発振動作を実現する
ことができるという効果が得られる。
を決定する抵抗手段としてのＭＯＳ Ｆ ＥＴをはソ゛
一定の定電圧により動作状態にすることにより、電源電
圧Ｖｃｃの変動に無関係に安定した発振動作を実現する
ことができるという効果が得られる。
（２）発振回路を構成する帰還抵抗を半導体集積回路に
内蔵させるものであるので、外付部品点数を削減を図る
こ°とができるという効果が得られる。
内蔵させるものであるので、外付部品点数を削減を図る
こ°とができるという効果が得られる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない０例えば、発振動作を選
択的に停止させることが必要のない場合には、上記ＭＯ
ＳＦＥＴＱ７を単なる抵抗手段に置き換えることができ
るものである。第１図の実施例において、上記定電圧回
路を構成するＭＯＳ Ｆ ＥＴの導電型を逆にすること
により、回路の接地電位に対してはり一定の定電圧ＶＡ
を形成するものであってもよい。また、上記増幅回路と
してのＣＭＯＳインバータ回路の動作電圧及び帰還抵抗
としてのＭＯＳ Ｆ ＥＴに供給する定電圧を形成する
定電圧回路は、種々の実施例形態を採ることができるも
のである。さらに、発振回路を構成する水晶振動子に代
え、セラミンク等の他の振動子を用いるものであっても
よく、キャパシタＣＩ、Ｃ２を半導体集積回路に内蔵さ
せるものであってもよい。
体的に説明したが、この発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない０例えば、発振動作を選
択的に停止させることが必要のない場合には、上記ＭＯ
ＳＦＥＴＱ７を単なる抵抗手段に置き換えることができ
るものである。第１図の実施例において、上記定電圧回
路を構成するＭＯＳ Ｆ ＥＴの導電型を逆にすること
により、回路の接地電位に対してはり一定の定電圧ＶＡ
を形成するものであってもよい。また、上記増幅回路と
してのＣＭＯＳインバータ回路の動作電圧及び帰還抵抗
としてのＭＯＳ Ｆ ＥＴに供給する定電圧を形成する
定電圧回路は、種々の実施例形態を採ることができるも
のである。さらに、発振回路を構成する水晶振動子に代
え、セラミンク等の他の振動子を用いるものであっても
よく、キャパシタＣＩ、Ｃ２を半導体集積回路に内蔵さ
せるものであってもよい。
この発明は、動作電源電圧範囲の広い発振回路として、
例えば加入者電話器に内蔵されるパルスダイヤラー、ダ
イヤルトーンゼネータ等に広く利用できるものである。
例えば加入者電話器に内蔵されるパルスダイヤラー、ダ
イヤルトーンゼネータ等に広く利用できるものである。
第１図は、この発明の一実施例を示す回路図、第２図は
、その動作電圧を説明するための特性図である。
、その動作電圧を説明するための特性図である。
Claims (1)
- 【特許請求の範囲】 １、電源電圧を受け電源電圧又は回路の接地電位を基準
電圧とする定電圧を形成する定電圧回路と、この定電圧
により動作するＣＭＯＳ増幅回路と、このＣＭＯＳ増幅
回路の出力と入力との間に並列形態に設けられ、上記定
電圧と基準電圧がゲートに供給された第１及び第２導電
型のＭＯＳＦＥＴと、上記ＣＭＯＳ増幅回路の入力と出
力との間に設けられた振動子とを含むことを特徴とする
ＣＭＯＳ発振回路。 ２、上記定電圧回路は、電源電圧端子と回路の接地電位
点との間に直列形態にされた複数のダイオード形態のＭ
ＯＳＦＥＴを含む定電圧発生回路と、これらのダイオー
ド形態のＭＯＳＦＥＴにおける加算されたしきい値電圧
がゲートに供給されたディプレッション型ＭＯＳＦＥＴ
とからなり、上記ディプレッション型ＭＯＳＦＥＴを通
して上記基準電圧を送出するものであることを特徴とす
る特許請求の範囲第１項記載のＣＭＯＳ発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21618584A JPS6195601A (ja) | 1984-10-17 | 1984-10-17 | Ｃｍｏｓ発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21618584A JPS6195601A (ja) | 1984-10-17 | 1984-10-17 | Ｃｍｏｓ発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6195601A true JPS6195601A (ja) | 1986-05-14 |
Family
ID=16684618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21618584A Pending JPS6195601A (ja) | 1984-10-17 | 1984-10-17 | Ｃｍｏｓ発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6195601A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0884534A1 (en) * | 1997-06-13 | 1998-12-16 | Kigass Electronics Ltd | Flame detection and controlling the flow of fuel to a burner |
-
1984
- 1984-10-17 JP JP21618584A patent/JPS6195601A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0884534A1 (en) * | 1997-06-13 | 1998-12-16 | Kigass Electronics Ltd | Flame detection and controlling the flow of fuel to a burner |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100393287B1 (ko) | 전압 제어 발진기 | |
| US3904988A (en) | CMOS voltage controlled oscillator | |
| US4100502A (en) | Class B FET amplifier circuit | |
| US3913026A (en) | Mos transistor gain block | |
| US4378506A (en) | MIS Device including a substrate bias generating circuit | |
| KR910005794B1 (ko) | 반도체 시간 지연소자 | |
| JPH04364776A (ja) | 集積回路 | |
| EP0936736B1 (en) | Delay elements arranged for a signal controlled oscillator | |
| US4435652A (en) | Threshold voltage control network for integrated circuit field-effect trransistors | |
| JPH0951266A (ja) | 基板電圧を所望の値に維持するための回路及び方法 | |
| JPH01165090A (ja) | バックバイアス電圧発生回路 | |
| EP0085991A2 (en) | Logic circuit | |
| US4383224A (en) | NMOS Crystal oscillator | |
| US5654677A (en) | Relaxation oscillator of reduced complexity using CMOS equivalent of a four-layer diode | |
| JPS6153860B2 (ja) | ||
| US4211985A (en) | Crystal oscillator using a class B complementary MIS amplifier | |
| JPH1188052A (ja) | 温度補償型水晶発振器 | |
| JPH0258806B2 (ja) | ||
| US7764137B2 (en) | Circuit and method for generating electrical solutions with junction field effect transistors | |
| JPS6195601A (ja) | Ｃｍｏｓ発振回路 | |
| JP2679450B2 (ja) | 半導体装置 | |
| JPS6113248B2 (ja) | ||
| GB2136651A (en) | Improvements in or relating to oscillators | |
| JPH11340765A (ja) | 集積回路用の電圧制限回路 | |
| JP3185431B2 (ja) | 負電圧発生回路 |