KR950003391B1 - 링 발진기와 고전압 전위검출회로를 가진 고전압 발생회로 - Google Patents
링 발진기와 고전압 전위검출회로를 가진 고전압 발생회로 Download PDFInfo
- Publication number
- KR950003391B1 KR950003391B1 KR1019920024141A KR920024141A KR950003391B1 KR 950003391 B1 KR950003391 B1 KR 950003391B1 KR 1019920024141 A KR1019920024141 A KR 1019920024141A KR 920024141 A KR920024141 A KR 920024141A KR 950003391 B1 KR950003391 B1 KR 950003391B1
- Authority
- KR
- South Korea
- Prior art keywords
- high voltage
- voltage
- ring oscillator
- signal
- circuit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dram (AREA)
Abstract
내용 없음.
Description
제 1 도는 종래의 링 발진기를 도시한 회로도.
제 2 도는 일반적인 고전압 발생기를 도시한 회로도.
제 3 도는 본 발명의 고전압 발생회로를 도시한 블럭도.
제 4 도는 본 발명에 따른 고전압 전위 검출회로도.
제 5 도는 본 발명에 따른 링 발진기의 회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 링 발진기 2 : 고전압 발생기
3 : 고전압 전위 검출회로 4 : 전압 변환기
Vcc : 회로 동작 전원
본 발명은 반도체 기억소자의 링 발진기와 고전압 전위 검출회로를 가진 고전압 발생회로에 관한 것으로, 특히 발생된 고전압의 레벨을 검출하여 링 발진기의 주기를 조절하므로써 고전압의 레벨을 안정화시킬 수 있는 링 발진기와 고전압 전위 검출회로를 가진 고전압 발생회로에 관한 것이다.
일반적으로, 고전압 발생회로는 반도체 기억소자가 일반적으로 동작하는 전압레벨보다 높은 전압레벨을 요구하는 회로에 전압을 공급하기위한 것으로서, 기억소자의 신뢰성을 향상시키기 위해서는 일정한 레벨을 출력할 수 있는 고전압 발생회로가 요구되어진다.
제 1 도는 종래의 고전압 발생회로의 링 발진기(Ring Oscillator)를 도시한 것으로서, 홀수개의 인버터 체인의 출력 즉, 홀수번째의 인버터 INV1N이 출력 ø가 초기에 하이(High)레벨을 유지하고 있었다면 인버터 INV11의 입력으로 피드백되어 다시 홀수개의 인버터 체인을 지나면 신호가 반전되어 출력되며, 이러한 과정의 반복으로 링 발진기가 동작하여 일정 주기를 갖는 ø 신호를 출력하고 ø 신호는 또한 인버터 INVM을 지나 반전된신호를 출력한다.
제 2 도는 일반적인 고전압 발생기를 도시한 회로도로서, 상기 제 1 도의 링 발진기에서 출력된 ø,신호를 입력으로 하여 동작하는데, ø,신호는 일정한 주기를 가지고 하이와 로우 레벨의 신호를 번갈아 출력하므로 ø 신호가 하이로된 경우는 하이 레벨이 캐패시커 C1, C3에 의해 노드 N1, N3에 전달되며, 상기 ø신호에 의해 전압 레벨이 높아진 노드 N1, N3은 NMOS트랜지스터 M1, M3를 턴-온(Turn-On)시키므로 노드 N1, N3의 전압은 노드 N2, N4로 전달된다. 여기서, 노드 N1 내지 N4는 캐패시터 C1내지 C4각각의 한 단자와 트랜지스터 M1 내지 M4의 각각의 게이트가 만나는 점이다.
다음으로 ø신호가 로우 레벨로 변환하면 캐패시터 C1, C3에 의해 노드 N1, N3의 전압 레벨이 낮아지므로 트랜지스터 M1, M3은 턴-오프(Turn-Off)되고 노드 N2, N4에 저장된 전하는 그대로 유지된다.
ø신호가 로우로 되면서 곧이어신호는 하이로 변환하여 캐패시터 C2, C4를 통해 노드 N2, N4에 높은 레벨의 전압을 전달하므로 노드 N2, N4에느 더욱 높은 레벨의 전압이 유기되어지며, 노드 N2, N4의 전압 레벨이 높아지면 NMOS 트랜지스터 M2, M4가 턴-온(Turn-On)되어 노드 N2, N4의 전압이 노드 N3과 출력단 Vpp에 전달된다.
그러므로, 상기의 과정으로 ø,신호가 일정한 주기로 상기의 캐패시터에 전달되면 제 2 도의 출력단 Vpp에 점점 높은 전압이 출력되어 Vpp전압은 수십볼터(Volt)정도까지 상승될 수 있으며, 링 발진기의 주기와 고전압 발생기의 트랜지스터의 크기를 조절하여 Vpp전압이 레벨을 조정할 수 있다.
그러나, 상기 제 1 도의 링 발진기를 사용하는 고전압 발생회로는 링 발진기의 주파수가 일정하므로 반도체 소자의 공정 상태에 따라 고전압 Vpp의 레벨이 원하는 레벨이상으로 올라갈 경우, Vpp 레벨을 조절할 수가 없기 때문에 반도체 소자의 신뢰성이 저하되는 문제점이 있었다.
따라서, 본 발명에서는 Vpp가 일정한 레벨을 유지할 수 있도록, Vpp출력레벨을 감지하여 링 발진기의 주기를 조절하므로써 고전압 레벨을 안정화시켜, 기억소자의 신뢰성을 향상시킬 수 있는 고전압 발생회로를 제공하는데 그 목적이 잇다.
상기 목적을 달성하기 위한 본 발명의 고전압 발생회로는 기억소자에 높은 레벨의 전압을 공급하기 위해, 반복하는 하이레벨 및 로우레벨을 갖는 일정주기의 신호 ø,를 출력하는 링 발진기와 링 발진기로부터의 신호 ø,를 입력받아 펌핑하므로써 고전압을 발생하는 고전압 발생기와 고전압 발생기로부터의 신호 Vpp를 입력받아, 링, 발진기 제어신호 REN를 출력하는 고전압 검출회로를 포함하고 있는 것을 특징으로 한다.
또한 반도체 기억 소자에 높은 레벨의 전압을 공급하기 위한 고전압 발생 회로에 사용되는 고전압 전위 검출회로는 일정전위 VPN을 설정하기 위한 전압변환기와 상기 일정전위 VPN과 고전압 발생기로부터의 전압 Vpp의 전압 레벨차에 따라 온 또는 오프되는 NMOS 트랜지스터 MN1과 트랜지스터 MN1의 드레인에 상기 전압 Vpp를 전달하기 위한 PMOS트랜지스터 MP1과 PMOS트랜지스터 MP1과 함께 전류 미러를 형성하며 MNPS트랜지스터 MN1의 온 도는 오프에 따라서 NMOS트랜지스터 MN1의 드레인에 이가되는 전압이 게이트에 인가되어 오프 또는 온 되는 PMOS트랜지스터 MN2와 게이트에 항상 전압 Vcc가 인가되며 드레인이 상기 PMOS트랜지스터 MP2에 연결되는 NMOS트랜지스터 MN2와, 상기 PMOS트랜지스터 MP2의 오프 또는 온에 따라 로우 및 하이가 되는 노드 B의 신호를 반전시키는 인버터 IMN41를 포함하여 링 발진기 제어신호를 출력하는 구조로 되어 있다.
또한, 반도체 기억 소자에 높은 레벨의 전압을 공급하기 위한 고전압 발생회로에 사용되는 링 발진기는 홀수단으로 구성된 다수의 인버터 INV1 내지 INV(2n-1)와 상기 인버터 사이의 한 통로에 형성되는 PMOS트랜지스터 MP51 내지 MP5n와 이에 연결된 캐패시터 C와, 다른 한 통로에 형성되는 NMOS트랜지스터 MN51 내지 MN5n으로 구성되어, 제어신호 REN이 하이이면 NMOS트랜지스터 MN51 내지 MN5n이 동작하여 인버터를 정상으로 동작하게 하고, 상기 제어신호 REN이 로우이면 PMOS트랜지스터 MP51 내지 MP5n이 동작하므로, 다수의 캐패시터 C에 따라 인버터 체인의 동작속도가 지연되어 주파수를 낮추도록 구성되어 있다.
이하, 첨부된 도면으로 본 발명을 더욱 상세하게 설명하기로 한다.
제 1 도는 종래의 링 발진기를 나타내고, 제 2 도는 일반적인 고전압 발생기를 나타내고 있으나, 이미 앞에서 상세하게 설명하였으므로 더이상의 설명은 생략하기로 한다.
제 3 도는 본 발명의 고전압 발생회로를 도시한 블럭도로서, 링 발진기(1)의 출력 ø,에 따라 고전압 Vpp레벨을 펌피하는 고전압 발생기와 고전압 발생기(2)의 출력 Vpp의 레벨을 검출하여 REN신호를 출력하는 고전압 전위 검출 회로(3)와 상기 고전압 전위 검출회로(3)의 출력에 따라 주기 및 주파수가 달라지는 ø,신호를 출력하는 링 발진기(1)로 구성되어 있는 고전압 발생 회로이다.
제 4 도는 제 3 도의 고전압 발생회로에 사용되는 본 발명에 따른 고전압 전위 검출회로(3)를 상세하게 도시한 회로도로서, 제 2 도에 설명한 고전압 발생기의 출력을 검출하여 링 발진기의 입력으로 들어가는 REN신호를 출력하는 회로이다.
제 4 도에 도시된 고전압 검출회로를 설명하면, 도시된 바와같이 트랜지스터 MN1으로부터 전압 변환기(4)를 통과하기 이전의 노드 VPN의 전위는, 고전압 발생기의 출력인 Vpp의 전압 레벨을 일정하게 유지시키기 위한 것으로 Vcc전원을 사용하여 전압 변환기(4)로 그 레벨을 결정한다. 그 동작을 살펴보면, 초기에 고전압 발생기의 출력인 Vpp의 전압 레벨이 낮으면 상기의 VPN의 전위는 Vpp레벨이 일정한 레벨에 이를 때까지 예를 들어, Vpp의 전압 레벨을 12V로 유지하고자 하면, VPN의 전위도 12V가 될 때까지 Vpp저압 레벨을 따라 상승하고 12V에 이르면 그 레벨을 항상 유지하게 되고, 만약 12V보다 커지게 도면 Vcc전원으로 전류 흐름이 생겨 레벨이 제어된다.
상기의 과정으로 일정한 레벨을 유지하는 VPN전위를 이용하여 본 고전압 전위 검출회로에서는 Vpp의 전위를 검출하게 되는데, Vpp의 전압 레벨이 VPN의 전위보다 낮은 경우에는 NMOS트랜지스터 MN1이 턴-오프되므로 Vpp의 전압이 모두 노드 A로 전달되고 상기 노드 A가 Vpp레벨을 유지하므로 PMOS트랜지스터 MP2가 턴-오프되어 노드 B로의 전류 공급이 없는 반면, NMOS트랜지스터 MN2를 통해 노드 B의 전류가 방전되므로 노드 B는 로우(Low)레벨로 떨어지고 노드 B에 연결된 인버터 INV41의 출력 REN신호는 하이 레벨이 된다.
만약 Vpp전압 레벨이 VPN전위보다 높으면 NMOS트랜지스터 MN1이 턴-온되어 노드 A의 전압 레벨은 Vpp레벨보다 떨어지게 되며 PMOS트랜지스터 MP2의 게이트의 전압이 Vpp 전압보다 떨어지므로 MP2가 턴-온되어 노드 B의 전압 레벨이 상승하고 인버터 INV41의 출력 REN 신호는 로우 레벨로 전환하는 과정으로 본 발명의 고전압 전위 검출회로가 동작한다.
제 5 도는 제 4 도의 고전압 전위 검출회로의 출력을 입력으로하여 동작하는 본 발명의 링 발진기(1)의 회로도로서, 상기 제 1 도에 도시된 종래의 링 발진기의 인버터 체인의 인버터 사이에 PMOS, NMOS트랜지스터와 캐패시터로 이루어진 두개의 전달 통로를 포함시켜 발진 신호의 주기를 조절할 수 있도록 구성한 것이다.
그 동작을 살펴보면, 상기의 PMOS, NMOS트랜지스터 각각의 게이트 전극으로 제 4 도에 도시된 고전압 전위 검출회로의 출력 REN신호가 입력되며, 제 4 도를 참조하여 설명한 바와같이 Vpp의 전압 레벨이 VPN의 전위보다 낮아서 출력 REN 신호가 하이일때는 캐패시터가 없는 NMOS트랜지스터 NM51 내지 MN54가 턴-온되어 짧은 주기를 갖는 빠른 주파수(1/주기)의 ø,신호가 출력되고, Vpp의 전압 레벨이 VPN의 전위보다 높아사 REN신호가 로우일때는 캐패시터가 연결되어 있는 PMOS트랜지스터 MP51 내지 MP54가 턴-온되어 인버터에 의한 지연시간에 캐패시터에 의한 지연시간이 포함되므로 주기가 길어져 주파수가 REN 신호가 하이일때에 비해서 낮아진 ø,신호를 출력한다.
즉, 링 발진기의 출력인 ø,신호의 주파수가 높으면 다음단인 고전압 발생기의 동작 속도가 빨라져 낮아진 Vpp 전압의 레벨을 높여주고, 주파수가 낮으면 동작속도가 느려져서, 높아진 Vpp 전압 레벨을 낮추므로해서 고전압 발생기에서 출력되는 Vpp 전압을 조절하게 된다.
이상에서 살펴본 바와같이, 링 발진기와 고전압 검출회로를 가진 본 발명의 고전압 발생회로는 링 발진기만으로 구성된 종래의 고전압 발생회로에 비해 고전압 발생기로부터의 출력 Vpp의 전압 레벨을 항상 안정되게 유지시킬 수 있으므로, 반도체 기억 소자의 신뢰성을 향상시킬 수 있다.
Claims (4)
- 반도체 기억소자에 높은 레벨의 전압을 공급하기 위한 고전압 발생회로로서, 반복하는 하이 및 로우의 일정주기의 신호 ø,를 출력하는 링 발진기와, 상기 링 발진기로부터의 신호 ø,를 입력받아 펌핑하므로써 고전압을 발생하는 고전압 발생기와, 상기 고전압 발생기로부터의 신호 Vpp를 입력받아, 상기 링 발진기 제어신호 REN를 출력하는 고전압 검출회로를 포함하는 고전압 발생회로.
- 제 1 항에 있어서, 상기 고전압 발생기로부터의 전압 Vpp는 트랜지스터의 크기나 링 발진기의 주파수에 따라 결정되는 것을 특징으로 하는 고전압 발생회로.
- 반도체 기억 소자에 높은 레벨의 전압을 공급하기 위한 고전압 발생회로에 사용되는 고전압 전위 검출회로로서, 일정전위 VPN을 설정하기 위한 전압변환기와, 상기 일정전위 VPN과 고전압 발생기로부터의 전압 Vpp의 비교치에 따라 온 또는 오프되는 NMOS트랜지스터 MN1과, 상기 트랜지스터 MN1의 드레인에 상기 전압 Vpp를 전달하기 위한 PMOS트랜지스터 MP1과, 상기 PMOS트랜지스터 MP1과 함께 전류 미러를 형성하며, 상기 NMOS트랜지스터 MN1의 온 또는 오프에 따라, 상기 NMOS트랜지스터 MN1의 드레인에 인가되는 전압이 게이트에 인가되어 오프 또는 온 되는 PMOS트랜지스터 MP2와, 게이트에 항상 공급 전압 Vcc가 인가되며, 드레인이 상기 PMOS트랜지스터 MP2에 연결되는 NMOS트랜지스터 MN2와, 상기 PMOS트랜지스터 MP2의 오프 또는 온에 따라 로우 및 하이가 되는 노드 B의 신호를 반전시키는 인버터 INV41를 포함하여 링 발진기 제어신호를 출력하는 구조를 갖는 고전압 검출회로.
- 반도체 기억 소자에 높은 레벨의 전압 공급하기 위한 고전압 발생회로에 사용되는 링 발진기로서, 홀수단으로 구성된 다수의인버터 IMN1 내지 INV(2n-1)와, 상기 인버터 사이의 한 통로에 형성되는 PMOS트랜지스터 MP51 내지 MP5n와 이에 연결된 캐패시터 C와, 다른 한 통로에 형성되는 NMOS트랜지스터 MN51 내지 MN5n으로 구성되어, 제어신호 REN이 하이이면 NMOS트랜지스터 MN51 내지 MN5n이 동작하여 인버터를 정상으로 동작하게 하고, 상기 제어신호 REN이 로우이면 PMOS트랜지스터 MP51 내지 MP5n이 동작하므로, 다수의 캐패시터 C에 따라 인버터 체인의 동작속도가 떨어져서 주파수를 낮추도록 구성되어 있은 링 발진기.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920024141A KR950003391B1 (ko) | 1992-12-14 | 1992-12-14 | 링 발진기와 고전압 전위검출회로를 가진 고전압 발생회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920024141A KR950003391B1 (ko) | 1992-12-14 | 1992-12-14 | 링 발진기와 고전압 전위검출회로를 가진 고전압 발생회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940017160A KR940017160A (ko) | 1994-07-26 |
| KR950003391B1 true KR950003391B1 (ko) | 1995-04-12 |
Family
ID=19345423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920024141A KR950003391B1 (ko) | 1992-12-14 | 1992-12-14 | 링 발진기와 고전압 전위검출회로를 가진 고전압 발생회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950003391B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7499333B2 (en) | 2006-02-25 | 2009-03-03 | Samsung Electronics., Ltd. | Boost voltage generating circuit and method thereof |
-
1992
- 1992-12-14 KR KR1019920024141A patent/KR950003391B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7499333B2 (en) | 2006-02-25 | 2009-03-03 | Samsung Electronics., Ltd. | Boost voltage generating circuit and method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940017160A (ko) | 1994-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4236199A (en) | Regulated high voltage power supply | |
| US4581546A (en) | CMOS substrate bias generator having only P channel transistors in the charge pump | |
| US20050258910A1 (en) | Voltage controlled oscillator | |
| KR100244465B1 (ko) | 동기식 승압전압 발생기 | |
| KR100234713B1 (ko) | 반도체 메모리 소자의 기판 전압 발생 회로 | |
| KR100626387B1 (ko) | 반도체 메모리 장치의 발진회로 | |
| US7126434B2 (en) | Oscillator circuit for semiconductor device | |
| KR100478866B1 (ko) | 저전력발진기 | |
| JP2000067578A (ja) | 基板バイアス電圧発生回路 | |
| KR950003391B1 (ko) | 링 발진기와 고전압 전위검출회로를 가진 고전압 발생회로 | |
| KR100379555B1 (ko) | 반도체 소자의 내부 전원 발생기 | |
| KR0168079B1 (ko) | 클럭발생장치 | |
| KR100319164B1 (ko) | 다중레벨검출에의한다중구동장치및그방법 | |
| KR20000022571A (ko) | 알씨 지연시간 안정화 회로 | |
| US7221573B2 (en) | Voltage up converter | |
| US5886550A (en) | Integrated circuit built-in type supply power delay circuit | |
| KR100518240B1 (ko) | 반도체 메모리의 기판전압 발생회로 | |
| KR0177790B1 (ko) | 고전압 발생회로 및 그 제어방법 | |
| KR100349349B1 (ko) | 승압 전압 발생기 | |
| JP2008066930A (ja) | 発振回路 | |
| KR20060077179A (ko) | 밴드갭 레퍼런스 회로를 이용한 발진기 | |
| KR100211122B1 (ko) | 반도체 집적 회로 장치용 발진 회로 | |
| KR100631936B1 (ko) | 내부전압 발생회로 | |
| KR100224787B1 (ko) | 등가 펄스 발진기 | |
| KR100453886B1 (ko) | 링 오실레이터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110325 Year of fee payment: 17 |
|
| LAPS | Lapse due to unpaid annual fee |