KR0177790B1 - 고전압 발생회로 및 그 제어방법 - Google Patents

고전압 발생회로 및 그 제어방법 Download PDF

Info

Publication number
KR0177790B1
KR0177790B1 KR1019960012700A KR19960012700A KR0177790B1 KR 0177790 B1 KR0177790 B1 KR 0177790B1 KR 1019960012700 A KR1019960012700 A KR 1019960012700A KR 19960012700 A KR19960012700 A KR 19960012700A KR 0177790 B1 KR0177790 B1 KR 0177790B1
Authority
KR
South Korea
Prior art keywords
high voltage
power supply
generation circuit
level
voltage generation
Prior art date
Application number
KR1019960012700A
Other languages
English (en)
Other versions
KR970071784A (ko
Inventor
이기준
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019960012700A priority Critical patent/KR0177790B1/ko
Publication of KR970071784A publication Critical patent/KR970071784A/ko
Application granted granted Critical
Publication of KR0177790B1 publication Critical patent/KR0177790B1/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Dc-Dc Converters (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야:
고전압을 사용하는 반도체 메모리 장치
2. 발명이 해결하려고 하는 기술적 과제:
두가지 이상의 전원전압을 사용하는 칩에서 전원 소비를 감소시킬 수 있는 고전압 발생회로 및 그 제어방법을 제공함에 있다.
3. 발명의 해결방법의 요지:
고전압을 제공하기 위한 고전압 발생회로는 일정 주기를 가지는 입력신호를 각기 입력으로 하여 상기 고전압을 출력하는 다수의 차아지 펌프들과; 제1레벨 또는 제2레벨의 전원전압을 입력으로 하여 상기 전원전압의 레벨을 검출자기 위한 고전압 검출부와; 상기 고전압 발생회로 내에 인가되는 전원전압의 변화에 관계없이 일정 레벨의 상기 고전압을 출력하기 위하여, 상기 검출된 레벨에 응답하여 상기 다수의 차아지 펌프들 중 소정수의 차아지 펌프를 활성화 또는 비활성화시키는 제어수단을 포함함을 특징으로 한다.
4. 발명의 중요한 용도:
반도체 메모리 장치에 적합하게 사용된다.

Description

고전압 발생회로 및 그 제어방법
제1도는 본 발명의 제1실시예에 따라 구성된 고전압 발생회로의 블럭도.
제2도는 제1도에 도시된 차아지 펌프회로의 구체적인 회로도.
제3도는 제1도에 도시된 고전압 검출회로의 구체적인 회로도.
제4도는 제1도에 도시된 차아지 펌프제어회로의 구체적인 회로도.
제5도는 본 발명의 제2실시예에 따라 도시된 타이밍도.
제6도는 본 발명의 제3실시예에 따라 도시된 타이밍도.
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 일정레벨 예를 들면 전원전압이상인 고전압을 발생하기 위한 고전압 발생회로에 관한 것이다.
일반적으로, 전기적으로 소거 및 프로그램이 가능한 불휘발성 반도체 메모리 장치에 있어서, 프로그램이나 소거를 하기 위한 소정의 고전압은 칩 내부에 구비된 고전압 발생회로를 통해 얻게 되는데, 통상 사용되는 고전압 발생회로는 John F. Dickson이 제안한 일명 Dickson's Charge Pump를 사용하고 있다. 이러한 차아지 펌프의 자세한 동작원리는 IEEE J. Solid State Circuits Ⅵl SC-11, 페이지 374∼378, 1976 On-Chip High Voltage Generation in NMOS Integrated Circuits Using an Improved Voltage Multiplier Technique에 상세히 개시되어 있으므로 본 발명에서 상세한 설명은 생략한다.
저전원전압(예를 들면 3.3V)과 고전원전압(예를 들면 5V)에서 사용할 수 있으며 상기 차아지 펌프들을 이용하여 고전압을 발생하는 반도체 메모리 장치에 있어서는 통상적으로 차아지 펌프들을 저전원전압에서 사용할 수 있도록 각 차아지 펌프들의 수를 저전원전압에 조정하여 사용된다. 그러므로 이러한 반도체메모리 장치가 고전원전압 Vcc에서 사용될 경우에는 상기 차아지 펌프들은 필요이상의 더 큰 전류 Ii를 발생시키게 되며, 이로써 더 많은 전력을 소비하는 결과가 되어 회로의 안정적인 동작에 문제를 일으킬 수 있다. 이러한 차아지 펌프들로 구성된 각각의 차아지 펌프에 대한 최대 출력전류인 Ii(max)는 다음 식과 같다.
이 식에서 ν는 상기 신호 CLK, CLKB의 진동수이며, C는 커플링 캐패시턴스(Coupling Capacitance)이고, Vt는 상기 차아지 펌프들 중 한 차아지 펌프 내의 엔모오스 트랜지스터의 문턱전압(Threshold voltage)이고, 또한 N은 하나의 차아지 펌프 그룹 내에 구성되는 엔모오스 트랜지스터의 갯수이며, Vo는 상기 신호CLK, CLKB의 스윙전압이다.
고전압을 출력하기 위한 반도체 메모리 장치에 있어서, 저전원전압인 경우와 고전원전압인 경우에 각 차아지 펌프가 발생하는 전류 Ii에 대하여 살펴보면, 상기 식 (1)에서 상기 신호 CLK, CLKB의 진동주기가 100nsec이고, 커플링 캐패시턴스가 300nF이고, 엔모오스 트랜지스터의 문턱전압이 0.3V이고, 차아지 펌프의 갯수가 네 개라고 가정할 경우에 이 차아지 펌프들로부터 발생하는 최대전류 Ii(max)는 저전원전압에서 11.25μA이나, 고전원전압에서는 17.63μA가 되어 저전원전압보다 약 56%가 증가하게 된다. 이 경우 상기 차아지 펌프들로 구성된 고전압 발생회로의 출력단자를 통해 출력되는 합성전류 Iout은 저전원전압에서 45μA이고, 고전원전압에서 70.5μA가 된다. 그러므로, 저전원전압에서 최적화된 차아지 펌프를 구성한 경우에는 고전원전압에서는 필요 이상의 전류가 발생하게 되는 문제점이 발생한다.
따라서, 본 발명의 목적은 두가지 이상의 전원전압을 사용하는 칩에서 전원 소비를 감소시킬 수 있는 고전압 발생회로 및 그 제어방법을 제공함에 있다.
본 발명의 다른 목적은 고전압을 제공시 발생할 수 있는 필요 이상의 전력소모를 줄일 수 있는 고전압 발생회로 및 그 제어방법을 제공함에 있다.
본 발명의 또 다른 목적은 안정적인 동작을 도모할 수 있는 고전압 발생회로 및 그 제어방법을 제공함에 있다.
상기한 목적들을 달성하기 위한 본 발명의 기술적 사상에 따르면, 고전압을 제공하기 위한 고전압 발생회로는 일정 주기를 가지는 입력신호를 각기 입력으로 하여 상기 고전압을 출력하는 다수의 차아지 펌프들과; 제1레벨 또는 제2레벨의 전원전압을 입력으로 하여 상기 전원전압의 레벨을 검출하기 위한 고전압검출부와: 상기 고전압 발생회로 내에 인가되는 전원전압의 변화에 관계없이 일정레벨의 상기 고전압을 출력하기 위하여, 상기 검출된 레벨에 응답하여 상기 다수의 차아지 펌프들 중 소정수의 차아지 펌프를 활성화 또는 비활성화시키는 제어수단을 포함함을 특징으로 가지는 것을 특징으로 한다.
이하 본 발명의 바람직한 실시예들의 상세한 설명이 첨부된 도면들을 참조하여 설명된다.
도면들 중 동일한 구성요소 및 부분들은 가능한 한 어느 곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다.
본 발명에서는 설명의 편의상 4개의 차아지 펌프를 병렬로 구성하였으나, 필요한 전류용량에 따라 상기 차아지 펌프들의 수를 늘이거나 줄여서 사용할 수 있다.
제1도는 본 발명의 실시예에 따라 구성된 고전압 발생회로의 블럭도이고, 제2도는 제1도에 도시된 차아지 펌프 그룹(100)내의 차아지 펌프의 구체적인 회로 구성도이다.
차아지 펌프들(101)∼(104)로 구성된 차아지 펌프 그룹(100)과, 칩 내에 제공되는 내부전원전압의 레벨을 검출하기 위한 고전압 검출회로(105)와, 상기 검출된 레벨에 따라 차아지 펌프들(101)∼(104)중 일부를 비 선택할 수 있게 하는 차아지 펌프 제어회로(106)로 구성된다.
한편, 제2도를 참조하여 차아지 펌프들의 구성을 살펴보면, 상기 차아지 펌프들(101)∼(104)은 각기 상기 전원전압에서 문턱전압을 뺀 초기전압을 제1노드 N1에 제공하기 위한 제1트랜지스터(201)와, 상기 제1노드 N1과 상기 고전압이 출력되는 출력단자 Vout 사이에 채널이 직렬로 접속되고 게이트와 드레인단자가 접속된 다수개의 트랜지스터들(202)∼(205)과, 상기 신호 CLK, CLKB가 입력되는 입력단자와 상기 다수개의 트랜지스터들(202)∼(205)의 게이트들 사이에 각기 접속된 캐패시터들 Cl∼C4로 구성된다. 그리고 상기 신호 CLK, CLKB는 각각 일정한 주기를 갖는 입력 클럭신호이며, 서로 상보되는 위상으로 상기 차아지 펌프들(101)∼(104)의 입력단자에 입력되는 클럭신호이다.
본 발명의 실시예에서 구성한 차아지 펌프들(101)∼(104)은 각각 상기 식(1)과 동일한 Ii(max)를 갖게 된다. 여기서 Ii는 입력신호 스윙 전압 Vo에 비례하며, 여기서 Vo는 전원전압 Vcc의 스윙폭을 갖게 되어 전원전압 Vcc가 증가할수록 Ii의 값도 증가하게 된다.
제3도는 제1도에 도시된 고전압 검출회로에 대한 구체 회로도이다.
제3도를 참조하여 구성을 살펴보면, 전원전압 Vcc과 접지 전압 Vss 사이에 채널이 직렬로 접속된 두 트랜지스터(301)와 (302)의 사이즈를 조절하여 노드 N2의 전압레벨을 조절함으로써 라인 L1로 출력되는 신호로써 상기 차아지 펌프제어회로(106)를 제어한다.
제4도는 제1도에 도시된 차아지 펌프 제어회로의 구체 회로도이다.
제4도를 참조하여 구성을 살펴보면, 상기 라인 L1에 인가되는 신호의 제어를 받아 상기 신호 CLK, CLKB를 인에이블 또는 디세이블시키는 낸드게이트들(401)와 (402)로 구성된다.
제5도는 저전원전압에서의 동작 타이밍도이고, 제6도는 고전원전압에서의 동작 타이밍도이다.
제1도∼제6도를 통하여 본 발명에 따른 동작을 살펴보면, 본 발명의 실시예에 대한 동작은 두 가지 경우에 대하여 고려할 수 있다. 즉, 저전원전압에서의 동작과 고전원전압에서의 동작이다.
먼저, 저전원전압을 사용하는 경우에서의 동작을 살펴보면, 상기 고전압 검출회로(105)는 라인 L1에 논리레벨신호 하이를 출력한다. 상기 차아지 펌프 제어회로(106)는 상기 라인 L1을 통해 입력되는 신호에 응답하여 상기 신호 CLK, CLKB가 라인 L2, L3에 전달되도록 하여 제1~제4차아지 펌프들(101)∼(104)을 모두 구동시키며, 이로써 원하는 전류를 얻을 수 있다.
두 번째 방법으로써, 고전원전압을 사용하는 경우에서의 동작을 살펴보면, 고전압 검출회로(105)는 상기 라인 L1에 논리레벨신호 로우를 출력한다. 상기 차아지 펌프 제어회로(106)는 상기 라인 L1을 통해 입력되는 로우레벨의 신호에 응답하여 상기 신호 CLK, CLKB가 라인 L2, L3에 전달되지 않도록 한다. 따라서 상기 신호 CLK, CLKB는 모두 라인 L2, L3에 전달되지 않게 되어 상기 차아지 펌프(101)는 구동되지 않게 된다. 그러나 이때 구동되는 각각의 차아지 펌프들(102)∼(104)은 식 (1)에서처럼 증가한 Vcc만큼 Ii를 증가시키게 되므로, 구동되지 않는 상기 차아지 펌프(101)를 제외한 나머지 차아지 펌프들(102)∼(104)만으로도 저전원전압에서의 Iout을 제공할 수 있게 된다.
상기한 바와 같이 본 발명은 두가지 이상의 전원전압을 사용하는 칩에서 전원 소비를 감소시킬 수 있는 이점을 가진다. 또한 본 발명은 안정적인 동작을 도모할 수 있는 할 수 있는 이점을 가진다.
상기한 본 발명은 도면을 중심으로 예를 들어 한정되었지만, 그 동일한 것은 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 변화와 변형이 가능함이 본 분야의 숙련된 자에게 있어 명백할 것이다.

Claims (10)

  1. 고전압을 제공하기 위한 고전압 발생회로에 있어서; 일정 주기를 가지는 입력신호를 각기 입력으로 하여 상기 고전압을 출력하는 다수의 차아지 펌프들과; 제1레벨 또는 제2레벨의 전원전압을 입력으로 하여 상기 전원전압의 레벨을 검출하기 위한 고전압 검출부와; 상기 고전압 발생회로 내에 인가되는 전원전압의 변화에 관계없이 일정레벨의 상기 고전압을 출력하기 위하여, 상기 검출된 레벨에 응답하여 상기 다수의 차아지 펌프들 중 소정수의 차아지 펌프를 활성화 또는 비활성화시키는 제어수단을 포함함을 특징으로 하는 고전압 발생회로.
  2. 제1항에 있어서, 상기 차아지 펌프들은 각기 상기 전원전압에서 문턱전압을 뺀 초기전압을 제1노드에 제공하기 위한 제1트랜지스터와, 상기 제1노드와 상기 고전압이 출력되는 단자 사이에 채널이 직렬로 접속되고 게이트단자가 드레인단자에 접속된 다수개의 제2트랜지스터들과, 상기 다수개의 제2트랜지스터들의 게이트들과 상기 입력신호가 입력되는 단자사이에 각기 접속된 캐패시터들로 구성됨을 특징으로 하는 고전압 발생회로.
  3. 제2항에 있어서, 상기 제1트랜지스터와 상기 제2트랜지스터들은 엔모오스 트랜지스터들임을 특징으로 하는 고전압 발생회로.
  4. 제1항에 있어서, 상기 고전압 검출부는 상기 전원전압을 입력으로 하여 일정레벨을 출력하는 감지부와, 상기 감지부의 출력을 반전시킨 뒤 출력하는 인버터를 가짐을 특징으로 하는 고전압 발생회로.
  5. 제4항에 있어서, 상기 감지부는 상기 전원전압과 접지전원사이에 채널이 직렬로 접속된 피모오스 트랜지스터와 공핍형 모오스 트랜지스터로 구성됨을 특징으로 하는 고전압 발생회로.
  6. 제4항에 있어서, 상기 고전압 검출부는 상기 인버터의 출력단자에 접속된 지연수단을 더 구비함을 특징으로 하는 고전압 발생회로.
  7. 제1항에 있어서, 상기 제어수단은 상기 검출된 레벨과 상기 입력신호에 각기 응답하는 논리게이트들로 구성됨을 특징으로 하는 고전압 발생회로.
  8. 제7항에 있어서, 상기 논리게이트들은 낸드게이트 또는 노아게이트들임을 특징으로 하는 고전압 발생회로.
  9. 제1항에 있어서, 상기 제1레벨 또는 제2레벨의 전원전압은 각기 5볼트와 3.3볼트임을 특징으로 하는 고전압 발생회로.
  10. 두 레벨의 전원전압에서 동작하게 할 수 있는 고전압 발생회로의 출력전압을 상기 전원전압의 변화에 관계없이 일정레벨의 전압으로 출력하기 위한 제어방법에 있어서; 상기 두 레벨의 전원전압을 입력으로 하여 검출된 레벨을 출력하는 과정과, 상기 검출된 레벨에 응답하여 상기 고전압 발생회로 내에 구비된 차아지 펌프들 중 일부를 비활성화시키는 과정을 가짐을 특징으로 하는 방법.
KR1019960012700A 1996-04-24 1996-04-24 고전압 발생회로 및 그 제어방법 KR0177790B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960012700A KR0177790B1 (ko) 1996-04-24 1996-04-24 고전압 발생회로 및 그 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960012700A KR0177790B1 (ko) 1996-04-24 1996-04-24 고전압 발생회로 및 그 제어방법

Publications (2)

Publication Number Publication Date
KR970071784A KR970071784A (ko) 1997-11-07
KR0177790B1 true KR0177790B1 (ko) 1999-04-15

Family

ID=19456575

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960012700A KR0177790B1 (ko) 1996-04-24 1996-04-24 고전압 발생회로 및 그 제어방법

Country Status (1)

Country Link
KR (1) KR0177790B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481833B1 (ko) * 1997-07-29 2005-07-04 삼성전자주식회사 고전압펌핑회로
KR100475036B1 (ko) * 1998-06-26 2005-05-27 삼성전자주식회사 반도체 장치를 위한 전원 전압 발생장치 및 그 방법

Also Published As

Publication number Publication date
KR970071784A (ko) 1997-11-07

Similar Documents

Publication Publication Date Title
KR100347144B1 (ko) 고전압 발생회로
US7098725B2 (en) Multi stage voltage pump circuit
US6501325B1 (en) Low voltage supply higher efficiency cross-coupled high voltage charge pumps
US6195307B1 (en) Booster circuit and semiconductor memory device having the same
KR0148289B1 (ko) 승압회로 및 그 승압회로를 구비한 비휘발성 반도체 기억장치
US7215179B2 (en) Booster circuit
US7345461B2 (en) Semiconductor circuit device and data processing system
US6031411A (en) Low power substrate bias circuit
US4628218A (en) Driving circuit suppressing peak value of charging current from power supply to capacitive load
JPH09198887A (ja) 高電圧発生回路
US5243228A (en) Substrate bias voltage generator circuit
US5394027A (en) High voltage charge pump and related circuitry
KR0167692B1 (ko) 반도체 메모리장치의 차아지 펌프회로
US5982224A (en) Low-power charge pump circuit having reduced body effect
US7623394B2 (en) High voltage generating device of semiconductor device
US6011743A (en) Charge pump circuit for memory device
KR970076865A (ko) 불휘발성 반도체 메모리 장치의 차지 펌프 회로
US6285241B1 (en) Internal voltage boosting circuit
KR100478866B1 (ko) 저전력발진기
KR100294584B1 (ko) 반도체메모리장치의기판바이어스전압발생회로
US7847617B2 (en) Charge pump and method for operating the same
US6191963B1 (en) Charge pump with no diode drop at output stage
KR20050006893A (ko) 전원 전압에 반비례하게 출력 신호의 주파수를 가변시키는오실레이터
EP0798845B1 (en) Voltage-boosting circuit with mode signal
KR0177790B1 (ko) 고전압 발생회로 및 그 제어방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061030

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee