KR100319164B1 - 다중레벨검출에의한다중구동장치및그방법 - Google Patents

다중레벨검출에의한다중구동장치및그방법 Download PDF

Info

Publication number
KR100319164B1
KR100319164B1 KR1019970081299A KR19970081299A KR100319164B1 KR 100319164 B1 KR100319164 B1 KR 100319164B1 KR 1019970081299 A KR1019970081299 A KR 1019970081299A KR 19970081299 A KR19970081299 A KR 19970081299A KR 100319164 B1 KR100319164 B1 KR 100319164B1
Authority
KR
South Korea
Prior art keywords
level
control signal
potential control
level potential
circuit block
Prior art date
Application number
KR1019970081299A
Other languages
English (en)
Other versions
KR19990061045A (ko
Inventor
김학수
김생환
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019970081299A priority Critical patent/KR100319164B1/ko
Priority to TW087121138A priority patent/TW413979B/zh
Priority to US09/215,254 priority patent/US6236261B1/en
Publication of KR19990061045A publication Critical patent/KR19990061045A/ko
Priority to US09/718,402 priority patent/US6400216B1/en
Application granted granted Critical
Publication of KR100319164B1 publication Critical patent/KR100319164B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628Programming or writing circuits; Data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06Sense amplifiers; Associated circuits, e.g. timing or triggering circuits

Abstract

본 발명은 반도체 소자의 전압 발생 회로에 관한 것으로, 특히 전압 발생 회로에서 전압 발생기를 효율적으로 동작시키기 위하여 검출 레벨을 다원화하여 제어함으로써, 레벨 변동을 최소화하여 장치의 전체적인 동작에 영향을 미치는 노이즈를 감소시키고 장치의 신뢰성을 증진시킴과 동시에 전력 소모를 줄일 수 있도록, 기설정된 기준전압 레벨과 피드백 입력되는 승압전압(VPP) 또는 백바이어스 전압(VBB) 레벨을 비교하여 레벨 검출 신호를 출력하는 레벨 검출부와, 레벨 검출부로부터 레벨 검출 신호를 입력받아 두 개 이상의 서로 다른 레벨 전위 제어신호를 출력하는 레벨 전위 출력부를 구비하는 레벨 검출 회로 블록과, 레벨 검출 회로 블록에서 인가되는 서로 다른 레벨 전위 제어신호를 논리 연산하고, 지연 회로를 사용하여 일정 지연 시간차에 따라 선택적인 인에이블 신호 및 발진 인에이블 신호를 출력하는 제어 회로 블록과, 제어 회로 블록으로부터 출력되는 발진 인에이블 신호에 의해 발진되어 전기적 진동을 갖는 발진 신호를 발생시키는 발진 회로 블럭 및 제어 회로 블록으로부터 인가되는 선택적인 인에이블 신호에 의해 구동 시점이 각각 다르게 제어되고, 발진 회로 블럭으로부터 출력되는 발진 신호에 의해 각각 동작되는 복수개의 제너레이터로 구성된 발생 회로 블럭을 구비함을 특징으로 하는 다중 레벨 검출에 의한 다중 구동 장치 및 그 방법에 관한 것이다.

Description

다중 레벨 검출에 의한 다중 구동 장치 및 그 방법
본 발명은 전압 발생 회로에 관한 것으로, 특히 전압 발생 회로에서 전압 발생기를 효율적으로 동작시키기 위하여 검출 레벨을 다원화하여 제어함으로써, 레벨 변동을 최소화하여 장치의 전체적인 동작에 영향을 미치는 노이즈를 감소시키고 장치의 신뢰성을 증진시킴과 동시에 전력 소모를 줄일 수 있도록 한, 다중 레벨 검출에 의한 다중 구동 장치 및 그 방법에 관한 것이다.
일반적인 전압 발생 회로는 도 1 의 (a)에 도시된 바와 같이, 입력되는 승압전압(VPP)의 레벨 전위를 검출하는 레벨 검출부(1)와 ; 상기 레벨 검출부(1)에서 검출된 전위에 따라 출력되는 인에이블 신호에 의해 발진되어 전기적 진동을 발생시키는 발진 회로부(2) 및 ; 상기 발진 회로부(2)로부터 출력되는 발진 출력에 의해 여러 제너레이터를 동작시키는 발생 회로부(3)를 포함하여 구성되어 있다.
상기와 같이 구성된 종래의 전압 발생 회로는, 도 1 의 (b)에 도시한 바와 같이 검출 레벨이 하나뿐이고, 동시에 발생 회로부(3)의 여러 제너레이터를 동작시킨다.
따라서, 많은 제너레이터들을 동작시킴으로써 순간적인 전력 소모가 많을 뿐만 아니라, 전압 레벨 변동이 많이 발생하게 된다.
전압 레벨이 안정화되지 못하고 변동이 심하게 일어나면, 장치의 동작에 치명적인 영향을 미칠 수 있다.
예를 들면, 승압전압(VPP) 레벨이 변동에 의하여 심하게 흔들리면 승압전압(VPP) 레벨을 사용하는 트랜지스터의 게이트 산화막을 파괴시킬 수 있다.
또한, 백바이어스 전압(VBB) 레벨의 변동은 트랜지스터의 임계 전압을 변화시킴으로써 누설 전류를 증가시킬 뿐만 아니라, 래치-업(latch-up)과 같은 치명적인 문제점을 발생시켜 장치의 전반적인 오동작을 야기한다.
또한, 저전압 및 저전력으로 이동해 가고 있는 현 시점에서 전압 발생기의 레벨 안정화는 중요하다.
이에 본 발명은 상기한 바와 같은 종래의 제 문제점들을 해소시키기 위하여 창안된 것으로, 전압 발생 회로에서 전압 발생기를 효율적으로 동작시키기 위하여 검출 레벨을 다원화하여 제어함으로써, 레벨 변동을 최소화하여 장치의 전체적인 동작에 영향을 미치는 노이즈를 감소시키고 장치의 신뢰성을 증진시킴과 동시에 전력 소모를 줄일 수 있도록 한, 다중 레벨 검출에 의한 다중 구동 장치 및 그 방법을 제공하는데 그 목적이 있다.
도 1 의 (a) 및 (b)는 종래의 일반적인 전압 발생 회로의 블록 구성도 및 개념도,
도 2 의 (a) 및 (b)는 본 발명에 따른 다중 레벨 검출에 의한 다중 구동 장치의 블록 구성도 및 개념도,
도 3 은 본 발명에 의한 여러 가지 VPP 레벨 검출 회로 블럭의 구성 예시도,
도 4 는 본 발명에 의한 여러 가지 VBB 레벨 검출 회로 블럭의 구성 예시도,
도 5 는 도 3 의 변형 예시도,
도 6 은 도 4 의 변형 예시도,
도 7 은 노아 게이트만을 사용한 제어 회로 블럭의 구현 예시도,
도 8 은 낸드 게이트만을 사용한 제어 회로 블럭의 구현 예시도,
도 9 의 (a) 및 (b)는 VPP 발생 회로에서 노아, 낸드 게이트를 모두 사용한 제어 회로 블럭의 구현 예시도,
도 10 의 (a) 및 (b)는 도 9 를 사용하여 구현한 회로의 일실시 예시도,
도 11 의 (a) 및 (b)는 도 9 를 사용하여 구현한 회로의 다른 실시 예시도,
도 12 는 VBB 발생 회로에서 노아, 낸드 게이트를 모두 사용한 제어 회로 블럭의 구현 예시도,
도 13 의 (a) 및 (b)는 도 12 를 사용하여 구현한 회로의 일실시 예시도,
도 14 의 (a) 및 (b)는 도 12 를 사용하여 구현한 회로의 다른 실시 예시도,
도 15 는 n개의 레벨 검출에 의한 제어 방법을 구현한 회로의 다른 실시 예시도,
도 16 은 오실레이터를 공유하고 지연 회로를 사용한 다중 구동 장치의 블록 구성도,
도 17 은 각기 다른 오실레이터를 사용하고 지연 회로를 사용한 다중 구동 장치의 블록 구성도이다.
< 도면의 주요부분에 대한 부호의 설명 >
100 : 레벨 검출 회로 블럭 200 : 제어 회로 블럭
300 : 발진 회로 블럭 400 : 발생 회로 블럭
101 : 레벨 검출부 102 : 레벨 전위 출력부
110, 120 : 제 1, 2 승압전압 레벨 검출부
130, 140 : 제 1, 2 백바이어스 전압 레벨 검출부
210 : 지연 회로 310 - 3n0 : 오실레이터
410 - 4n0 : 제너레이터
NOR : 노아 게이트 NAND : 낸드 게이트
Inv : 인버터
상기한 바와 같은 목적을 달성하기 위한 본 발명의 장치는, 기설정된 기준전압 레벨과 피드백 입력되는 승압전압(VPP) 또는 백바이어스 전압(VBB) 레벨을 비교하여 레벨 검출 신호를 출력하는 레벨 검출부와, 레벨 검출부로부터 레벨 검출 신호를 입력받아 두 개 이상의 서로 다른 레벨 전위 제어신호를 출력하는 레벨 전위 출력부를 구비하는 레벨 검출 회로 블록과, 레벨 검출 회로 블럭에서 인가되는 서로 다른 레벨 전위 제어신호를 논리 연산하고, 지연 회로를 사용하여 일정 지연 시간차에 따라 선택적인 인에이블 신호 및 발진 인에이블 신호를 출력하는 제어 회로블록과, 제어 회로 블럭으로부터 출력되는 발진 인에이블 신호에 의해 발진되어 전기적 진동을 갖는 발진 신호를 발생시키는 발진 회로 블럭 및 제어 회로 블록으로부터 인가되는 선택적인 인에이블 신호에 의해 구동 시점이 각각 다르게 제어되고, 발진 회로 블럭으로부터 출력되는 발진 신호에 의해 각각 동작되는 복수개의 제너레이터로 구성된 발생 회로 블럭을 구비함을 특징으로 한다.
또한, 상기한 바와 같은 목적을 달성하기 위한 본 발명은, 기설정된 기준전압 레벨과 피드백 입력되는 승압전압(VPP) 또는 백바이어스 전압(VBB) 레벨을 비교하여 레벨 검출 신호를 출력하는 제 1과정과, 제 1과정에서 출력된 레벨 검출 신호를 입력받아 두 개 이상의 서로 다른 레벨 전위 제어신호를 출력하는 제 2과정과, 제 2 과정에서 출력된 서로 다른 레벨 전위 제어신호를 논리연산하고, 일정지연 시간차에 따라 선택적인 인에이블 신호 및 발진 인에이블 신호를 출력하는 제 3 과정과, 제 3 과정에서 출력된 발진 인에이블 신호에 응답하여 오실레이터의 발진에 의해 전기적 진동을 갖는 발진 신호를 발생시키는 제 4 과정 및 제 3과정에서 인가되는 선택적인 인에이블 신호에 의해 구동시점이 각각 다르게 제어되고, 제 4 과정에서 출력되는 발진 신호에 의해 복수개의 전압 제너레이터를 독립적으로 구동시키는 제 5 과정으로 이루어짐을 특징으로 한다.
이하 본 발명의 동작 및 작용 효과를 첨부한 도면을 참조하여 상세히 설명한다.
본 발명에 따른 다중 레벨 검출에 의한 다중 구동 장치는 도 2 의 (a)에 도시한 바와 같이, 입력되는 승압전압 또는 백바이어스 전압을 수신하여 서로 다른레벨 전위를 검출하는 레벨 검출 회로 블럭(100)과, 레벨 검출 회로 블럭(100)에서 검출된 전위에 따라 각각의 제너레이터의 동작을 제어하는 제어 회로 블록(200)과, 제어 회로 블럭(200)으로부터 출력되는 인에이블 신호에 의해 발진되어 전기적 진동을 발생시키는 발진 회로 블럭(300) 및 제어 회로 블럭(200)의 제어를 받아 발진 회로 블럭(300)으로부터 출력되는 발진 출력에 의해 동작되는 여러 제너레이터로 구성된 발생 회로 블럭(400)을 구비한다.
상기와 같이 구성된, 본 발명에 따른 다중 레벨 검출에 의한 다중 구동 장치의 동작 원리를 상세히 설명하면 다음과 같다.
본 발명은, 하나의 레벨을 감지하여 동시에 여러 개의 제너레이터를 동작시킴으로써 발생되던 전력소모와 레벨 변동을 해결하기 위하여, 검출 레벨을 다원화하여 효율적으로 제너레이터 회로를 동작시켜 변동을 최소로 함과 동시에 불필요한 전력소모를 줄일 수 있도록 하기 위해서 제안되었다.
여기에서 기존의 방식과는 달리, 제어 회로 블럭(200)에서 각각의 제너레이터를 제어할 수 있는 신호를 출력시키며, 승압전압(VPP) 레벨 검출 회로 블럭(100)에서 여러 개의 레벨(본 예에서는 2개)을 만들어 내는 방법을 나타내고 있다.
도 3 은 본 발명에서 제안된 승압전압(VPP) 레벨 검출 회로 블럭(100)을 간략히 나타낸 것이다.
도 3 에 도시한 바와 같이, 피드백 전압에 따라 온/오프 스위칭 동작하는 스위칭 트랜지스터부를 구비한 레벨 검출부(101)와 ; 상기 레벨 검출부(101)의 출력 전압을 인버터에 의해 서로 다른 레벨 전위를 출력하는 레벨 전위 출력부(102)를포함하여 구비한다.
먼저, 도 3 의 (a)를 살펴보면, 제 1 인버터(Inv 1)와 제 2 인버터(Inv 2)의 스위칭 포인트를 달리해서 레벨 1 과 레벨 2를 얻는 방법을 나타내고 있다.
그리고, 도 3 의 (b), (c), (d)는 같은 스위칭 포인트를 제 1 인버터(Inv 1)와 제 2 인버터(Inv 2)를 이용하여 레벨 1 과 레벨 2를 얻는 다른 구현 예를 나타낸 것이다.
본 예에서는 레벨 2가 레벨 1 보다 항상 크다고 가정한다.
승압전압(VPP) 레벨 검출 회로 블럭(100)의 동작을 간략히 설명하면, 승압전압(VPP)이 피드백(feedback)되어 레벨 1 보다 낮은 전압이 들어오는 경우, 레벨 검출부(101)의 M1은 "로우"가 되므로 F1 노드는 "하이"가 되어, 레벨 전위 출력부(102)의 제 1 인버터(Inv 1)와 제 2 인버터(Inv 2)에 의해서 레벨 1 과 레벨 2가 모두 "로우"로 된다.
레벨 1 과 레벨 2를 제어 회로 블럭(200)에서 받아들여, 발생 회로 블럭(400)의 제 1, 2 제너레이터(410, 420)를 동작시킨다.
반면에, 레벨 1 보다 높고 레벨 2 보다 낮은 승압전압(VPP)이 피드백되어 들어오면, 레벨 검출부(101)의 M1은 "하이와 로우의 중간값"을 가지고 있으므로, F1 노드는 제 1 인버터(Inv 1)에 의해서 레벨 1은 "하이"가 되고, 제 2 인버터(Inv 2)에 의해서 레벨 2는 "로우"가 된다.
따라서, 발생 회로 블럭(400)의 제 1 제너레이터(410)는 턴-오프되고, 제 2 제너레이터(420)는 턴-온 상태가 된다.
또한, 레벨 2 보다 높은 승압전압(VPP)이 피드백되어 들어오면, 레벨 검출부(101) M1은 "하이"가 되므로 F1 노드는 "로우"가 되어, 레벨 전위 출력부(102)의 제 1 인버터(Inv 1)와 제 2 인버터(Inv 2)에 의해서 레벨 1 과 레벨 2 모두 "하이" 값을 갖게 되므로, 발생 회로 블럭(400)의 제 1, 2 제너레이터(410, 420)가 모두 턴-오프 상태에 있게 된다.
도 4 에서는 일반적으로 사용되어 온 백바이어스 전압(VBB) 레벨 검출 회로 블럭(100)을 간략히 나타내었고, 여러 개의 레벨(본 예에서는 2개)을 만들어 내는 방법을 나타내고 있다.
도 3 에서와 마찬가지로 (a)는 두 인버터(Inv 1, 2)의 스위칭 포인트가 다르고, (b), (c), (d)는 두 인버터의 스위칭 포인트가 같다.
백바이어스 전압(VBB) 레벨 검출 회로 블럭(100)의 동작을 간략히 설명하면, 레벨 2 보다 높은 백바이어스 전압(VBB)이 피드백되어 들어오면, 레벨 검출부(101)의 F2 노드는 "하이"가 된다.
따라서, 제 1 인버터(Inv 1)와 제 2 인버터(Inv 2)에 의해서 레벨 1 과 레벨 2가 모두 "로우"로 되어, 발생 회로 블럭(400)의 제 1, 2 제너레이터(410, 420)를 동작시킨다.
또한, 레벨 2 보다 낮고 레벨 1 보다 높은 백바이어스 전압(VBB)이 피드백되어 들어오면, 레벨 1은 "로우"가 되고 레벨 2는 "하이"가 되어, 발생 회로 블럭(400)의 제 1 제너레이터(410)는 턴-온시키고, 제 2 제너레이터(420)는 턴-오프시킨다.
마지막으로, 레벨 1 보다 낮은 백바이어스 전압(VBB)이 피드백되어 들어오면, 레벨 검출부(101)의 F2 노드는 "로우"가 되므로 레벨 1 과 레벨 2 모두 다 "하이"가 되어, 발생 회로 블럭(400)의 제 1, 2 제너레이터(410, 420) 모두를 턴-오프시킨다.
도 5 는 각기 다른 제 1, 2 승압전압(VPP) 레벨 검출부(110, 120)를 사용하여 레벨 1 과 레벨 2를 얻는 것을 나타내었다.
승압전압(VPP)이 피드백(feedback)되어 레벨 1 보다 낮은 전압이 들어오는 경우, 제 1 승압전압(VPP) 레벨 검출부(110)의 M1 과 제 2 승압전압(VPP) 레벨 검출부(120)의 M2가 모두 "로우"가 되므로, F3 과 F4 노드는 모두 "하이"가 되어, 제 3 인버터(Inv 3)와 제 4 인버터(Inv 4)에 의해서 레벨 1 과 레벨 2가 모두 "로우"로 된다.
따라서, 상기 레벨 1 과 레벨 2를 제어 회로 블럭(200)에서 받아들여, 발생 회로 블럭(400)의 제 1, 2 제너레이터(410, 420)를 동작시킨다.
반면에, 레벨 1 보다 높고 레벨 2 보다 낮은 승압전압(VPP)이 피드백되어 들어오면, 제 1 승압전압(VPP) 레벨 검출부(110)의 M1은 "하이"가 되고, 제 2 승압전압(VPP) 레벨 검출부(120)의 M2는 "로우"가 된다.
따라서, F3 노드는 "로우"가 되고 F4 노드는 "하이"가 되어, 제 3 인버터(Inv 3)를 통하여 레벨 1은 "하이"가 되고, 제 4 인버터(Inv 4)에 의해서 레벨 2는 "로우"로 된다.
상기 레벨 1 과 레벨 2 를 제어 회로 블럭(200)에서 받아들여, 발생 회로 블럭(400)의 제 1 제너레이터(410)는 턴-오프되고, 제 2 제너레이터(420)는 턴-온 상태가 된다.
또한, 레벨 2 보다 높은 승압전압(VPP)이 피드백되어 들어오면, 제 1 승압전압(VPP) 레벨 검출부(110)의 M1 과 제 2 승압전압(VPP) 레벨 검출부(120)의 M2가 모두 "하이"가 되므로, F3 과 F4 노드는 모두 "로우"가 되어, 제 3 인버터(Inv 3)와 제 4 인버터(Inv 4)에 의해서 레벨 1 과 레벨 2가 모두 "하이" 값을 갖게 되므로서, 발생 회로 블럭(400)의 제 1, 2 제너레이터(410, 420)가 모두 턴-오프 상태에 있게 된다.
도 6 은 각기 다른 제 1, 2 백바이어스 전압(VBB) 레벨 검출부(130, 140)를 사용하여 레벨 1 과 레벨 2를 얻는 것을 나타내었다.
백바이어스 전압(VBB)이 피드백(feedback)되어 레벨 1 보다 낮은 전압이 들어오는 경우, 제 1 백바이어스 전압(VBB) 레벨 검출부(130)의 F5 노드와 제 2 백바이어스 전압(VBB) 레벨 검출부(140)의 F6 노드가 모두 "하이"가 되어, 제 5 인버터(Inv 5)와 제 6 인버터(Inv 6)에 의해서 레벨 1 과 레벨 2가 모두 "로우"로 된다.
따라서, 상기 레벨 1 과 레벨 2를 제어 회로 블럭(200)에서 받아들여, 발생 회로 블럭(400)의 제 1, 2 제너레이터(410, 420)를 동작시킨다.
반면에, 레벨 1 보다 높고 레벨 2 보다 낮은 백바이어스 전압(VBB)이 피드백되어 들어오면, 제 1 백바이어스 전압(VBB) 레벨 검출부(130)의 F5 노드는 "로우"가 되고, 제 2 백바이어스 전압(VBB) 레벨 검출부(140)의 F6 노드는 "하이"가 되어, 제 5 인버터(Inv 5)를 통하여 레벨 1은 "하이"가 되고, 제 6 인버터(Inv 6)에 의해서 레벨 2는 "로우"로 된다.
상기 레벨 1 과 레벨 2 를 제어 회로 블럭(200)에서 받아들여, 발생 회로 블럭(400)의 제 1 제너레이터(410)는 턴-오프되고, 제 2 제너레이터(420)는 턴-온 상태가 된다.
또한, 레벨 2 보다 높은 백바이어스 전압(VBB)이 피드백되어 들어오면, 제 1 백바이어스 전압(VBB) 레벨 검출부(130)의 F5 노드와 제 2 백바이어스 전압(VBB) 레벨 검출부(140)의 F6 노드가 모두 "로우"가 되어, 제 5 인버터(Inv 5)와 제 6 인버터(Inv 6)에 의해서 레벨 1 과 레벨 2가 모두 "하이"로 된다.
따라서, 발생 회로 블럭(400)의 제 1, 2 제너레이터(410, 420)가 모두 턴-오프 상태에 있게 된다.
도 7에서는 제어 회로 블럭(200)을 노아 게이트(NOR1)를 사용하여 구현하였다.
도 7에 도시한 바와 같이, 인버터(Inv 7)를 통하여 역변환된 레벨 1 과 인버터(Inv 8)를 통하여 역변환된 레벨 2를 반전 논리 합 연산하는 노아 게이트(NOR1)와 ; 상기 노아 게이트(NOR1)의 출력을 역변환하여 발진 회로 블럭(300)으로 오실레이터 인에이블 신호(EN)를 출력하는 인버터(Inv 9)로 구성한다.
도 8에서는 상기 제어 회로 블럭(200)을 낸드 게이트(NAND1)를 사용하여 구현한 예를 보인 것이다.
도 8에 도시한 바와 같이, 상기 레벨 검출 회로 블럭(100)으로부터 출력된레벨 1 과 상기 레벨 검출 회로 블럭(100)으로부터 출력된 레벨 2를 반전 논리 곱 연산하여 발진 회로 블럭(300)으로 오실레이터 인에이블 신호(EN)를 출력하는 낸드 게이트(NAND1)와 ; 상기 레벨 검출 회로 블럭(100)으로부터 출력된 레벨 1을 역변환시켜 발생 회로 블럭(400)의 제 1 제너레이터(410)로 인에이블 신호(EN1)를 출력하는 인버터(Inv 7) 및 ; 상기 레벨 검출 회로 블럭(100)으로부터 출력된 레벨 2를 역변환시켜 발생 회로 블럭(400)의 제 2 제너레이터(420)로 인에이블 신호(EN2)를 출력하는 인버터(Inv 8)를 포함하여 구성한다.
도 7 과 도 8 에서 알 수 있듯이 기존의 방식과는 달리, 각각의 제너레이터(410, 420)를 독립적으로 제어할 수 있게 함으로써 전력소모를 줄였고, 허용 레벨(VPP에서는 레벨 1, VBB에서는 레벨 2)을 벗어났을 때에는 모든 제너레이터(410, 420)를 동작시킴으로써, 허용 레벨을 벗어나지 못하게 만들었을 뿐만 아니라, 레벨이 허용 범위에 있을 때에는 일부(본 예에서는 하나)의 제너레이터를 동작시킴으로써, 변동(fluctuation)을 최소화하도록 하였다.
도 9에서는 승압전압(VPP) 발생 회로에서 제어 회로 블럭(200)을 낸드 게이트(NAND2)와 노아 게이트(NOR2)를 모두 사용하여 구현한 회로를 보였다.
도 9의 (a)에 도시한 바와 같이, 상기 레벨 검출 회로 블럭(100)으로부터 출력된 레벨 1을 입력으로 반전 논리 합 연산하는 노아 게이트(NOR2)와 ; 상기 레벨 검출 회로 블럭(100)으로부터 출력된 레벨 2를 입력으로 반전 논리 곱 연산하는 낸드 게이트(NAND2) ; 상기 레벨 1을 역변환시켜 발생 회로 블럭(400)의 제 1 제너레이터(410)로 인에이블 신호(EN1)를 출력하는 인버터(Inv 10) ; 상기 노아게이트(NOR2)의 출력을 역변환시켜 상기 낸드 게이트(NAND2)의 타측 입력으로 입력하는 인버터(Inv 11) 및 ; 상기 낸드 게이트(NAND2)의 출력을 역변환시켜 상기 노아 게이트(NOR2)의 타측 입력으로 입력하는 인버터(Inv 12)를 포함하여 구성한다.
또한, 상기 낸드 게이트(NAND2)의 출력은 발진 회로 블럭(300)으로 오실레이터 인에이블 신호(EN)를 출력시킴과 아울러 발생 회로 블럭(400)의 제 2 제너레이터(420)로 인에이블 신호(EN2)를 출력시킨다
상기와 같이 구성한 회로의 동작 상태를 도표화하면 도 9의 (b)와 같다.
도 10 과 도 11에서는 본 발명의 다른 실시예에 관한 동작 특성을 도시해 놓았다.
즉, 레벨 검출 회로 블럭(100)의 레벨 전위 출력부(102)를 검출하고자 하는 레벨의 전위(여기서는 레벨 1 - 레벨 4)에 따라 인버터(Inv 13 - Inv 16)를 다원화하여 구성하고, 제어 회로 블럭(200)은 도 9에서와 같이 낸드 게이트(NAND3 - NAND8)와 노아 게이트(NOR3 - NOR8)를 모두 사용하여 구현한다.
상기와 같이 구현한 회로의 동작 특성은 도 10의 (b) 및 도 11의 (b)에 도시한 바와 같다.
도 12에서는 백바이어스 전압(VBB) 발생 회로에서 제어 회로 블럭(200)을 낸드 게이트(NAND9)와 노아 게이트(NOR9)를 사용하여 구현한 회로로, 그 구성은 도 9에 도시한 회로와 같다.
마찬가지로 도 12의 (b)에 이 회로의 동작 상태를 표로 만들어 놓았다.
도 13 과 도 14에서도 본 발명의 다른 실시예에 관한 동작 특성을 도시해 놓았다.
즉, 레벨 검출 회로 블럭(100)의 레벨 전위 검출부(102)를 검출하고자 하는 레벨의 전위(여기서는 레벨 1 - 레벨 4)에 따라 인버터(Inv 32 - Inv 35)를 다원화하여 구성하고, 제어 회로 블럭(200)은 도 9에서와 같이 낸드 게이트(NAND10 - NAND15)와 노아 게이트(NOR10 - NOR15)를 모두 사용하여 구현한다.
상기와 같이 구현한 회로의 동작 특성은 도 13의 (b) 및 도 14의 (b)에 도시한 바와 같다.
도 15에서는 레벨 검출 회로 블럭(100)에서 n개의 레벨(레벨 1 - 레벨 n)을 검출함으로써, 제어 회로 블럭(200)을 통하여 발생 회로 블럭(400)의 n개의 제너레이터(410 - 4n0)를 제어할 수 있음을 보이고 있다.
여기에서는 제어 회로 블럭(200)에서 발진 회로 블럭(300)의 각각의 오실레이터(310, 320 ..., 3n0)를 따로 제어하도록 나타나 있으나, n개의 오실레이터(310, 320 ... , 3n0)가 모두 필요한 것은 아니라 몇 개의 블럭으로 줄일 수 있으며, 또는 1개만을 사용하여 회로를 구현할 수도 있다.
도 16에서는 제어 회로 블럭(200)을 기존의 지연 회로(210)를 이용하여 구성하고, 발진 회로 블럭(300)의 오실레이터를 공유하여 다중 구동(multi-driving)할 수 있도록 하였으며, 도 17에서는 도 16 과 같은 방법이나 발진 회로 블럭(300)의 오실레이터(310, 320)를 공유하지 않고 다중 구동하는 구조를 나타내었다.
이상과 같이 본 발명에서는 칩 동작시에 제너레이터 회로에서 발생할 수 있는 큰 변동의 문제점을 해결하기 위해서, 검출 레벨을 다원화함과 동시에 각각의제너레이터 회로를 독립적으로 제어할 수 있게 함으로써, 전력의 낭비를 최소화하도록 하였다.
따라서, 승압전압/백바이어스 전압 변동에 의한 많은 문제점을 개선하여 제품 성능 향상과 불량 감소에 큰 효과가 있고, 불필요한 펌핑 동작을 방지함으로써 전력소모를 줄일 수 있다.
이상에서 상세히 설명한 바와 같이 본 발명은, 다중 레벨 검출에 의한 제어 구조를 사용함으로써 발생된 전압 레벨의 변동을 최소화하고, 전압 레벨의 변동을 최소화함으로써 장치의 전반적인 동작에 영향을 미치는 노이즈를 감소시키며, 장치의 신뢰성을 증진시킴과 동시에 전력소모를 줄일 수 있어 제품 성능을 향상시키는 효과가 있다.
또한, 장치의 동작에 큰 영향을 미치는 제너레이터가 레벨을 안정화시킴으로써, 승압전압/백바이어스 전압 변동에 의한 불량 감소로 수율을 증가시킬 수 있다.
아울러, 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (28)

  1. 기설정된 기준전압 레벨과 피드백 입력되는 승압전압(VPP) 또는 백바이어스 전압(VBB) 레벨을 비교하여 레벨 검출 신호를 출력하는 레벨 검출부와, 레벨 검출부로부터 레벨 검출 신호를 입력받아 두 개 이상의 서로 다른 레벨 전위 제어신호를 출력하는 레벨 전위 출력부를 구비하는 레벨 검출 회로 블럭;
    상기 레벨 검출 회로 블럭에서 인가되는 서로 다른 레벨 전위 제어신호를 논리 연산하고, 지연 회로를 사용하여 일정 지연 시간차에 따라 선택적인 인에이블 신호 및 발진 인에이블 신호를 출력하는 제어 회로 블럭;
    상기 제어 회로 블럭으로부터 출력되는 발진 인에이블 신호에 의해 발진되어 전기적 진동을 갖는 발진 신호를 발생시키는 발진 회로 블럭; 및
    상기 제어 회로 블럭으로부터 인가되는 선택적인 인에이블 신호에 의해 구동 시점이 각각 다르게 제어되고, 상기 발진 회로 블럭으로부터 출력되는 발진 신호에 의해 각각 동작되는 복수개의 제너레이터로 구성된 발생 회로 블럭을 구비함을 특징으로 하는 다중 레벨 검출에 의한 다중 구동 장치.
  2. 기설정된 기준전압 레벨과 피드백 입력되는 승압전압(VPP) 또는 백바이어스 전압(VBB) 레벨을 비교하여 제 1레벨 전위 제어신호를 출력하는 제 1레벨 검출부와, 기설정된 기준전압 레벨과 피드백 입력되는 승압전압(VPP) 또는 백바이어스 전압(VBB) 레벨을 비교하여 상기 제 1레벨 전위 제어신호와 상이한 제 2레벨 전위 제어신호를 출력하는 제 2레벨 검출부를 구비하는 레벨 검출 회로 블럭;
    상기 레벨 검출 회로 블럭에서 인가되는 제 1레벨 전위 제어신호와 제 2레벨 전위 제어신호를 논리 연산하고, 지연 회로를 사용하여 일정 지연 시간차에 따라 선택적인 인에이블 신호 및 발진 인에이블 신호를 출력하는 제어 회로 블럭;
    상기 제어 회로 블럭으로부터 출력되는 발진 인에이블 신호에 의해 발진되어 전기적 진동을 갖는 발진 신호를 발생시키는 발진 회로 블럭; 및
    상기 제어 회로 블록으로부터 인가되는 선택적인 인에이블 신호에 의해 구동 시점이 각각 다르게 제어되고, 상기 발진 회로 블럭으로부터 출력되는 발진 신호에 의해 각각 동작되는 복수개의 제너레이터로 구성된 발생 회로 블럭을 구비함을 특징으로 하는 다중 레벨 검출에 의한 다중 구동 장치.
  3. 제 1 항에 있어서,
    상기 레벨 검출 회로 블럭은,
    피드백 전압에 따라 온/오프 스위칭 동작하는 스위칭 트랜지스터부를 구비한 레벨 검출부로부터 인가된 출력 전압을 인버터에 의해 서로 다른 레벨 전위를 출력하는 레벨 전위 출력부를 포함하여 구비함을 특징으로 하는 다중 레벨 검출에 의한 다중 구동 장치.
  4. 제 3 항에 있어서,
    상기 레벨 전위 출력부는,
    스위칭 포인트가 다른 인버터를 사용하여 다중 레벨을 검출할 수 있도록 구비함을 특징으로 하는 다중 레벨 검출에 의한 다중 구동 장치.
  5. 제 3 항에 있어서,
    상기 레벨 전위 출력부는,
    스위칭 포인트가 같은 인버터와 저항을 사용하여 다중 레벨을 검출할 수 있도록 구비함을 특징으로 하는 다중 레벨 검출에 의한 다중 구동 장치.
  6. 제 3 항에 있어서,
    상기 레벨 전위 출력부는,
    트랜지스터 액티브 저항을 사용하여 다중 레벨을 검출할 수 있도록 구비함을 특징으로 하는 다중 레벨 검출에 의한 다중 구동 장치.
  7. 제 3 항에 있어서,
    상기 레벨 전위 출력부는,
    검출하고자 하는 레벨의 전위에 따라 인버터를 병렬 접속하여 구비함을 특징으로 하는 다중 레벨 검출에 의한 다중 구동 장치.
  8. 제 1 항에 있어서,
    상기 제어 회로 블럭은,
    인버터를 통하여 역변환된 제 1 레벨 전위 제어신호와 인버터를 통하여 역변환된 제 2 레벨 전위 제어신호를 논리 연산하는 노아 게이트;
    상기 노아 게이트의 출력을 역변환하여 상기 발진 회로 블럭으로 오실레이터 인에이블 신호를 출력하는 인버터를 사용하여,
    서로 다른 검출 레벨에 따라 각각의 제너레이터를 독립적으로 구동하는 것을 특징으로 하는 다중 레벨 검출에 의한 다중 구동 장치.
  9. 제 1 항에 있어서,
    상기 제어 회로 블럭은,
    상기 레벨 검출 회로 블럭으로부터 출력된 제 1 레벨 전위 제어신호와, 제 2 레벨 전위 제어신호를 논리 연산하여 발진 회로 블럭으로 오실레이터 인에이블 신호를 출력하는 낸드 게이트와 ;
    상기 레벨 검출 회로 블럭으로부터 출력된 제 1레벨 전위 제어신호를 역변환시켜 발생 회로 블럭의 제 1 제너레이터로 인에이블 신호를 출력하는 인버터 ; 및
    상기 레벨 검출 회로 블럭으로부터 출력된 제 2레벨 전위 제어신호를 역변환시켜 발생 회로 블럭의 제 2 제너레이터로 인에이블 신호를 출력하는 인버터를 사용하여,
    서로 다른 검출 레벨에 따라 각각의 제너레이터를 독립적으로 구동하는 것을 특징으로 하는 다중 레벨 검출에 의한 다중 구동 장치.
  10. 제 1 항에 있어서,
    상기 제어 회로 블럭은,
    상기 레벨 검출 회로 블럭으로부터 출력된 제 1레벨 전위 제어신호를 입력으로 논리 연산하는 노아 게이트와 ;
    상기 레벨 검출 회로 블럭으로부터 출력된 제 2레벨 전위 제어신호를 입력으로 논리 연산하는 낸드 게이트 ;
    상기 제 1레벨 전위 제어신호를 역변환시켜 발생 회로 블럭의 제 1 제너레이터로 인에이블 신호를 출력하는 인버터 ;
    상기 노아 게이트의 출력을 역변환시켜 상기 낸드 게이트의 타측 입력으로 입력하는 인버터 ; 및
    상기 낸드 게이트의 출력을 역변환시켜 상기 노아 게이트의 타측 입력으로 입력하는 인버터를 사용하여 서로 다른 검출 레벨에 따라 각각의 제너레이터를 독립적으로 구동하는 것을 특징으로 하는 다중 레벨 검출에 의한 다중 구동 장치.
  11. 제 1 항에 있어서,
    상기 발진 회로 블럭은,
    오실레이터를 공유하여 다중 구동하는 것을 특징으로 하는 다중 레벨 검출에 의한 다중 구동 장치.
  12. 제 1 항에 있어서,
    상기 발진 회로 블럭은,
    오실레이터를 공유하지 않고 독립적으로 사용하여 제어하는 것을 특징으로 하는 다중 레벨 검출에 의한 다중 구동 장치.
  13. 제 1 항에 있어서,
    상기 발생 회로 블럭은,
    다수개의 제너레이터를 사용하여 각각의 제너레이터를 공유하지 않고 독립적으로 구동하는 것을 특징으로 하는 다중 레벨 검출에 의한 다중 구동 장치.
  14. 기설정된 기준전압 레벨과 피드백 입력되는 승압전압(VPP) 또는 백바이어스 전압(VBB) 레벨을 비교하여 레벨 검출 신호를 출력하는 제 1과정;
    상기 제 1 과정에서 검출된 레벨 검출 신호를 입력받아 두 개 이상의 서로 다른 레벨 전위 제어신호를 출력하는 제 2과정;
    상기 제 2 과정에서 출력된 서로 다른 레벨 전위 제어신호를 논리연산하고, 일정 지연 시간차에 따라 선택적인 인에이블 신호 및 발진 인에이블 신호를 출력하는 제 3 과정;
    상기 제 3 과정에서 출력되는 발진 인에이블 신호에 응답하여 오실레이터의 발진에 의해 전기적 진동을 갖는 발진 신호를 발생시키는 제 4 고정 ; 및
    상기 제 3과정에서 인가되는 선택적인 인에이블 신호에 의해 구동시점이 각각 다르게 제어되고, 상기 제 4 과정에서 출력되는 발진 신호에 의해 복수개의 전압 제너레이터를 독립적으로 구동시키는 제 5 과정으로 이루어짐을 특징으로 하는 다중 레벨 검출에 의한 다중 구동 방법.
  15. 제 14 항에 있어서,
    상기 제 3 과정은,
    상기 제 2과정에서 출력된 제 4레벨 전위 제어신호와 제 3레벨 전위 제어신호를 논리연산하여 제 3인에이블 신호를 출력하는 단계;
    상기 제 2과정에서 출력된 제 4레벨 전위 제어신호와 제 3레벨 전위 제어신호를 논리연산하고, 제 4레벨 전위 제어신호와 제 2레벨 전위 제어신호를 논리연산하여 제 3인에이블 신호 및 제 2인에이블 신호를 출력하는 단계;
    상기 제 2과정에서 출력된 제 4레벨 전위 제어신호와 제 3레벨 전위 제어신호를 논리연산하고, 제 4레벨 전위 제어신호와 제 2레벨 전위 제어신호를 논리연산하며, 제 4레벨 전위 제어신호와 제 1레벨 전위 제어신호를 논리연산하여 제 3인에 이블 신호, 제 2인에이블 신호 및 제 1인에이블 신호를 출력하는 단계; 및
    상기 제 2과정에서 출력된 제 4레벨 전위 제어신호와 제 3레벨 전위 제어신호를 논리연산하고, 제 4레벨 전위 제어신호와 제 2레벨 전위 제어신호를 논리연산하여 제 3인에이블 신호 및 제 2인에이블 신호를 출력하는 단계를 포함하여 이루어짐을 특징으로 하는 다중 레벨 검출에 의한 다중 구동 방법.
  16. 제 14 항에 있어서,
    상기 제 3 과정은,
    상기 제 2과정에서 출력된 제 4레벨 전위 제어신호와 제 3레벨 전위 제어신호를 논리연산하여 제 3인에이블 신호를 출력하는 단계;
    상기 제 2과정에서 출력된 제 4레벨 전위 제어신호와 제 3레벨 전위 제어신호를 논리연산하고, 제 3레벨 전위 제어신호와 제 2레벨 전위 제어신호를 논리연산하여 제 3인에이블 신호 및 제 2인에이블 신호를 출력하는 단계;
    상기 제 2과정에서 출력된 제 4레벨 전위 제어신호와 제 3레벨 전위 제어신호를 논리연산하고, 제 3레벨 전위 제어신호와 제 2레벨 전위 제어신호를 논리연산하며, 제 2레벨 전위 제어신호와 제 1레벨 전위 제어신호를 논리연산하여 제 3인에 이블 신호, 제 2인에이블 신호 및 제 1인에이블 신호를 출력하는 단계;
    상기 제 2과정에서 출력된 제 4레벨 전위 제어신호와 제 3레벨 전위 제어신호를 논리연산하고, 제 3레벨 전위 제어신호와 제 2레벨 전위 제어신호를 논리연산하여 제 3인에이블 신호 및 제 2인에이블 신호를 출력하는 단계; 및
    상기 제 2과정에서 출력된 제 4레벨 선위 제어신호와 제 3레벨 전위 제어신호를 논리연산하여 제 3인에이블 신호를 출력하는 단계를 포함하여 이루어짐을 특징으로 하는 다중 레벨 검출에 의한 다중 구동 방법.
  17. 제 14 항에 있어서,
    상기 제 3과정은,
    상기 제 2과정에서 출력된 제 1레벨 전위 제어신호와 제 4레벨 전위 제어신호를 논리연산하여 제 3인에이블 신호를 출력하는 단계;
    상기 제 2과정에서 출력된 제 1레벨 전위 제어신호와 제 4레벨 전위 제어신호를 논리연산하고, 제 1레벨 전위 제어신호와 제 3레벨 전위 제어신호를 논리연산하여 제 3인에이블 신호 및 제 2인에이블 신호를 출력하는 단계;
    상기 제 2과정에서 출력된 제 1레벨 전위 제어신호와 제 4레벨 전위 제어신호를 논리연산하고, 제 1레벨 전위 제어신호와 제 3레벨 전위 제어신호를 논리연산하며, 제 1레벨 전위 제어신호와 제 2레벨 전위 제어신호를 논리연산하여 제 3인에 이블 신호, 제 2인에이블 신호 및 제 1인에이블 신호를 출력하는 단계; 및
    상기 제 2과정에서 출력된 제 1레벨 전위 제어신호와 제 4레벨 전위 제어신호를 논리연산하고, 제 1레벨 전위 제어신호와 제 3레벨 전위 제어신호를 논리연산하여 제 3인에이블 신호 및 제 2인에이블 신호를 출력하는 단계를 포함하여 이루어짐을 특징으로 하는 다중 레벨 검출에 의한 다중 구동 방법.
  18. 제 14 항에 있어서,
    상기 제 3 과정은,
    상기 제 2과정에서 출력된 제 1레벨 전위 제어신호와 제 2레벨 전위 제어신호를 논리연산하여 제 3인에이블 신호를 출력하는 단계;
    상기 제 2과정에서 출력된 제 1레벨 전위 제어신호와 제 2레벨 전위 제어신호를 논리연산하고, 제 2레벨 전위 제어신호의 제 3레벨 전위 제어신호를 논리연산하여 제 3인에이블 신호 및 제 2인에이블 신호를 출력하는 단계;
    상기 제 2과정에서 출력된 제 1레벨 전위 제어신호와 제 2레벨 전위 제어신호를 논리연산하고, 제 2레벨 전위 제어신호와 제 3레벨 전위 제어신호를 논리연산하며, 제 3레벨 전위 제어신호와 제 4레벨 전위 제어신호를 논리연산하여 제 3인에이블 신호, 제 2인에이블 신호 및 제 1인에이블 신호를 출력하는 단계;
    상기 제 2과정에서 출력된 제 1레벨 전이 제어신호와 제 2레벨 전위 제어신호를 논리연산하고, 제 2레벨 전위 제어신호와 제 3레벨 전위 제어신호를 논리연산하여 제 3인에이블 신호 및 제 2인에이블 신호를 출력하는 단계; 및
    상기 제 2과정에서 출력된 제 1레벨 전위 제어신호와 제 2레벨 전위 제어신호를 논리연산하여 제 3인에이블 신호를 출력하는 단계를 포함하여 이루어짐을 특징으로 하는 다중 레벨 검출에 의한 다중 구동 방법.
  19. 제 2항에 있어서,
    상기 제 1 및 제 2레벨 검출부는
    피드백 되는 전압에 따라 온/오프 스위칭 동작하는 제 1 및 제 2스위칭 트랜지스터부; 및
    상기 제 1 및 제 2스위칭 트랜지스터부로부터 인가된 출력 전압에 따라 각각 제 1레벨 전위 제어신호 및 제 2레벨 전위 제어신호를 출력하는 제 1 및 제 2레벨 전위 출력부를 포함하는 것을 특징으로 하는 다중 레벨 검출에 의한 다중 구동 장치.
  20. 제 2항에 있어서,
    상기 제어 회로 블럭은,
    인버터를 통하여 역변환된 제 1레벨 전위 제어신호와 인버터를 통하여 역변환된 제 2레벨 전위 제어신호를 논리 연산하는 노아 게이트;
    상기 노아 게이트의 출력을 역변환하여 상기 발진 회로 블럭으로 오실레이터 인에이블 신호를 출력하는 인버터를 사용하여,
    서로 다른 검출 레벨에 따라 각각의 제너레이터를 독립적으로 구동하는 것을 특징으로 하는 다중 레벨 검출에 의한 다중 구동 장치.
  21. 제 2 항에 있어서,
    상기 제어 회로 블럭은,
    상기 레벨 검출 회로 블럭으로부터 출력된 제 1레벨 전위 제어신호와, 제 2레벨 전위 제어신호를 논리 연산하여 발진 회로 블럭으로 오실레이터 인에이블 신호를 출력하는 낸드 게이트와 ;
    상기 레벨 검출 회로 블럭으로부터 출력된 제 1레벨 전위 제어신호를 역변환시켜 발생 회로 블럭의 제 1 제너레이터로 인에이블 신호를 출력하는 인버터 ; 및
    상기 레벨 검출 회로 블럭으로부터 출력된 제 2레벨 전위 제어신호를 역변환시켜 발생 회로 블럭의 제 2 제너레이터로 인에이블 신호를 출력하는 인버터를 사용하여,
    서로 다른 검출 레벨에 따라 각각의 제너레이터를 독립적으로 구동하는 것을특징으로 하는 다중 레벨 검출에 의한 다중 구동 장치.
  22. 제 2항에 있어서,
    상기 제어 회로 블럭은,
    상기 레벨 검출 회로 블럭으로부터 출력된 제 1레벨 전위 제어신호를 입력으로 논리 연산하는 노아 게이트와 ;
    상기 레벨 검출 회로 블럭으로부터 출력된 제 2레벨 전위 제어신호를 입력으로 논리 연산하는 낸드 게이트 ;
    상기 제 1레벨 전위 제어신호를 역변환시켜 발생 회로 블럭의 제 1 제너레이터로 인에이블 신호를 출력하는 인버터 ;
    상기 노아 게이트의 출력을 역변환시켜 상기 낸드 게이트의 타측 입력으로 입력하는 인버터 ; 및
    상기 낸드 게이트의 출력을 역변호나시켜 상기 노아 게이트의 타측 입력으로 입력하는 인버터를 사용하여 서로 다른 검출 레벨에 따라 각각의 제너레이터를 독립적으로 구동하는 것을 특징으로 하는 다중 레벨 검출에 의한 다중 구동 장치.
  23. 제 2항에 있어서,
    상기 발진 회로 블럭은,
    오실에이터를 공유하여 다중 구동하는 것을 특징으로 하는 다중 레벨 검출에 의한 다중 구동 장치.
  24. 제 2항에 있어서,
    상기 발진 회로 블럭은,
    오실레이터를 공유하지 않고 독립적으로 사용하여 제어하는 것을 특징으로 하는 다중 레벨 검출에 의한 다중 구동 장치.
  25. 제 2항에 있어서,
    상기 발생 회로 블럭은,
    다수개의 제너레이터를 사용하여 각각의 제너레이터를 공유하지 않고 독립적으로 구동하는 것을 특징으로 하는 다중 레벨 검출에 의한 다중 구동 장치.
  26. 제 19항에 있어서,
    상기 제 1 및 제 2레벨 전위 출력부는
    스위칭 포인트가 다른 인버터를 사용하여 각각 제 1 및 제 2레벨 전위 제어신호를 출력하는 것을 특징으로 하는 다중 레벨 검출에 의한 다중 구동 장치.
  27. 제 19항에 있어서,
    상기 제 1 및 제 2레벨 전위 출력부는,
    스위칭 포인트가 같은 인버터와 저항을 사용하여 각각 제 1 및 제 2레벨 전위 제어신호를 출력하는 것을 특징으로 하는 다중 레벨 검출에 의한 다중 구동 장치.
  28. 제 19항에 있어서,
    상기 제 1 및 제 2레벨 전위 출력부는,
    트랜지스터 액티브 저항을 사용하여 각각 제 1 및 제 2레벨 전위 제어신호를 출력하는 것을 특징으로 하는 다중 레벨 검출에 의한 다중 구동 장치.
KR1019970081299A 1997-12-31 1997-12-31 다중레벨검출에의한다중구동장치및그방법 KR100319164B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019970081299A KR100319164B1 (ko) 1997-12-31 1997-12-31 다중레벨검출에의한다중구동장치및그방법
TW087121138A TW413979B (en) 1997-12-31 1998-12-18 A multi-driving apparatus by a multi-level detection and a method for controlling the same
US09/215,254 US6236261B1 (en) 1997-12-31 1998-12-18 Multi-driving apparatus by a multi-level detection and a method for controlling the same
US09/718,402 US6400216B1 (en) 1997-12-31 2000-11-24 Multi-driving apparatus by a multi-level detection and a method for controlling the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970081299A KR100319164B1 (ko) 1997-12-31 1997-12-31 다중레벨검출에의한다중구동장치및그방법

Publications (2)

Publication Number Publication Date
KR19990061045A KR19990061045A (ko) 1999-07-26
KR100319164B1 true KR100319164B1 (ko) 2002-04-22

Family

ID=19530553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970081299A KR100319164B1 (ko) 1997-12-31 1997-12-31 다중레벨검출에의한다중구동장치및그방법

Country Status (3)

Country Link
US (2) US6236261B1 (ko)
KR (1) KR100319164B1 (ko)
TW (1) TW413979B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002056678A (ja) * 2000-08-14 2002-02-22 Mitsubishi Electric Corp 基板バイアス電圧発生回路
KR100680441B1 (ko) * 2005-06-07 2007-02-08 주식회사 하이닉스반도체 안정적인 승압 전압을 발생하는 승압 전압 발생기
KR100821570B1 (ko) * 2005-11-29 2008-04-14 주식회사 하이닉스반도체 고전압 발생 장치
KR100757933B1 (ko) * 2006-07-20 2007-09-11 주식회사 하이닉스반도체 반도체 집적 회로의 내부 전압 생성 장치 및 방법
US7427890B2 (en) * 2006-12-29 2008-09-23 Atmel Corporation Charge pump regulator with multiple control options

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960025765A (ko) * 1994-12-31 1996-07-20 김주용 전압 검출 회로
JPH08237938A (ja) * 1995-02-28 1996-09-13 Mitsubishi Electric Corp 内部電圧発生回路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6159688A (ja) 1984-08-31 1986-03-27 Hitachi Ltd 半導体集積回路装置
JPH0817033B2 (ja) * 1988-12-08 1996-02-21 三菱電機株式会社 基板バイアス電位発生回路
KR910004737B1 (ko) * 1988-12-19 1991-07-10 삼성전자 주식회사 백바이어스전압 발생회로
KR920010749B1 (ko) * 1989-06-10 1992-12-14 삼성전자 주식회사 반도체 집적소자의 내부전압 변환회로
KR950002015B1 (ko) * 1991-12-23 1995-03-08 삼성전자주식회사 하나의 오실레이터에 의해 동작되는 정전원 발생회로
KR960005387Y1 (ko) 1992-09-24 1996-06-28 문정환 반도체 메모리의 번 인 테스트(Burn-In Test) 장치
KR950006067Y1 (ko) * 1992-10-08 1995-07-27 문정환 반도체 메모리 장치
JP3253726B2 (ja) * 1993-02-26 2002-02-04 株式会社東芝 半導体記憶装置の基板バイアス発生回路および基板バイアスレベルの制御方法
US5461591A (en) 1993-12-02 1995-10-24 Goldstar Electron Co., Ltd. Voltage generator for semiconductor memory device
KR0165386B1 (ko) 1995-04-24 1999-02-01 김광호 반도체장치의 내부 승압회로
KR0172370B1 (ko) * 1995-12-30 1999-03-30 김광호 다단펌핑 머지드 펌핑전압 발생회로
JP2917914B2 (ja) * 1996-05-17 1999-07-12 日本電気株式会社 昇圧回路
TW423162B (en) * 1997-02-27 2001-02-21 Toshiba Corp Power voltage supplying circuit and semiconductor memory including the same
JP3090097B2 (ja) * 1997-06-30 2000-09-18 日本電気株式会社 昇圧回路及びその制御方法
KR100293637B1 (ko) * 1998-10-27 2001-07-12 박종섭 드레인 전압 펌핑 회로
US6275096B1 (en) * 1999-12-14 2001-08-14 International Business Machines Corporation Charge pump system having multiple independently activated charge pumps and corresponding method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960025765A (ko) * 1994-12-31 1996-07-20 김주용 전압 검출 회로
JPH08237938A (ja) * 1995-02-28 1996-09-13 Mitsubishi Electric Corp 内部電圧発生回路

Also Published As

Publication number Publication date
TW413979B (en) 2000-12-01
US6236261B1 (en) 2001-05-22
US6400216B1 (en) 2002-06-04
KR19990061045A (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
KR100382624B1 (ko) 노이즈의 영향을 적게 받는 반도체 장치
KR19980015331A (ko) 반도체 메모리 장치의 복수 레벨 전압 발생기
US7304528B2 (en) Charge pump with speed control
US6304120B1 (en) Buffer circuit operating with a small through current and potential detecting circuit using the same
KR100319164B1 (ko) 다중레벨검출에의한다중구동장치및그방법
KR19980058192A (ko) 반도체 메모리 소자의 기판 전압 발생 회로
KR100521385B1 (ko) 고전압 발생 회로 및 그것을 포함한 반도체 메모리 장치
KR100626387B1 (ko) 반도체 메모리 장치의 발진회로
KR100616496B1 (ko) 동작모드에 따라 파워라인 연결 방식을 달리한 반도체메모리소자의 파워공급 제어장치
US6742132B2 (en) Method and apparatus for generating a clock signal having a driven oscillator circuit formed with energy storage characteristics of a memory storage device
KR0167680B1 (ko) 반도체 메모리 장치의 내부전원전압 발생회로
KR100398575B1 (ko) 반도체 메모리 장치의 고전압 발생회로
KR100555460B1 (ko) 승압회로 및 그 구동방법
KR100228770B1 (ko) 백 바이어스 전압 발생기
KR0132023B1 (ko) 다단 펌프회로를 이용한 전압 발생기
KR100206942B1 (ko) 출력 버퍼회로
KR100415101B1 (ko) 반도체 메모리의 승압전압 발생기
KR950003391B1 (ko) 링 발진기와 고전압 전위검출회로를 가진 고전압 발생회로
KR0183874B1 (ko) 반도체 메모리장치의 내부 전원전압 발생회로
KR960001858B1 (ko) 반도체 메모리 장치의 데이타 출력 구동 회로
KR100218247B1 (ko) 고전압 발생기
KR100313497B1 (ko) 내부전원공급기의전원전송스위치및제어회로
KR910009556B1 (ko) 백 바이어스 전압발생회로
KR100518240B1 (ko) 반도체 메모리의 기판전압 발생회로
KR960009950B1 (ko) 반도체 소자용 고전위 발생기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131122

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20141126

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee