KR960005387Y1 - 반도체 메모리의 번 인 테스트(Burn-In Test) 장치 - Google Patents

반도체 메모리의 번 인 테스트(Burn-In Test) 장치 Download PDF

Info

Publication number
KR960005387Y1
KR960005387Y1 KR92018222U KR920018222U KR960005387Y1 KR 960005387 Y1 KR960005387 Y1 KR 960005387Y1 KR 92018222 U KR92018222 U KR 92018222U KR 920018222 U KR920018222 U KR 920018222U KR 960005387 Y1 KR960005387 Y1 KR 960005387Y1
Authority
KR
South Korea
Prior art keywords
burn
state
signal
voltage
power supply
Prior art date
Application number
KR92018222U
Other languages
English (en)
Other versions
KR940008674U (ko
Inventor
최영근
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR92018222U priority Critical patent/KR960005387Y1/ko
Priority to US08/125,574 priority patent/US5452253A/en
Priority to JP23758693A priority patent/JP3397850B2/ja
Priority to DE4332618A priority patent/DE4332618B4/de
Publication of KR940008674U publication Critical patent/KR940008674U/ko
Application granted granted Critical
Publication of KR960005387Y1 publication Critical patent/KR960005387Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing

Abstract

내용없음.

Description

반도체 메모리의 번 인 테스트(Burn-In Test) 장치
제1도는 종래 반도체 메모리의 번 인 테스트 장치의 블럭도.
제2도는 본 고안에 따른 반도체 메모리의 번 인 테스트 장치의 블럭도.
제3도는 본 고안에 따른 타이밍도.
제4도는 본 고안에 따른 내부전압 및 외부전원과의 관계도.
* 도면의 주요부분에 대한 부호의 설명
10 : 기준전압 발생기 20 : 전원전압 감지부
30 : 내부전압 발생기 40 : 전압 구동부
50 : 메모리 어레이 60 : 타이밍 발생기
70 : 감지기 제어부 80 : 번 인 감지부
/RAS : 로우 어드레스 스트로브(Low Address Strob) 신호
/CAS : 컬럼 어드레스 스트로브(Column Address Strob) 신호
/WE : 라이트 인에이블(Write Enable) 신호
/BITM : 번 인 테스트 모드(Burn - In Test Mode) 신호
WCBR : 라이트 인에이블 /CAS 이전의 /RAS 리프레시(refresh) 신호
CBR : /CAS 이전의(before) /RAS 리프레시 신호
ROR : /RAS 온리 리프레시(only refresh)신호
VBIN : 번 인 전압 VCC : 외부전원(Burn-In Test)
본 고안은 반도체 메모리에서 초기 불량품을 걸러내기 위하여 수행되는 번 인 테스트(Burn-In Test)를 위한 번 인 테스트 장치에 관한 것으로, 특히 기존의 테스트 모드 타이밍과의 호환성을 유지하기 위하여 기존의 테스트 모드 타이밍과 외부전원이 전압레벨을 조합하여 반도체 메모리의 번 인 테스트의 시작과 해제를 가능하게 하고, 또한 번 인 테스트 모드 이외의 정상동작시에는 번 인 테스트 회로에 의한 대기상태에서의 전류 소모를 방지하도록 한 반도체 메모리의 번 인 테스트 장치에 관한 것이다.
디램과 같은 반도체 메모리의 번 인 테스트는 페키지 공정 후, 초기 불량 메모리 장치를 걸러내기 위하여 정상 동작 상태의 전압과 온도 보다 높은 전압과 높은 온도하에서 반도체 메모리를 동작시켜 테스트하는 것이다.
반도체 메모리의 번 인 테스트를 하기 위한 종래의 번 인 테스트 장치는 제1도에 도시된 바와 같이 전압을 감지하는 전원전압 감지부(20)와, 반도체 메모리의 내부전압을 발생시키기 위한 기준전압을 만들어내는 기준전압 발생기(10)와, 기준전압으로 부터 메모리 에레이(50)와 주변회로부에 필요한 각각의 내부전압을 발생시키는 내부전압 발생기(30)와, 상기 내부전압 발생기(30)의 출력전압을 메모리 에레이(50)와 주변회로로 공급하는 전압 구동부(40)와, 그리고 메모리 에레이(50)와 주변회로부로 구성된다.
즉, 기준전압 발생기(10)는 외부전원전압(VCC)을 이용하여 반도체 메모리의 내부전압을 발생시킬 때 기준이 되는 기준전압을 발생시키게 되며 반도체 메모리 에레이(50)가 번 인 테스트가 아닌 정상동작을 하는 외부전원전압(VCC)의 영역(정상동작영역)내에서는 기준전압 발생기(10)에서 만들어진 기준전압을 이용하여 일정한 내부전압이 외부전원전압(VCC)에 관계없이 내부전압 발생기(30)에서 발생된다.
이때 반도체 메모리 에레이(50)는 외부전원전압(VCC)에 관계없이 일정한 내부전압으로 동작하게 된다.
외부전원전압(VCC)이 정상동작영역을 넘어서 반도체 메모리 에레이(50)의 번 인 테스트에 사용되는 전압에 해당하는 일정 전압에 도달하면, 전원 전압 감지부(20)는 이를 감지하여 내부전압 발생기(30)에 번 인 테스트가 수행됨을 알리며, 전원전압 감지부(20)로 부터 번 인 테스트가 수행된다는 신호를 받은 내부전압 발생기(30)는 외부전원전압(VCC)에 관계없이 일정한 내부전압을 발생시키는 동작에서 외부전원전압(VCC)에 의해 내부전압이 변하는 모드로 그 특성이 변하게 되고 이때 반도체 메모리 에레이(50)는 외부에서 인가되는 외부 전원전압(VCC)에 의한 번 인 테스트 상태에 놓이게 된다.
상기와 같은 종래 반도체의 번 인 테스트 장치는 반도체 메모리의 외부전원전압(VCC)의 레벨을 감지하여 정상동작 또는 번 인 테스트 여부를 판단함에 따라서 외부전원의 전압을 감지하기 위한 전원전압 감지부가 항상 동작하여야 하므로 대기상태에서도 전류가 소비되는 단점을 갖고 있으며, 또한 외부전원전압(VCC)에 잡음이 인가되면 그 전압이 번 인 테스트로 잘못 인식되어 내부전압 발생기의 동작이 번 인 테스트와 같이 동작하게 될 위험성이 있어 전반적인 번 인 테스트 장치의 신뢰성이 저하되는 것이다.
본 고안은 상기와 같은 문제점을 해소하기 위하여 외부입력신호의 타이밍 조합에 의하여 짧은 펄스를 만들고 이 짧은 펄스에 의하여 전원전압(VCC)의 레벨을 감지하여 번 인 테스트 모드이외의 정상동작시, 전원전압 감지기와 같은 번 인 테스트 모드에서만 사용되는 회로에 의한 대기상태 전력소모를 없애기 위하여, 외부입력신호가 특정조건을 만족하고, 또한 외부전원전압(VCC)이 번 인 전압(VBIN) 보다 크게 되는 두가지 조건을 만족해야만 번 인 테스트 모드로 전환되므로 외부전원전압(VCC)에 실린 잡음에 의하여 원하지 않게 번 인 테스트모드로 전환되는 것을 방지할 수 있도록 한 것으로서, 본 고안의 목적은 기준전압을 발생시키는 기준전압 발생기와, 외부로 부터 외부 입력신호들을 인가받아 이에 응답하는 타이밍 신호들을 발생시키는 타이밍 발생기와, 타이밍 신호에 응답하는 짧은 펄스를 발생시키는 감지기 제어부와, 외부전원전압의 입력 전압 레벨을 감지하며, 감지기 제어부로 부터 공급되는 짧은 펄스 구간 동안 외부전원전압의 입력 전압레벨과 미리 설정한 번 인 테스트 전압을 비교하여 이에 응답하는 출력신호를 발생시키는 전원전압 감지부와, 타이밍 신호와 전원전압 감지부의 출력신호의 상태에 따라서 번 인 테스트 모드의 시작과 해제여부를 결정하는 출력신호를 발생하는 번 인 감지부와, 번 인 감지부의 출력신호에 응답하여, 기준전압에 의한 일정한 내부전압 또는 외부전원전압으로 부터 얻어진 높은 내부전압을 메모리 장치의 어레이에 공급하는 내부전압 발생기를 포함하여 이루어진 반도체 메모리의 번 인 테스트 장치를 제공하는데 있다.
이하 첨부된 도면에 의해 상세히 설명하면 다음과 같다.
제2도는 본 고안에 따른 반도체 메모리의 번 인 테스트 장치의 블럭도로서, 외부입력신호인 /RAS, /CAS, /WE 신호를 입력받아, 이들 입력신호의 조합상태에 따라서 출력신호로서 WCBR, CBR, ROR 신호를 발생하는 타이밍 발생기(60)의 출력단에는 번 인 감지기(80)와 감지기 제어부(70)가 연결되어 있으며, 번 인 감지부(80)의 출력단은 내부전압 발생기(30)로 접속된다. 또한, 번 인 감지부(80)에는 리셋신호도 입력신호로 인가된다.
또한, 감지기 제어부(70)의 출력신호에 의해 전원전압 감지부(20)를 인에이블 시키도록 감지기 제어부(70)가 전원전압 감지부(20)에 접속되어 있으며 전원 전압 감지부(20)의 입력단은 외부전원전압(VCC)과 기준전압(VREF)에, 출력단은 번인 감지기(80)에 접속된다.
그리고, 내부전압 발생기(30)는 기준전압 발생기(10)의 기준 전압과 번 인 감지기(80)의 출력을 조합하여 메모리 어레이(50)에 내부전압을 공급하도록 되어 있다.
제3도는 본 고안에 따른 타이밍도 이며, 제4도는 내부전압과 외부전원전압과의 관계도이다.
먼저, /RAS, /CAS, /WE 신호가 타이밍 발생기(60)에 입력되는데, 반도체 메모리의 동작모드 중 /RAS 신호가 인 액티브(inactive) 상태에서 액티브(active) 상태로 천이할 때, /CAS 신호와 /WE 신호가 모두 이미 액티브 상태일 때, 즉 WCBR(Write enable(/WE) Column address strobe (/CAS) Before Row address strobe(/RAS)) 조건하에 있으면, 타이밍 발생기(60)으로 부터 발생되는 출력신호 WCBR이 하이상태가 되고, 하이상태의 WCBR 신호를 입력받은 감지기 제어부(70)는 짧은 인에이블 펄스(PULSE) 신호를 발생시켜 전원전압 감지부(20)로 인가하여 전원전압 감지부(20)를 인에이블 시킨다.
따라서, 전원전압 감지부(20)는 인에이블 펄스(EN)가 하이상태를 유지하는 짧은 시간동안만 동작하게 됨으로써 대기상태에서의 전류 소모를 줄일 수 있다.
한편, 감지기 제어부(70)에 의해 인에이블된 전원전압 감지부(20)는 인에이블 신호가 하이 상태인 동안 외부전원전압(VCC)의 전압을 감지하여 c 출력신호(HVCC)를 발생하는데, 외부전원전압(VCC)가 미리 설정된(preset) 번 인 전압(VBIN) 보다 큰 경우에는 출력신호 HVCC를 하이 상태로 발생시킨다.
이때, 이 신호는 래치되어 /RAS, /CAS와 /WE의 조건 및 외부전원전압(VCC)과 번 인 전압(VBIN)과의 관계조건이 특정조건을 만족시킬때까지 계속 하이 상태를 유지한다.
이때 번 인 감지기(80)는 타이밍 발생기(60)의 출력신호(WCBR)와 전원전압 감지부(20)의 출력신호(HVCC)를 입력받아 두 신호의 조합에 의하여 반도체 메모리의 동작모드를 결정한다.
만일 전원전압 감지부(20)의 출력신호(HVCC)가 하이 상태이면, 반도체 메모리는 번 인 테스트 모드로 동작하게 된다. 즉/RAS 신호가 인액티브 상태에서 액티브 상태로 천이할 때, /CAS 신호와 /WE 신호가 모두 이미 액티브 상태에 있고, 이때의 외부전원전압(VCC)이 번 인 테스트 여부를 판단하는 일정기준전압인 번 인 전압(VBIN) 이상이면 반도체 메모리는 번 인 테스트 모드로 동작하게 된다.
한편, 번 인 테스트 모드하에서 번 인 감지기(80)는 번 인 테스트 모드 신호 (이하 /BITM 이라함)를 발생하여 래치시키면서 내부전압 발생기(80)로 인가되고, /BITM 신호를 입력받은 내부전압 발생기(80)는 외부 전원전압(VCC)에 관계없이 일정한 내부전압(VINT1)을 발생시키는 동작에서 외부전원전압(VCC)에 비례하는 내부전압(VINT2)을 발생시키는 동작으로 전환하게 된다.
또한, /RAS 신호가 인액티브 상태에서 액티브 상태로 천이할 때 /CAS 신호와 /WE 신호 모두 액티브 상태인 WCBR 조건하에 있지만, 이때 외부전원전압(VCC)이 번 인 전압(VBIN) 보다 작으면, 번 인 감지기(80)의 출력 /BITM은 하이 상태로 발생되어, 반도체 메모리는 번 인 테스트 모드가 아닌 기존의 병렬 테스트 모드로써 동작하고, 내부전압도 외부전원전압(VCC)에 관계없이 일정한 값(VINT1)을 유지하게 된다.
이와 달리, 외부전원전압(VCC)이 번 인 전압(VBIN) 이상으로 상승해도 /RAS, /CAS 및 /WE 신호가 WCBR 조건하에 있지 않은 경우에는, 전원전압 감지부(20)가 인에이블 되지 않으므로 출력신호 HVCC가 이전 상태인 로우 상태로 유지되어, /BITM은 하이 상태를 계속 래치하여, 내부전압 발생기(30)는 일정한 내부전압(VINT1)을 유지하여 외부전원전압(VCC)에 실린 잡음에 의하여 메모리 디바이스가 번 인 테스트 모드로 잘못 들어가는 것을 방지할 수 있다.
그래서, 반도체 메모리가 /RAS, /CAS, 그리고 /WE 신호에 의하여 WCBR 조건을 만족하고 외부전원전압(VCC)이 번 인 전압(VBIN) 이상이 되어 번 인 테스트 모드가 시작되면 그 이후의 모든 메모리 억세스는 다음에서 설명할 특정 조건이 만족하지 않는 한 계속하여 번 인 테스트 모드로 수행한다.
다음으로, 번 인 테스트 모드에서 정상동작모드로 반도체 메모리의 동작을 전환시키기 위해서는 기존의 병렬 테스트에서 정상동작모드로 전환하는 조건인 CBR 리프레쉬(/CAS before /RAS refresh) 상태 또는 ROR(/RAS only refresh) 상태하 이면서 번 인 전압(VBIN) 보다 외부전원전압(VCC)이 작은 조건하에서 이루어지는데, 먼저, /RAS 신호가 인액티브 상태에서 액티브 상태로 천이할때, /CAS 신호는 이미 액티브상태에 있고 /WE 신호는 인액티브 상태인 CBR 조건하에 있을 경우, 타이밍 발생기(60)는 이 상태를 표시하는 출력신호(CBR)를 하이상태로 발생한다.
따라서, 하이 상태인 출력신호(CBR)를 입력받은 감지기 제어부(70)는 WCBR 조건하에서와 같이 인에이블 신호가 짧은 펄스로 구동된다.
감지기 제어부(70)에 의하여 인에이블된 전원전압 감지부(20)는 이때의 외부전원전압(VCC)을 감지하여 외부전원전압(VCC)이 번 인 전압(VBIN) 이상인 경우에는 전원전압 감지기(20)의 출력 HVCC가 하이 상태를 유지하여, 테스트 판별기(80)의 출력래치 신호인 /BITM을 그대로 유지한다. 그러므로 반도체 메모리는 계속하여 번 인 테스트 모드로 동작하고 이때는 번 인 테스트 모드상에서의 CBR 리프레시가 수행되는 것과 동일 하게 된다. 반면에 CBR 조건하에서 번 인 전압(VBIN) 보다 외부전원전압(VCC)이 작은 조건하에서 /BITM 신호가 로우상태로 전환되면 /BITM 신호를 입력받은 내부전압 발생기(30)는 외부전원전압(VCC)의 변화에 비례하는 내부전압(VIN2)을 방생시키던 동작모드에 외부전원전압(VCC)에 관계없이 항상 일정한 내부전압(VIN1)을 유지하는 정상동작모드로 전환하게 되어 번 인 테스트 모드가 완전히 해제된다.
또한, /RAS 신호가 인액티브 상태에서 액티브 상태로 천이하여 다시 인액티브 상태로 천이할 때까지 /CAS 신호가 계속하여 인액티브 상태를 유지하는 ROR 조건을 만족할 경우에도, 타이밍 발생기(60)는 이상태를 표시하는 출력신호(ROR)를 하이 상태로 발생한다.
따라서, 하이 상태인 출력신호(CBR)를 입력받은 감지기 제어부(70)는 WCBR 조건 및 CBR 조건하에서와 같이 인에이블 신호가 짧은 펄스로 구동된다. 감지기 제어부(70)에 의하여 인에이블된 전원전압 감지부(20)는 이때의 외부전원전압(VCC)를 감지하여 외부전원전압(VCC)이 번 인 전압(VBIN) 이상인 경우에는 전원전압 감지부(20)의 출력 HVCC가 하이 상태를 유지하여, 테스트 판별기(80)의 출력래치 신호인 /BITM을 그대로 유지한다. 그러므로 반도체 메모리는 계속하여 번 인 테스트 모드로 동작하고 이때는 번 인 테스트 모드상에서의 /RAS 온리(only) 리프레쉬가 수행되는 것과 동일하게 된다.
반면에 ROR 조건하에서 번 인 전압(VBIN) 보다 외부전원전압(VCC)가 작은 조건하에서 /BITM 신호가 로우상태로 전환되면 /BITM 신호를 입력받은 내부전압 발생기(30)는 (196)외부전원전압(VCC)의 변화에 비례하는 내부전압(VINT2)을 발생시키던 동작 모드에서 외부전원전압(VCC)에 관계없이 항상 일정한 내부전압(VINT1)을 유지하는 정상동작모드로 전환하게 되어 번 인 테스트 모드가 완전히 해제된다.
이상에서 전술한 동작과정을 종합하여 보면 메모리의 외부입력 신호인 로우 어드레스 스트로브 신호가 인액티브 상태에서 액티브 상태로 천이할 때, 이미 컬럼 어드레스 스트로브 신호와 라이트 인에이블 신호가 모두 액티브 상태인 경우이면서, 외부전원전압(VCC)을 감지하여 외부전원전압(VCC)이 반도체 메모리를 번 인 테스트 상태로 동작시키는 일정기준전압을 초과하는 경우에만 반도체 메모리의 내부전압 발생기(30)가 제4도에서와 같이 외부전원전압(VCC)에 관계없이 일정한 내부전압(VINT1)을 발생시키는 동작에서 외부전원전압(VCC)에 비례하는 내부전압(VINT2)을 발생시키는 동작, 즉 번 인 테스트 모드로 전환하게 된다.
또한 로우 어드레스 스트로브 신호가 인액티브 상태에서 액티브상태로 천이할 때, 이미 컬럼 어드레스 스트로브 신호가 액티브상태에 있고. 라이트 인에이블 신호는 인액티브상태에 있거나, 또는 로우 어드레스 스트로브 신호가 인액티브 상태에서 액티브상태로 천이하여 다시 인액티브상태로 천이할 때까지 컬럼 어드레스 스트로브 신호가 계속하여 인액티브 상태를 유지하는 경우 외부전원전압(VCC)이 반도체 메모리를 번 인 테스트 상태로 동작시키는 일정기준전압보다 작을 때만 반도체 메모리의 내부전압 발생기(30)가 외부전원전압(VCC)에 비례하는 내부전압(VINT2)을 발생시키는 동작, 즉 번 인 테스트 모드로부터 해제되어 내부전압 발생기(30)가 외부전원전압(VCC)에 관계없이 일정한 내부전압(VINT1)을 방생시키는 동작으로 전환되는 것이다.
또한 번 인 모드에서는 반도체 메모리의 외부 입력신호인 로우 어드레스 스트로브 신호가 인액티브상태에서 액티브상태로 천이할 때 이미 컬럼 어드레스 스트로브 신호의 라이트 인에이블 신호가 모드 액티브상태인 경우 그리고 로우 어드레스 스트로브 신호가 인액티브 상태에서 액티브상태로 천이할때 컬럼 어드레스 신호가 인액티브상태에 있고 라이트 인에이블 신호는 인액티브 상태에 있거나, 또는 로우 어드레스 스트로브 신호가 인액티브 상태에서 액티브 상태로 천이하여 다시 인액티브 상태로 천이할때까지 컬럼 어드레스 스트로브 신호가 계속하여 인액티브 상태를 유지하는, 세가지 경우에 있어서는 감지기 제어부(70)에서 각각 짧은 펄스를 발생시켜 상기 전원전압 감지부(20)를 짧은 펄스로 인에이블 시키도록 되어 있다.
이상에서 상술한 바와 같이 본 고안은 반도체 메모리의 외부입력신호인 로우 어드레스 스트로브, 컬럼 어드레스 스트로브, 그리고 라이트 인에이블 신호를 입력으로 하여 상기 입력신호의 입력 타이밍에 따라 출력을 발생시키는 타이밍 발생기, 외부전원전압(VCC)을 감지하는 전원전압 감지기, 타이밍 발생기의 출력을 입력으로 하여 전원전압 감지기를 조절하는 감지기 제어부, 상기의 타이밍 발생기의 출력과 상기 전원 전압 감지기의 출력을 입력으로하여 번 인 테스트 모드여부를 판별하는 번 인 감지기, 외부전원전압(VCC)에 관계없이 항상 일정한 기준전압을 발생시키는 기준전압을 발생시키는 기준전압 발생기, 기준전압 발생기의 출력인 기준전압과 외부전원전압(VCC)을 이용하여 반도체 메모리의 내부전압을 발생시키는 내부전압 발생기로 구성되어, 외부입력신호들의 타이밍 조합에 의하여 짧은 펄스를 만들고 이 짧은 펄스에 의하여 외부전원전압(VCC)의 레벨을 감지하므로, 번 인 테스트 모드이외의 정상동작시, 전원전압 감지기와 같은 번 인 테스트 모드에서만 사용되는 회로에 의한 대기상태 전력소모가 없으며, 상기의 WCBR 조건, CBR 조건, ROR 조건에 의하여 전원전압 감지기가 동작하게 되나, 감지기 제어부에서 짧은 펄스형태의 인에이블 신호를 이용하여 전원전압 감지기를 동작시키므로, 동작시 전력소모에 기여하는 정도가 무시할 정도에 불과하다.
또한, 외부입력신호들이 WCBR 조건을 만족하고 외부전원전압(VCC)가 번 인 전압(VBIN) 보다 크게되는 두가지 조건을 만족해야만 번 인 테스트 모드로 전환되므로 외부전원전압(VCC)의 잡음에 의하여 원하지 않는 번 인 테스트 모드로 전환되는 것을 방지할 수 있게 되어 번 인 테스트 장치의 신뢰성이 향상되는 것이다.

Claims (5)

  1. 기준전압을 발생시키는 기준전압 발생기와, 외부입력신호들을 인가받아 이에 응답하는 타이밍 신호들을 발생시키는 타이밍 발생기와, 상기 타이밍 신호에 응답하는 짧은 펄스를 발생시키는 감지기 제어부와, 외부전원전압의 입력 전압 레벨을 감지하며, 상기 감지기 제어부로 부터 공급되는 짧은 펄스 구간 동안 상기 외부전원전압의 입력 전압 레벨과 미리 설정한 번 인 테스트 전압을 비교하여 이에 응답하는 출력신호를 발생시키는 전원전압 감지기와, 상기 타이밍 신호와 상기 전원전압 감지기의 출력신호의 상태에 따라서 번 인 테스트 모드의 시작과 해제여부를 결정하는 출력신호를 발생하는 번 인 감지부와, 상기 번 인 감지부의 출력신호에 응답하여, 상기 기준전압에 의한 일정한 내부전압 또는 외부전원전압으로 부터 얻어진 높은 내부전압을 메모리 장치의 메모리 어레이에 공급하는 내부전압 발생기를 포함하여 이루어진 반도체 메모리의 번 인 테스트 장치.
  2. 제1항에 있어서, 상기 외부 입력신호는 각각 액티브와 인액티브 상태를 가지는 컬럼 어드레스 스트로브 신호, 로우 어드레스스트로브 신호와 라이트 인에이블 신호를 포함하고, 상기 전원전압 감지부에서 감지된 상기 외부전원전압의 입력전압 레벨이 상기 미리 설정된 번 인 테스트 전압에 비하여 높으며, 상기 로우 어드레스 스트로브 신호의 상태가 "인액티브" 상태에서 "액티브" 상태로 천이할때 상기 컬럼 어드레스 스트로브 신호와 상기 라이트 인에이블 신호가 모두 액티브 상태일 경우, 상기 번 인 감지부가 번 인 테스트 모드의 시작을 결정하는 출력신호를 발생하는 것을 특징으로 하는 반도체 메모리의 번 인 테스트 장치
  3. 제1항에 있어서, 상기 외부 입력신호는 각각 액티브와 인액티브 상태를 가지는 컬럼 어드레스 스트로브 신호, 로우 어드레스 스트로브 신호와 라이트 인에이블 신호를 포함하고, 상기 전원전압 감지부에서 감지된 상기 외부전원전압의 입력전압 레벨이 상기 미리 설정된 번 인 테스트 전압에 비하여 낮으며, 상기 로우 어드레스 스트로브 신호가 인액티브상태에서 액티브상태로 천이할 때 상기 컬럼 어드레스 스트로브 신호가 액티브 상태이고, 상기 라이트 인에이블 신호가 인액티브 상태인 경우나, 상기 로우 어드레스 스트로브 신호의 상태가 인액티브 상태에서 액티브상태를 거쳐 다시 인액티브상태로 변환할때, 상기 컬럼 어드레스 스트로브 신호가 인액티브 상태를 계속 유지할 경우에, 상기 번 인 감지부가 번 인 테스트 모드의 해제를 결정하는 출력신호를 발행하는 것을 특징으로 하는 반도체 메모리의 번 인 테스트 장치.
  4. 제2항에 있어서, 상기 전원전압 감지부에서 감지된 상기 외부전원전압의 입력전압 레벨이 상기 미리 설정된 번 인 테스트 전압에 비하여 높으며, 상기 로우 어드레스 스트로브 신호의 상태가 인액티브상태에서 액티브상태로 천이할때, 상기 컬럼 어드레스 스트로브 신호와 상기 라이트 인에이블 신호가 모드 액티브 상태일 경우, 상기 감지기 제어부로부터 짧은 펄스가 발생하여 상기 전원전압 감지부를 인에이블 시키도록 한 것을 특징으로 하는 반도체 메모리의 번 인 테스트 장치
  5. 제3항에 있어서, 상기 전원전압 감지부에서 감지된 상기 외부전원전압의 입력전압 레벨이 상기 미리 설정된 번 인 테스트 전압에 비하여 낮으며, 상기 로우 어드레스 스트로브 신호가 인액티브상태에서 액티브상태로 천이 할때, 상기 컬럼 어드레스 스트로브 신호가 액티브 상태이고, 상기 라이트 인에이블 신호가 인액티브 상태인 경우나, 상기 로우 어드레스 스트로브 신호의 상태가 인액티브상태에서 액티브상태를 거쳐 다시 인액티브상태로 변환 할 때, 상기 컬럼 어드레스 스트로브 신호가 인액티브 상태를 계속 유지할 경우에, 상기 감지기 제어부로부터 짧은 펄스가 발생하여 상기 전원전압 감지부를 인에이블 시키도록 한 것을 특징으로 하는 반도체 메모리의 번 인 테스트 장치.
KR92018222U 1992-09-24 1992-09-24 반도체 메모리의 번 인 테스트(Burn-In Test) 장치 KR960005387Y1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR92018222U KR960005387Y1 (ko) 1992-09-24 1992-09-24 반도체 메모리의 번 인 테스트(Burn-In Test) 장치
US08/125,574 US5452253A (en) 1992-09-24 1993-09-23 Burn-in test circuit for semiconductor memory device
JP23758693A JP3397850B2 (ja) 1992-09-24 1993-09-24 半導体メモリのバーンイン・テスト回路
DE4332618A DE4332618B4 (de) 1992-09-24 1993-09-24 Einbrenntestschaltung für eine Halbleiterspeichervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR92018222U KR960005387Y1 (ko) 1992-09-24 1992-09-24 반도체 메모리의 번 인 테스트(Burn-In Test) 장치

Publications (2)

Publication Number Publication Date
KR940008674U KR940008674U (ko) 1994-04-21
KR960005387Y1 true KR960005387Y1 (ko) 1996-06-28

Family

ID=19340612

Family Applications (1)

Application Number Title Priority Date Filing Date
KR92018222U KR960005387Y1 (ko) 1992-09-24 1992-09-24 반도체 메모리의 번 인 테스트(Burn-In Test) 장치

Country Status (4)

Country Link
US (1) US5452253A (ko)
JP (1) JP3397850B2 (ko)
KR (1) KR960005387Y1 (ko)
DE (1) DE4332618B4 (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3142435B2 (ja) * 1994-02-15 2001-03-07 株式会社東芝 半導体集積回路装置
KR0119887B1 (ko) * 1994-06-08 1997-10-30 김광호 반도체 메모리장치의 웨이퍼 번-인 테스트 회로
KR0135108B1 (ko) * 1994-12-13 1998-04-25 김광호 스트레스 테스트 회로를 포함하는 반도체 메모리 장치
DE19524874C1 (de) * 1995-07-07 1997-03-06 Siemens Ag Verfahren zum Versetzen einer integrierten Schaltung von einer ersten in eine zweite Betriebsart
KR0172399B1 (ko) * 1995-09-19 1999-03-30 김광호 과전류를 방지하기 위한 번-인 단축회로를 내장한 반도체 메모리 장치
US5745499A (en) * 1995-10-11 1998-04-28 Micron Technology, Inc. Supervoltage detection circuit having a multi-level reference voltage
KR0179551B1 (ko) * 1995-11-01 1999-04-15 김주용 고전위 발생기
KR100214466B1 (ko) * 1995-12-26 1999-08-02 구본준 반도체 메모리의 셀프 번인회로
KR0179820B1 (ko) * 1996-02-01 1999-04-15 문정환 반도체 메모리의 번인 감지 회로
US5787096A (en) * 1996-04-23 1998-07-28 Micron Technology, Inc. Circuit and method for testing an integrated circuit
KR100228766B1 (ko) * 1996-06-29 1999-11-01 김영환 내부 전위 발생장치
US5727001A (en) * 1996-08-14 1998-03-10 Micron Technology, Inc. Circuit and method for testing an integrated circuit
US5754559A (en) * 1996-08-26 1998-05-19 Micron Technology, Inc. Method and apparatus for testing integrated circuits
KR100200926B1 (ko) * 1996-08-29 1999-06-15 윤종용 내부전원전압 발생회로
KR19990055280A (ko) * 1997-12-27 1999-07-15 윤종용 번-인 테스트 장치의 모니터 보드 감시장치
KR100319164B1 (ko) * 1997-12-31 2002-04-22 박종섭 다중레벨검출에의한다중구동장치및그방법
US6119252A (en) * 1998-02-10 2000-09-12 Micron Technology Integrated circuit test mode with externally forced reference voltage
US6137301A (en) * 1998-05-11 2000-10-24 Vanguard International Semiconductor Company EPROM used as a voltage monitor for semiconductor burn-in
US5949726A (en) * 1998-07-22 1999-09-07 Vanguard International Semiconductor Corporation Bias scheme to reduce burn-in test time for semiconductor memory while preventing junction breakdown
KR100302617B1 (ko) * 1999-09-01 2001-11-01 김영환 번인 테스트 회로
US6185139B1 (en) * 2000-01-12 2001-02-06 Motorola, Inc. Circuit and method for enabling semiconductor device burn-in
US6651199B1 (en) * 2000-06-22 2003-11-18 Xilinx, Inc. In-system programmable flash memory device with trigger circuit for generating limited duration program instruction
US6650105B2 (en) 2000-08-07 2003-11-18 Vanguard International Semiconductor Corporation EPROM used as a voltage monitor for semiconductor burn-in
KR100380344B1 (ko) * 2000-08-09 2003-04-14 삼성전자주식회사 패키지 번인 테스트가 가능한 반도체 장치 및 패키지 번인테스트방법
KR20020069860A (ko) * 2001-02-28 2002-09-05 (주)실리콘세븐 외부 전원 전압을 이용한 번인 테스트 구동 회로
US6529436B1 (en) * 2001-04-26 2003-03-04 Lsi Logic Corporation Supply degradation compensation for memory self time circuits
KR100439101B1 (ko) * 2001-12-24 2004-07-05 주식회사 하이닉스반도체 번인 스트레스 전압 제어 장치
JP2004062924A (ja) * 2002-07-25 2004-02-26 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその初期化方法
KR100542695B1 (ko) * 2003-11-13 2006-01-11 주식회사 하이닉스반도체 반도체 소자의 테스트 모드 회로
KR100691486B1 (ko) * 2004-07-13 2007-03-09 주식회사 하이닉스반도체 반도체메모리소자
JP2007019094A (ja) * 2005-07-05 2007-01-25 Matsushita Electric Ind Co Ltd 半導体試験装置
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7705600B1 (en) * 2006-02-13 2010-04-27 Cypress Semiconductor Corporation Voltage stress testing of core blocks and regulator transistors
KR100761371B1 (ko) * 2006-06-29 2007-09-27 주식회사 하이닉스반도체 액티브 드라이버
KR100816729B1 (ko) * 2006-09-28 2008-03-25 주식회사 하이닉스반도체 코어전압 생성 장치 및 그를 포함하는 반도체 메모리 장치
KR100873613B1 (ko) * 2006-11-14 2008-12-12 주식회사 하이닉스반도체 반도체 메모리 장치의 전압 생성 회로 및 방법
JP2012252733A (ja) * 2011-05-31 2012-12-20 Elpida Memory Inc 半導体装置
KR101926603B1 (ko) * 2011-12-08 2018-12-10 삼성전자 주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 번-인 테스트 방법
CN109147860B (zh) * 2017-06-27 2020-11-17 华邦电子股份有限公司 存储器存储装置及其测试方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1049838A1 (ru) * 1982-04-16 1983-10-23 Организация П/Я Х-5263 Устройство контрол интегральных схем
US4680762A (en) * 1985-10-17 1987-07-14 Inmos Corporation Method and apparatus for locating soft cells in a ram
JPS62170094A (ja) * 1986-01-21 1987-07-27 Mitsubishi Electric Corp 半導体記憶回路
US5051995A (en) * 1988-03-14 1991-09-24 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having a test mode setting circuit
JPH081747B2 (ja) * 1989-05-08 1996-01-10 三菱電機株式会社 半導体記憶装置およびその動作方法
JPH07105160B2 (ja) * 1989-05-20 1995-11-13 東芝マイクロエレクトロニクス株式会社 半導体記憶装置
DD292328A5 (de) * 1990-02-26 1991-07-25 Fz Mikroelektronik Dresden,De Verfahren und schaltungsanordnung fuer den selbsttest dynamischer halbleiterspeicher mit wahlfreiem zugriff
US5063304A (en) * 1990-04-27 1991-11-05 Texas Instruments Incorporated Integrated circuit with improved on-chip power supply control
KR940008286B1 (ko) * 1991-08-19 1994-09-09 삼성전자 주식회사 내부전원발생회로
KR930008886B1 (ko) * 1991-08-19 1993-09-16 삼성전자 주식회사 전기적으로 프로그램 할 수 있는 내부전원 발생회로

Also Published As

Publication number Publication date
DE4332618A1 (de) 1994-03-31
US5452253A (en) 1995-09-19
DE4332618B4 (de) 2004-09-16
JPH06213977A (ja) 1994-08-05
JP3397850B2 (ja) 2003-04-21
KR940008674U (ko) 1994-04-21

Similar Documents

Publication Publication Date Title
KR960005387Y1 (ko) 반도체 메모리의 번 인 테스트(Burn-In Test) 장치
US5382839A (en) Power supply control circuit for use in IC memory card
KR0152905B1 (ko) 반도체 메모리장치의 내부전압 발생회로
US20050249011A1 (en) Memory control device having less power consumption for backup
US6564351B2 (en) Circuit and method for testing an integrated circuit
EP0750312B1 (en) Memory circuit control
US20050254333A1 (en) Internal voltage generator
KR960038982A (ko) 반도체 메모리장치
KR100360738B1 (ko) 반도체 회로 시험 방법
KR100309459B1 (ko) 반도체장치의기판전압발생기
US6175531B1 (en) Dynamic semiconductor memory device and method for initializing a dynamic semiconductor memory device
US5126659A (en) Enablement of a test mode in an electronic module with limited pin-outs
JPH05189961A (ja) 半導体記憶装置
JPH04258885A (ja) 半導体記憶装置
KR100610454B1 (ko) 비트라인 센스앰프 구동 제어장치
KR100800384B1 (ko) 반도체 메모리 장치 및 이에 따른 셀프 리프레쉬 방법
KR20060095376A (ko) 고전압 펌핑장치
KR19980083772A (ko) 반도체 메모리
KR100236719B1 (ko) 메모리 디바이스
JPH0572297A (ja) 半導体集積回路
KR20060008145A (ko) 반도체메모리소자
KR19990027861A (ko) 디램의 파워 다운 모드 제어 장치
US6256236B1 (en) Semiconductor device capable of implementing simultaneous signal input and output from and to the same external terminal
KR19990080938A (ko) 셀프 리프레쉬 주기 측정부를 구비하는 디램 및이의 셀프 리프레쉬 주기 측정 방법
KR0172233B1 (ko) 분배형 리프레쉬 모드 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20060522

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee