KR910009556B1

KR910009556B1 - 백 바이어스 전압발생회로

Info

Publication number: KR910009556B1
Application number: KR1019890006333A
Authority: KR
Inventors: 민동선
Original assignee: 삼성전자 주식회사; 김광호
Priority date: 1989-05-11
Filing date: 1989-05-11
Publication date: 1991-11-21
Also published as: KR900019025A

Abstract

내용 없음.

Description

백 바이어스 전압발생회로

제1도는 종래의 백바이어스 전압회로에 대한 제1예도.

제2도는 종래의 백바이어스 전압회로에 대한 제2예도.

제3도는 종래의 백바이어스 전압회로에 대한 제3예도.

제4도는 본 발명의 백바이어스 전압회로에 대한 블럭구성도.

제5도는 제2도의 구체적 일실시예도.

제6도는 제3도의 각부 동작파형도.

* 도면의 주요부분에 대한 부호의 설명

10 : 발진기 20, 21 : 버퍼

30, 31 : 차지펌핑회로 40 : 전압레벨검출회로

본 발명은 반도체 메모리 장치에 관한 것으로, 특히 백바이어스 발생회로에 관한 것이다.

일반적으로 반도체 메모리 장치는 성능 향상 및 외부 핀수의 감소를 위해 반도체 칩상에 백바이어스 전압 발생기(Back-Bias Voltage Generator)를 내장하고 있다. 상기 백바이어스 전압은 통상 -2- -3V의 음의 전압으로서, 반도체 메모리 장치의 기판에 인가된다. 상기 백바이어스 전압에 의한 성능 향상은 반도체 메모리 장치의 기판상에 형성되는 트랜지스터들의 드레쉬 홀드 전압을 안정시킬 수 있으며, 접합 용량(junction capacitance)의 감소로 인한 동작속도 향상 및 누설전류를 감소시킬 수 있다.

상기와 같은 성능은 전원전압의 변동이 있더라도 일정 범위내의 백바이어스 전압을 공급할 수 있을 경우에 보장이 된다. 이는 실제로 반도체 메모리 장치의 외부에서 공급되는 전원전압이 외부회로의 원인 또는 잡음등의 영향으로 인해 순간적으로 변화되는 경우가 있기 때문이다. 이와 같은 경우 백바이어스 전압은 반도체 메모리 장치에 불리한 영항을 미칠 수 있다. 즉, 전원전압의 변동으로 백바이어스 전압이 크게 내려갔을 경우에는 접합 부위의 역바이어스가 증가되어 브레이크 다운(break down)현상이 일어나며, 백바이어스 전압이 접지 전위보다 커질시에는 상기 접합에서 순방향 바이어스(forward-bias)가 걸쳐 회로동작이 불안해지게 된다.

따라서 종래에는 상기와 같은 단점을 보완하기 위하여 하기와 같은 백바이어스 전압발생회로를 사용하였다.

먼저 제1도와 같은 백바이어스 전압발생회로는 본원 출원인에 의해 선출원된 특허 제87-4241호에 상세히 개시되어 있다. 상기 제1도의 동작은 발진기(1)에서 소정 주파수의 구형파를 발생하면, 버퍼(2)는 상기 구형파를 전원전압 레벨의 스윙폭을 갖는 구형파로 만들며 완충하고, 차지 펌핑회로(charge pumper)(3)는 상기 구형파의 상태에 따라 차지펌핑용 캐패시터에 충전되는 전하를 펌핑하여 백바이어스 전압을 발생한다. 이때 리미터(limiter)(4)는 상기 백바이어스 전압출력중 전원전압의 변동에 의해 야기되는 음과 양의 피크 전압을 클램핑(clamping)하여 백바이어스 전압이 일정 범위내에 들도록 한다. 그러나 상기 제1도와 같은 백바이어스 발생회로는 일단 전원전압 공급이 되면 전원전압의 상태에 무관하게 전회로가 동작되므로 전력의 소모가 커지게 되며, 리미터에 의해 클램핑이 수행되므로 백바이어스 전압의 레벨이 일정치 못한 문제점이 있었다.

제2도는 또다른 종래의 백바이어스 전압 발생회로도로서, 본원 출원인에 의해 선출원된 특허 제87-12041호에 상세히 개시되어 있다. 상기 제2도에서 발진기(1), 버퍼(2), 및 차지펌핑회로(3)의 동작은 상술한 제1도의 동작과 동일하다. 이때 백바이어스 전압검출기(5)를 VBB출력단에 연결하며, 백바이어스 전압레벨이 일정수준에 도달하게 되면 상기 백바이어스 전압검출기(5)가 동작하여 발진기(1) 또는 버퍼(2)를 동작하지 못하도록 하여 백바이어스 전압레벨을 일정 범위내에 들도록 한다. 그러나 상기 제2도와 같은 회로에서는 전원전압 변동에 따른 백바이어스 전압변동 및 전력소모를 감소시킬 수 있으나, 백바이어스 전압이 설정된 레벨보다 높기 이전에는 동작하지 않는 상태가 되므로 VBB노드가 플로팅(floating)되는 단점이 있었다.

또한 제3도는 상기 제1도 및 제2도의 단점을 보완하기 위한 백바이어스 전압발생회로도로서, 백바이어스 전압발생회로를 2개로 분리한 후 발진기(1a), 버퍼(2a) 및 차지펌핑회로(3a)의 회로는 항상 동작시켜 백바이어스 전압을 발생하며, 백바이어스 전압의 레벨이상시 백바이어스 전압검출기(5)가 동작하여 발진기(1b), 버퍼(2b) 및 차지펌핑회로(3b)를 동작시켜 백바이어스 전압레벨을 일정 범위내에 들도록 한다. 그러나 상기 제3도와 같은 회로에서는 VBB노드의 플로팅을 방지할 수 있으나, 두 개의 발진기를 구동시켜야 하므로 전력소모가 많아지는 문제점이 있었다.

따라서 본 발명의 목적은 반도체 메모리 장치에서 하나의 발진기를 공유하고 다수개의 버퍼 및 차지펌핑회로를 구성하며, 백바이어스 전압레벨의 변화상태에 따라 다수개의 상기 버퍼 및 차지펌핑회로중 일부 버퍼 및 차지펌핑회로를 선택구동하여 안정된 레벨의 백바이어스 전압을 발생할 수 있는 회로를 제공함에 있다.

상기 목적을 달성하기 위한 본 발명은 소정 주파수의 구형파를 발생하는 발진수단과, 상기 발진수단의 구형파에 의해 항상 구동되어 제1백바이어스 전압을 발생하는 수단과, 상기 제1백바이어스 전압의 상태를 감지하여, 제1백바이어스 전압의 레벨이 설정수준을 벗어날시에 레벨 제어신호를 발행하는 전압레벨 검출 수단과, 상기 레벨 제어신호 발생시에만 동작되어 상기 발진수단의 구형파 통로를 형성하며 상기 제1백바이어스 전압을 설정 수준으로 회복시키기 위한 제2백바이어스 전압을 발생하는 수단으로 구성됨을 특징으로 한다.

이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.

제4도는 본 발명에 따른 백바이어스 전압 발생회로의 블록구성도로서, 구형파의 소정 주파수를 발생하는 발진회로(10)와, 상기 발진회로(10)에 연결되어 상기 구형파를 완충하는 제1버퍼(21)와, 상기 제1버퍼(21)에 연결되어 구형파의 상태에 따라 제1백바이어스 전압을 발생하여 기판으로 공급하는 제1차지펌핑회로(31)와, 상기 제1백바이어스 전압의 레벨상태를 감지하여 설정수준을 벗어났을시에 레벨 제어신호를 발생하는 전압레벨 검출회로(40)와, 상기 발진회로(10) 및 전압레벨 검출회로(40)에 연결되어 상기 레벨제어신호 발생시에만 상기 구형파의 통로를 형성하여 완충하는 제2버퍼(22)와, 상기 제2버퍼(22)에 연결되어 구형파 출력시에 상기 제1백바이어스 전압을 설정수준으로 회복시키기 위한 제2백바이어스 전압을 발생하는 제2차지펌핑회로(32)로 구성된다.

여기서 제1버퍼(21) 및 제2차지펌핑회로(31)는 제1백바이어스 전압을 발생하는 수단이 되고, 제2버퍼(22) 및 제2차지펌핑회로(32)는 제2백바이어스 전압을 발생하는 수단이 된다.

본 발명에서는 기판에 공급하는 백바이어스 전압을 발생시키기 위하여 하나의 발진회로(10)를 공유하며, 버퍼 및 차지펌핑회로를 다수개로 나누고, 이중 일부는 발진회로(10)의 출력을 직접 받아 제1백바이어스 전압을 발생시키며, 상기 제1백바이어스 전압에 이상이 생겼을시, 전압레벨 검출회로(40)가 이를 검출하여 나머지 버퍼 및 차지펌핑회로측으로 상기 발진회로(10)의 출력을 공급하여 제2백바이어스 전압을 발생시키므로서, 상기 제1백바이어스 전압을 빠른 시간내에 회복시키게 한다.

상기 제4도는 버퍼 및 차지펌핑회로를 2개로 분리한 경우의 예이다. 발진회로(10)의 구형파는 제1버퍼(21)로 인가되어 완충된 후 제1차지펌핑회로(31)에서 제1백바이어스 전압으로 변환되어 기판전압으로 공급된다. 이때 상기 발진회로(10)의 또다른 출력은 제2버퍼(22)로 인가되는데 제2버퍼(22)는 전압레벨 검출회로(40)의 출력상태에 따라 상기 발진회로(10)의 출력을 제어하게 된다.

그러므로 상기 전압레벨 검출회로(40)에서 상기 제1백바이어스 전압이 일정수준에 도달해 있는 상태로 감지되면 제2버퍼(21)는 상기 발진회로(10)의 출력을 차단하게 되므로 제2백바이어스 전압은 발생되지 않는다.

이때 초기 전원 “온”상태이거나 전원전압의 변동에 의해 상기 제1백바이어스 전압이 설정 수준의 범위를 벗어나게 되면, 전압레벨 검출회로(40)는 이를 감지하여 레벨 제어신호를 발생하게 되며, 상기 레벨 제어신호에 의해 제2버퍼(22)는 상기 발진회로(10)의 출력 통로를 형성하게 된다. 그러면 제2차지펌핑회로(32)가 동작되어 상기 제1백바이어스 전압을 설정수준의 레벨로 회복시키기 위한 제2백바이어스 전압을 발생하게 된다. 이때 상기 제1백바이어스 전압이 불안정할시 이를 빨리 회복시키기 위하여 제1버퍼(21) 및 차지펌핑회로(31)보다 제2버퍼(22) 및 차지펌핑회로(32)의 구동능력이 더 크도록 설정한다.

상기 내용과 같이 본 발명에서는 두 개로 분리된 백바이어스 전압 발생회로가 하나의 발진회로(10)를 공유하면서, 제1버퍼(21) 및 차지펌핑회로(31)는 백바이어스 전압레벨에 무관하게 계속 동작하며, 제2버퍼(22) 및 차지펌핑회로(32)는 상기 발진회로(10)의 출력과 전압레벨 검출회로(40)의 출력을 같이 입력받아 백바이어스 전압레벨이 어느 일정수준에 도달하면 동작하지 않도록 되어 있다.

따라서 백바이어스 전압레벨이 일정수준에 도달하면 제1버퍼(21) 및 차지펌핑회로(31)만이 동작하여 계속 백바이어스 전압레벨을 유지시키고, 전원전압 변동등의 잡음에 의해 백바이어스 전압레벨이 변하면, 제2버퍼(22) 및 차지펌핑회로(32)가 같이 동작하게 되어 백바이어스 전압레벨을 빠른 시간내에 회복시킨다.

제5도는 제4도의 구체적 일실시예도로서, 인버터(N1-N3)로 구성된 링발진기 형태의 발진회로(10)와, 4개의 인버터(N4-N7)가 직렬 연결되어 상기 발진회로(10)의 출력을 완충하는 제1버퍼(25)와, 상기 제1버퍼(21)의 출력단에 한 전극을 접속하는 차지펌핑 캐패시터(CP1)의 타전극을 노드(X1)에 접속하고, 노드(X1)에 드레인 및 게이트단을 접속하는 N-MOS 트랜지스터(M1)의 소오스단을 접지전위(Vss)에 접속하며, 노드(X1)에 소오스단을 접속하는 N-MOS 트랜지스터(M2)의 드레인 및 게이트단을 노드(X2)에 접속하여 제1백바이어스 전압을 발생하도록 구성되는 제1차지펌핑회로(31)와, 전원전압(Vcc)에 한단을 접속하는 저항(R1)의 타단을 인버터(N11)의 입력단 및 저항(R2)의 한단에 접속하며, 저항(R2)의 타단에 드레인 및 게이트단을 접속하는 N-MOS 트랜지스터(M5)의 소오스단을 상기 노드(X2)에 접속하여 상기 제1백바이어스 전압의 레벨이 설정 수준을 초과하는지 여부를 감지하고, 입력단을 상기 인버터(N11)의 출력단에 접속하고 있는 인버터(N12)의 출력단을 통해 레벨 제어신호를 출력하도록 구성된 전압레벨 검출부(40)와, 상기 발진회로(10) 및 전압레벨 검출회로(40)의 출력을 입력하여 레벨 제어신호 발생시 상기 구형파의 통로를 형성하는 낸드게이트(G1) 및 상기 낸드게이트(G1)의 출력을 반전하여 완충하는 3개의 인버터(N8-N10)로 구성된 제2버퍼(22)와, 상기 제1차지펌핑회로(31)와 동일한 구성을 갖는 차지펌핑용 캐패시터(CP2), N-MOS 트랜지스터(M3, M4)로 이루어져 상기 제1백바이어스 전압을 빠른 시간내에 회복시키기 위한 제2백바이어스 전압을 발생하도록 구성된 제2차지펌핑회로(32)로 구성된다.

제6도는 상기 제5도의 각부 동작파형도로서, 제6a도는 제1백바이어스 전압이 설정 목표보다 낮은 정상 상태의 파형도이고, 제6b도는 제1백바이어스 전압이 설정 목표보다 높은 이상 상태의 파형도로서 제2버퍼(22) 및 차지펌핑회로(32)가 동작됨을 도시하고 있다.

상술한 구성에 의거 본 발명을 제6도를 참조하여 상세히 설명한다.

인버터(N1-N3)로 구성된 링발진기 형태의 발진회로(10)에서는 제6a도와 같이 소정 주파수의 구형파를 발진하는데, 상기 주파수는 통상 3-12MHz로서, 듀티 사이클은 1이 된다. 상기 발진회로(10)의 출력은 인버터(N1-N4)로 구성된 제1버퍼(20) 및 낸드게이트(G1)의 입력으로 사용된다. 그리고 상기 인버터(N1-N4)의 출력은 상기 발진회로(10)의 출력을 완충하여 차지펌핑용 캐패시터(CP10)의 구동신호로 인가된다. 현재 캐패시터(CP1)에 입력되는 신호가 구형파의 상승변이(rising edge)신호이면, 캐패시터(CP1)는 충전을 시작하며, 이 시점에서 노드(X1)의 상태는 “하이”상태가 되어, N-MOS 트랜지스터(M1)는 “턴온”상태가 되고 N-MOS 트랜지스터(M2)는 턴오프상태가 된다. 따라서 노드(X1)의 전하는 N-MOS 트랜지스터(M1)를 통해 바이패스된다.

그러나 캐패시터(CP1)에 입력되는 신호가 구형파의 하강변이(falling edge)신호이면, 캐피시터(CP1)는 방전을 시작하며, 이 시점에서 노드(X1)에는 음의 전압이 나타나게 된다. 그러면 N-MOS 트랜지스터(M1)는 턴오프상태가 되고 이때 노드(X2)의 전압이 노드(X1)의 전압보다 상기 N-MOS 트랜지스터(M2)의 드레쉬 홀드전압 이상 높게되면 N-MOS 트랜지스터(M2)가 턴온상태가 된다. 그러면 노드(X1)의 음의 전하가 N-MOS 트랜지스터(M2)를 통해 노드(X2)로 전달되고, 따라서 제1백바이어스 전압은 음의 전압으로 기판에 인가된다. 그러나 상기 노드(X2)의 전압이 상기 노드(X1)의 전압보다 N-MOS 트랜지스터(M2)의 드레쉬 홀드전압보다 높지 못한 경우에는 N-MOS 트랜지스터(M2)는 턴오프상태를 유지한다.

이때 저항(R1, R2) 및 N-MOS 트랜지스터(M5)는 전원전압(Vcc)을 분압하여 상기 제1백바이어스 전압의 레벨상태를 감지한다. 저항(R1, R2)의 값을 동일하게 설정하면 인버터(N11)로 인가되는 전압은 1/2(Vcc+VT+VBB)가 된다. 여기서 VT는 상기 N-MOS 트랜지스터(M5)의 드레쉬 홀드전압이고, VBB는 백바이어스 전압으로서 음의 전압이 된다. 이때 통상적으로 백바이어스 전압이 음의 전압을 갖게되므로, 제1백바이어스 전압이 설정수준을 벗어나더라도 저항(R1, R2)에 의한 분압값에 의해 인버터(N11)가 레벨 제어신호인 논리 “하이”레벨로 감지하기가 어렵게 된다. 따라서 N-MOS 트랜지스터(M5)는 분압값에 의해 인버터(N11)가 동작될 수 있도록 N-MOS 트랜지스터(M5)의 드레쉬 홀드전압(VT)만큼 상승(level up)시키는 기능을 수행한다. 제1백바이어스 전압이 설정수준을 벗어나더라도 저항(R1, R2) 및 그러므로 N-MOS 트랜지스터(M5)를 통해 정확하게 인버터(N11)가 논리 “하이”레벨을 감지할 수 있도록 하여준다.

먼저 제1백바이어스 전압이 설정수준인 경우의 동작과정을 살펴본다.

상기 분압 전압값이 인버터(N1)로 제6a도의 (c)와 같은 논리 “로우”상태의 신호를 발생하게 되면, 제1백바이어스 전원은 정상레벨을 갖고 있는 상태이다. 따라서 백바이어스 전압인 VBB의 절대값이 큰 상태이면 상기 분압전압은 이에 비례하여 낮아지게 되고, 이로 인하여 버퍼수단인 인버터(N11, N12)를 통하게 되면 제6a도의 (d)과 같이 완전 논리 “로우”상태의 신호로 낸드게이트(G1)의 일측 입력으로 인가된다. 따라서 낸드게이트(G1)는 상기 발진회로(10)의 출력에 관계없이 제6a도의 (e)와 같이 논리 “하이”신호를 발생하게 되며, 인버터(N8-N9)를 통해 제6a도의 (f)과 같은 논리 “로우”신호를 차지펌핑용 캐패시터(CP2)로 인가함으로서 제2백바이어스 전압은 발생되지 않는다.

이때 전원전압(Vcc)등의 이상으로 인해 상기 제1백바이어스 전압의 레벨이 상승하게 되는 경우, 상기 저항(R1, R2) 및 N-MOS 트랜지스터(M5)에 의해 분압되는 전압은 상승되며, 상기 인버터(N11)로 인가되는 전압이 제6b도의 (c)와 같이 논리 “하이”상태가 되는 순간 인버터(N11, N12)를 통해 (d)와 같이 완전한 논리 “하이”상태 신호가 발생되어 낸드게이트(G1)로 인가된다. 그러면 낸드게이트(G1)는 제6b도의 (e)와 같이 상기 발진회로(10)의 출력상태에 따른 출력을 발생하게 되며, 이로 인하여 인버터(N8-N10)를 통해 제6b도의 (f)와 같이 차지펌핑용 캐패시터(CP2)로 인가하게 된다. 따라서 제1차지펌핑회로(31)를 통해 제1백바이어스 전압을 발생하는 동시에 제2차지펌핑회로(32)에서도 동시에 제2백바이어스 전압을 발생하여 백바이어스 전압레벨을 안정화시킨다. 이때 상기 제1백바이어스 전압이 일정 레벨을 초과할시 제2백바이어스 전압으로 신속하게 회복시키기 위하여 버퍼사이즈 및 차지펌핑용 캐패시터(CP2)의 크기를 크게하여 제2백바이어스 전압의 구동비율을 크게 설정한다.

상술한 바와 같이 백바이어스 전원을 기판에 공급하는 경우, 전력증가(power up)시 1개의 발진회로를 공유하며 제1 및 제2백바이어스 전압발생회로를 동시에 구동하여 백바이어스 전압의 레벨을 빠르게 설정수준의 레벨로 유지시키며, 대기(stand-by)시와 같은 비교적 백바이어스 전압레벨이 양호하게 유지되는 기간동안에는 제1백바이어스 전압 발생회로만 구동하므로 전력소모를 줄일 수 있으며, 동작주기(active cycle)나 전원전압이 변동하는 경우에는 백바이어스 전압의 레벨변화에 따라 전압레벨 검출회로가 동작하여 제1 또는 제1 및 제2백바이어스 전압 발생회로가 동작되어 백바이어스 전압을 설정 수준으로 빠르게 회복시킬 수 있는 이점이 있다.

Claims

반도체메모리 장치의 기판에 공급되는 백바이어스 전압 발생회로에 있어서, 소정 주파수의 구형파를 발생하는 발진수단과, 상기 발진수단의 구형파에 의해 항상 구동되어 제1백바이어스 전압을 발생하는 수단과, 상기 제1백바이어스 전압의 상태를 감지하며, 제1백바이어스 전압의 레벨이 설정수준을 벗어날시에 레벨 제어신호를 발생하는 전압레벨 검출수단과, 상기 레벨 제어신호 발생시에만 동작되어 상기 발진수단의 구형파 통로를 형성하며 상기 제1백바이어스 전압을 설정 수준으로 회복시키기 위한 제2백바이어스 전압을 발생하는 수단으로 구성됨을 특징으로 하는 백바이어스 전압 발생회로.
반도체 메모리장치의 기판에 공급되는 백바이어스 전압 발생회로에 있어서, 구형파의 소정 주파수를 발생하는 발진회로와, 상기 발진회로에 연결되어 상기 구형파를 완충하는 제1버퍼와, 상기 제1버퍼에 연결되어 구형파의 상태에 따라 제1백바이어스 전압을 발생하여 기판으로 공급하는 제1차지펌핑회로와, 상기 제1백바이어스 전압의 레벨상태를 감지하여 설정수준을 벗어났을시에 레벨 제어신호를 발생하는 전압레벨 검출회로와, 상기 발진회로 및 전압레벨 검출회로에 연결되어 상기 레벨 제어신호 발생시에만 상기 구형파의 통로를 형성하여 완충하는 제2버퍼와, 상기 제2버퍼에 연결되어 구형파 출력시에 상기 제1백바이어스 전압을 설정수준으로 회복시키기 위한 제2백바이어스 전압을 발생하는 제2차지펌핑회로로 구성됨을 특징으로 하는 백바이어스 전압 발생회로.
제2항에 있어서, 제1버퍼 및 차지펌핑회로의 사이즈가 제1버퍼 및 차지펌핑회로의 사이즈보다 크게 설정하여 제2백바이어스 전압의 구동능력을 더크게 할 수 있도록 구성됨을 특징으로 하는 백바이어스 전압 발생회로.