JP2937592B2

JP2937592B2 - 基板バイアス発生回路

Info

Publication number: JP2937592B2
Application number: JP3324810A
Authority: JP
Inventors: 民弘石村; 仁山田; 信三佐久間
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1991-12-09
Filing date: 1991-12-09
Publication date: 1999-08-23
Anticipated expiration: 2014-08-23
Also published as: JPH05160716A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体記憶装置等の半
導体集積回路における基板を一定のバイアスレベルに保
持するための基板バイアス電圧を供給する基板バイアス
発生回路に関するものである。

【０００２】

【従来の技術】一般に、半導体記憶装置等の集積回路に
おいては、ラッチアップ防止や、接合容量を減らして高
速化等を図るために、基板バイアス発生回路により、該
半導体集積回路が形成された基板に例えば負の電位であ
る基板バイアス電圧Ｖｂｂを印加している。その基板バ
イアス発生回路の一構成例を図２に示す。図２は、従来
の基板バイアス発生回路の一構成例を示す回路図であ
る。

【０００３】この基板バイアス発生回路は、基板１を所
定の基板バイアス電圧Ｖｂｂに保持する回路であり、所
定周波数で発振してパルス信号Ｓ１０を出力するリング
オシレータ構成の発振回路１０と、Ｖｂｂレベルを検出
してそれに応じた制御信号Ｓ２０を出力する基板バイア
スレベル検出回路２０と、パルス信号Ｓ１０及び制御信
号Ｓ２０に基づき基板バイアス電圧Ｖｂｂを生成して基
板１へ供給するチャージポンプ回路３０とで、構成され
ている。

【０００４】基板バイアスレベル検出回路２０は、ゲー
トとドレインが共通接続されたＮチャネル型ＭＯＳトラ
ンジスタ（以下、ＮＭＯＳという）２１，２２，２３を
有し、それらが電源電圧Ｖｃｃ１と第２の基板バイアス
端子２４との間に直列接続されている。ＮＭＯＳ２１の
ソース側ノードＮ２１には、ＭＯＳレベル変換手段を構
成する４段縦続接続されたインバータ２５〜２８が接続
されている。このＭＯＳレベル変換手段は、ノードＮ２
１のレベルが電源電圧Ｖｃｃと基板バイアス電圧Ｖｂｂ
間のＭＯＳレベルでない値となるため、その中間電位を
ＭＯＳレベルに変換する機能を有している。ＮＭＯＳ２
３のソース側の第２の基板バイアス端子２４は、基板１
の抵抗に比べて極めて低抵抗な配線（例えば、メタルや
ポリシリコン等）により、チャージポンプ回路３０の第
２の基板バイアス端子２４と接続されている。

【０００５】チャージポンプ回路３０は、パルス信号Ｓ
１０と制御信号Ｓ２０の否定論理積を求める２入力ＮＡ
ＮＤゲート３１を有し、その出力側ノードＮ３１には、
キャパシタ３２を介してノードＮ３２が接続されてい
る。ノードＮ３２には、ＮＭＯＳ３３のドレイン及びゲ
ートが接続され、そのソースが接地電位Ｖｓｓ１に接続
されている。さらに、ノードＮ３２には、ＮＭＯＳ３４
のソースが接続され、そのゲート及びドレインが第１の
基板バイアス端子３５に接続され、該基板バイアス端子
３５が基板１と接続されている。この基板１との接続
は、Ｐ型基板であればＰ型拡散層で、Ｎ型基板であれば
Ｎ型拡散層で可能である。

【０００６】図３は、図２の基板バイアス発生回路を搭
載した例えば半導体記憶装置におけるチップ内電源配線
のパターンレイアウト（パターン配置）図である。基板
１上には、データ格納用の複数のメモリセルからなるセ
ルアレイ４０が設けられ、そのまわりに周辺回路４１，
４２及び図２の基板バイアス発生回路４３が形成されて
いる。さらに、電源電圧Ｖｃｃを供給する電源パッド４
４と、グランド用の接地パッド４５とが設けられてい
る。基板バイアス発生回路４３は、基板バイアス電圧Ｖ
ｂｂレベルの変化を検知して動作するので、周辺回路４
１，４２の動作に伴い発生する電源ノイズの影響を受け
ないように、周辺回路用の電源Ｖｃｃ２，Ｖｃｃ３，Ｖ
ｓｓ２，Ｖｓｓ３とは別電源Ｖｃｃ１，Ｖｓｓ１で駆動
することが一般的である。

【０００７】次に、図４を参照しつつ図２の動作を説明
する。図４は、図２の動作波形図であり、Ｖｔ１はイン
バータ２５の閾値、Ｖｔ２はＮＭＯＳ３３の閾値であ
る。発振回路１０は、電源電圧Ｖｃｃと接地電位Ｖｓｓ
間を所定周期で発振し、パルス信号Ｓ１０をチャージポ
ンプ回路３０へ与える。Ｖｂｂレベルが設定値以下のと
き、基板バイアスレベル検出回路２０内のノードＮ２１
は、インバータ２５の閾値Ｖｔ１より低く、Ｖｂｂレベ
ルが設定値より高いとき、該ノードＮ２１が閾値Ｖｔ１
より高くなる。

【０００８】基板バイアスレベル検出回路２０内のノー
ドＮ２１のレベルが閾値Ｖｔ１より高くなったとき、イ
ンバータ２８から出力される制御信号Ｓ２０のレベルが
“Ｌ”レベルから“Ｈ”レベルへ遷移する。パルス信号
Ｓ１０と制御信号Ｓ２０のレベルが共に“Ｈ”レベルの
とき、ＮＡＮＤゲート３１の出力側ノードＮ３１が
“Ｈ”レベルから“Ｌ”レベルへ遷移する。これを受け
て、キャパシタ３２の一方の電極側ノードＮ３２は、Ｎ
ＭＯＳ３３の閾値Ｖｔ２から

【数１】へ遷移し、ＮＭＯＳ３４がオンする。ＮＭＯＳ３４がオ
ンすると、そのドレインを介して基板１へ、

【数２】の基板バイアス電圧Ｖｂｂが供給される。Ｃｓ≪Ｃ３
２，Ｖｔ２≒Ｖｔ３とすると、ノードＮ３２が（Ｖｂｂ
−Ｖｔ２）レベルになり、ＮＭＯＳ３４がオフする。

【０００９】チャージポンプ回路３０から基板１へ基板
バイアス電圧Ｖｂｂが供給され、基板バイアスレベル検
出回路２０内のノードＮ２１がＶｔ１より低くなると、
制御信号Ｓ２０が“Ｌ”レベルへ遷移し、これを受けて
ＮＡＮＤゲート３１の出力側ノードＮ３１が“Ｈ”レベ
ルへ遷移する。すると、ノードＮ３２のレベルは（Ｖｂ
ｂ−Ｖｔ２＋Ｖｃｃ）となり、ＮＭＯＳ３３がオンし、
該ノードＮ３２のレベルがＶｔ２へと遷移する。これら
の動作をＶｂｂレベルに応じて繰返し、チャージポンプ
回路３０から基板１へ、基板バイアス電圧Ｖｂｂを供給
する。

【００１０】

【発明が解決しようとする課題】しかしながら、上記構
成の回路では、次のような課題があった。（ｉ）図５は、図２の他の動作波形図である。時刻ｔ
では、まだ基板１へは充分に基板バイアス電圧Ｖｂｂが
供給されていない状態を示している。図５に示すよう
に、基板バイアス電圧Ｖｂｂが設定値より高くなり、チ
ャージポンプ回路３０によってポンピング動作が行われ
ると、ＮＭＯＳ２３とＮＭＯＳ３４が低抵抗手段で接続
されているので、図２に示す経路Ａを介して基板バイア
スレベル検出回路２０が基板バイアス電圧Ｖｂｂを検出
する。この検知するＶｂｂレベルは、設定値より高い状
態から、

【数３】への急速な変動であるため、ノードＮ２１のレベルは急
速にＶｔ１以下に遷移し、基板１に基板バイアス電圧Ｖ
ｂｂが充分供給される前（ノードＮ３２のレベルがＶｂ
ｂ−Ｖｔ２になってＮＭＯＳ３４がオフする前）に、ポ
ンピング動作を停止させてしまうおそれがある。

【００１１】その後、図２に示す経路Ｂで基板バイアス
レベル検出回路２０がＶｂｂレベルを検知し、そのレベ
ルが設定値よりも高いため、再びノードＮ２１のレベル
がＶｔ１以上になり、チャージポンプ回路３０がポンピ
ング動作を行う。このように、何度も連続的にチャージ
ポンプ回路３０が動作すると、消費電力が増加してしま
うという問題が生じる。

【００１２】（ii）図６は図２中の基板バイアスレベ
ル検出回路２０の具体的な回路図である。基板バイアス
レベル検出回路２０において、ＭＯＳレベル変換手段を
構成する各インバータ２５〜２８は例えばＣＭＯＳイン
バータで構成されている。ノードＮ２１の電位はインバ
ータ２５で反転され、さらにその出力側ノードＮ２５の
電位がインバータ２６で反転されてノードＮ２６から出
力される。図７（ａ），（ｂ）は図６のノイズ有無によ
る動作波形図であり、同図（ａ）はノイズ無し、同図
（ｂ）はノイズ有りのときの波形図である。図３に示す
ように、基板バイアス発生回路４３と他の周辺回路４
１，４２の電源は分離しているが、該基板バイアス発生
回路４３を構成する発振回路１０、基板バイアスレベル
検出回路２０及びチャージポンプ回路３０の電源（Ｖｃ
ｃ１，Ｖｓｓ１）は共通であるため、それらの各回路ブ
ロックで発生する電源ノイズにより、次のような問題を
生じる。

【００１３】正常動作時においては、図７（ａ）に示す
ように、ノードＮ２１のレベルがＶｔ１を越えたとき、
インバータ２６の出力側ノードＮ２６が“Ｌ”レベルか
ら“Ｈ”レベルへと変化し、所定の時間、該レベルが保
持される。ところが、図７（ｂ）に示すように、ノード
Ｎ２１のレベルがＶｔ１を越えた後で、例えば発振回路
１０で発生するＶｓｓノイズがのると、ノードＮ２１を
入力とする１段目のインバータ２５のＮＭＯＳを介して
Ｖｓｓノイズがその出力側ノードＮ２５へ伝わる。もし
そのＶｓｓノイズが２段目のインバータ２６の回路閾値
を越えると、その出力側ノードＮ２６の波形が１度
“Ｈ”レベルになった後に破線のように再び反転するこ
とが起り得る。また、チャージポンプ回路３０で発生す
る電源ノイズによっても、同様のことが起り得る。

【００１４】(iii) 従来の回路構成では、製造上のば
らつきによりＶｂｂレベルが変動しても、それに対して
何ら微調整ができず、信頼性の低下につながるという問
題があった。

【００１５】本発明は、前記従来技術が持っていた課題
として、基板バイアス電圧Ｖｂｂを基板に充分に供給す
るために何度もポンピング動作することで消費電力が増
大し、電源ノイズによる影響を受け、さらに微調整がで
きないという点について解決した基板バイアス発生回路
を提供するものである。

【００１６】

【課題を解決するための手段】第１の発明は、前記課題
を解決するために、所定周波数で発振してパルス信号を
出力する発振回路と、前記パルス信号により充放電を行
って生成した基板バイアス電圧を第１の基板バイアス端
子を介して基板に供給するチャージポンプ回路と、第２
の基板バイアス端子を介して前記基板のバイアスレベル
を検出し、それに応じた制御信号を出力して前記チャー
ジポンプ回路の動作をオン，オフ制御する基板バイアス
レベル検出回路とを、備えた基板バイアス発生回路にお
いて、次のような手段を講じている。即ち、前記第１と
第２の基板バイアス端子をパターンレイアウト上分離し
て配置し、かつ該第１と第２の基板バイアス端子を電気
的に前記基板のみを介して接続している。

【００１７】第２の発明では、第１の発明の発振回路、
チャージポンプ回路及び基板バイアスレベル検出回路の
うち、少なくとも基板バイアスレベル検出回路を駆動す
る電源を、発振回路及びチャージポンプ回路を駆動する
電源とは別電源としている。第３の発明は、第１の発明
の基板バイアスレベル検出回路に基板バイアス電圧調整
用のヒューズを設けている。

【００１８】

【作用】第１の発明によれば、以上のように基板バイア
ス発生回路を構成したので、第１と第２の基板バイアス
端子を、離れた位置で、基板のみを介して相互に接続す
ることにより、チャージポンプ回路から基板に供給され
る基板バイアス電圧の急激なレベル変化が、基板バイア
スレベル検出回路側の第２の基板バイアス端子へすぐに
伝播しない。そのため、基板そのものに充分基板バイア
ス電圧が供給されるまで、基板バイアスレベル検出回路
が制御信号を出力せず、それによって不必要なポンピン
グ動作が減り、消費電力の低減化が図れる。

【００１９】第２の発明では、基板バイアスレベル検出
回路が基板バイアス電圧の微小な変化を検知する際、他
の回路と別電源になっているので、他の回路からの電源
ノイズの影響を排除でき、ポンピング動作の安定性の向
上が図れる。

【００２０】第３の発明では、基板バイアス電圧調整用
のヒューズの切断により、製造時の基板バイアス電圧の
ばらつき等の微調整が行え、デバイスの信頼性の向上が
図れる。従って、前記課題を解決できるのである。

【００２１】

【実施例】図１は、本発明の実施例を示す基板バイアス
発生回路の回路図である。この基板バイアス発生回路
は、従来と同様に基板バイアス電圧Ｖｂｂを基板１に供
給する回路であり、ある一定の周期を持ったパルス信号
Ｓ１００を出力するリングオシレータ構成の発振回路１
００と、Ｖｂｂレベルを検出する基板バイアスレベル検
出回路２００と、該発振回路１００及び基板バイアスレ
ベル検出回路２００の出力側に接続され基板１に対して
Ｖｂｂを供給するチャージポンプ回路３００とで、構成
されている。本実施例では、発振回路１００、基板バイ
アスレベル検出回路２００及びチャージポンプ回路３０
０をそれぞれ別々の電源（Ｖｃｃ，Ｖｓｓ）で駆動する
構成になっている。即ち、電源電圧Ｖｃｃ１１及び接地
電位Ｖｓｓ１１が基板バイアスレベル検出回路２００
に、電源電圧Ｖｃｃ１２及び接地電位Ｖｓｓ１２が発振
回路１００に、電源電圧Ｖｃｃ１３及び接地電位Ｖｓｓ
１３がチャージポンプ回路３００にそれぞれ印加され
る。

【００２２】基板バイアスレベル検出回路２００は、チ
ャージポンプ回路３００によって基板１に印加される基
板バイアス電圧Ｖｂｂのレベル変動を検知し、そのレベ
ルに応じた制御信号Ｓ２００をチャージポンプ回路３０
０へ出力して該チャージポンプ回路３００の動作を制御
する機能を有している。この基板バイアスレベル検出回
路２００は、Ｖｂｂレベルを検出してそれに応じた検出
信号をノードＮ２０３へ出力する検出手段２００Ａと、
該ノード２０３上の電位をＭＯＳレベルに変換して制御
信号Ｓ２００を出力するＭＯＳレベル変換手段２００Ｂ
とで、構成されている。

【００２３】検出手段２００Ａは、ＮＭＯＳ２０１〜２
０３，２１１〜２１３，２２１〜２２３を有し、それら
が電源電圧Ｖｃｃ１１と第２の基板バイアス端子２３０
との間に直列に接続されている。ＮＭＯＳ２０１〜２０
３はそれらのドレインとゲートが電源電圧Ｖｃｃ１１に
共通接続され、さらに該ＮＭＯＳ２０１，２０２のソー
スとゲート間がヒューズ２３１，２３２でそれぞれ接続
されている。ＮＭＯＳ２０３のソースはノードＮ２０３
に接続されている。ＮＭＯＳ２１１〜２１３は、それら
のゲートがノードＮ２０３に共通接続され、該ＮＭＯＳ
２１２のドレイン・ソース間がヒューズ２３３で接続さ
れている。ＮＭＯＳ２２１〜２２３のゲートはＮＭＯＳ
２１３のソースに共通接続され、該ＮＭＯＳ２２２のド
レイン・ソース間がヒューズ２３４で接続されている。
ＮＭＯＳ２２３のソースは、第２の基板バイアス端子２
３０を介して基板１と接続されている。基板１との接続
は、Ｐ型基板であればＰ型拡散層、Ｎ型基板であればＮ
型拡散層で可能である。

【００２４】ＭＯＳレベル変換手段２００Ｂは、例えば
４個のインバータ２４１〜２４４を有し、それらが縦続
接続されている。ノードＮ２０３の電位は電源電圧Ｖｃ
ｃ１１と接地電位Ｖｓｓ１１との間の中間レベルをとる
ため、貫通電流を低減させるために、インバータ２４１
の相互コンダクタンスｇｍを小さくし、インバータ２４
２，２４３，２４４となるに従って該相互コンダクタン
スｇｍを大きくして、該ノードＮ２０３上の中間レベル
の信号をＭＯＳレベルの制御信号Ｓ２００へと変換させ
ている。

【００２５】チャージポンプ回路３００は、パルス信号
Ｓ１００と制御信号Ｓ２００とにより制御され、パルス
信号Ｓ１００と制御信号Ｓ２００が共に“Ｈ”レベルの
ときにポンピング動作を行い、基板１に対して基板バイ
アス電圧Ｖｂｂを供給する機能を有している。このチャ
ージポンプ回路３００は、パルス信号Ｓ１００及び制御
信号Ｓ２００の否定論理積を求める２入力ＮＡＮＤゲー
ト３０１を有し、その出力側ノードＮ３０１には、充放
電用のキャパシタ３０２を介してノードＮ３０２が接続
されている。ノードＮ３０２には、ＮＭＯＳ３０３のド
レイン及びゲートが接続され、そのソースが接地電位Ｖ
ｓｓ１３に接続されている。さらに、ノードＮ３０２に
は、ＮＭＯＳ３０４のソースが接続され、そのドレイン
及びゲートが、第１の基板バイアス端子３０５を介して
基板１に接続されている。基板１との接続は、Ｐ型基板
であればＰ型拡散層、Ｎ型基板であればＮ型拡散層で可
能である。

【００２６】ＮＭＯＳ２２３のソース側基板バイアス端
子２３０と、ＮＭＯＳ３０４のドレイン側基板バイアス
端子３０５とは、基板１のパターンレイアウト上離れた
位置に接続され、それらの基板バイアス端子２３０と３
０５とが、電気的には高抵抗の基板抵抗Ｒのみで接続さ
れた状態となっている。

【００２７】次に、図８を参照しつつ、図１の動作を説
明する。図８は図１の動作波形図であり、図中のＶｔ１
はインバータ２４１の回路閾値、Ｖｔ２はＮＭＯＳ３０
３の閾値電圧を表わす。また、図１中のＮＭＯＳ３０４
は閾値電圧Ｖｔ３を有し、ノードＮ３０２には寄生容量
Ｃｓが存在する。

【００２８】基板１のＶｂｂレベルが上昇して設定値に
対して浅くなってくると、ノードＮ２０３のレベルも徐
々に上昇する。そのレベルがインバータ２４１の閾値を
越えると、ＭＯＳレベル変換手段２００Ｂが動作を開始
し、該ＭＯＳレベル変換手段２００Ｂから出力される制
御信号Ｓ２００のレベルが“Ｌ”レベルから“Ｈ”レベ
ルとなり、チャージポンプ回路３００がイネーブル状態
となる。発振回路１００のパルス信号Ｓ１００が“Ｌ”
レベルから“Ｈ”レベルとなると、ＮＡＮＤゲート３０
１の出力側ノードＮ３０１が“Ｈ”レベルから“Ｌ”レ
ベルへ遷移する。これを受けてキャパシタ３０２が蓄積
電荷を放電し、ノードＮ３０２のレベルがＶｔ２から

【数４】となり、ＮＭＯＳ３０４がオンして基板１へ基板バイア
ス電圧Ｖｂｂが供給される。

【００２９】ここで、基板バイアスレベル検出回路２０
０の基板バイアス端子２３０と、チャージポンプ回路３
００の基板バイアス端子３０５とは、極めて大きな基板
抵抗Ｒを介してのみ接続されている。そのため、ＮＭＯ
Ｓ３０４の急速なレベル変化はＮＭＯＳ２２３へはすぐ
伝播しないので、基板１そのものに充分基板バイアス電
圧Ｖｂｂが供給されるまで、ノードＮ２０３のレベルが
インバータ２４１の回路閾値Ｖｔ１以下にはならない。
この際、基板バイアスレベル検出回路２００の基板バイ
アス端子２３０とチャージポンプ回路３００の基板バイ
アス端子３０５とをレイアウト上できるだけ離すことに
より、より大きな効果が得られる。

【００３０】その後、ノードＮ３０２のレベルが（Ｖｂ
ｂ−Ｖｔ２）になると（Ｃｓ≪Ｃ３０２かつＶｔ２≒ｔ
t ３とする）、ＮＭＯＳ３０４がオフする。発振回路１
００より出力されるパルス信号Ｓ１００が“Ｈ”レベル
から“Ｌ”レベルになると、ＮＡＮＤゲート３０１の出
力側ノードＮ３０１が“Ｌ”レベルから“Ｈ”レベルに
なり、ノードＮ３０２のレベルが、（Ｖｂｂ−Ｖｔ２＋
Ｖｃｃ）となり、ＮＭＯＳ３０３がオンし、しばらくす
ると、ノードＮ３０２のレベルがＶｔ２となる。チャー
ジポンプ回路３００によって基板１に対して充分に基板
バイアス電圧Ｖｂｂが供給された後、ノードＮ２０３の
レベルがＶｔ１以下となり、これを受けて制御信号Ｓ２
００のレベルが“Ｈ”レベルから“Ｌ”レベルへと変化
し、チャージポンプ回路３００のポンピング動作が完全
に終了する。

【００３１】本実施例では、次のような利点を有してい
る。（ａ）基板バイアスレベル検出回路２００の基板バイ
アス端子２３０とチャージポンプ回路３００の基板バイ
アス端子３０５とを、基板抵抗Ｒを介して接続している
ため、不必要なポンピング動作を防止でき、それによっ
て消費電力を減少できる。

【００３２】（ｂ）発振回路１００、基板バイアスレ
ベル検出回路２００、及びチャージポンプ回路３００の
各電源電圧Ｖｃｃ１１，Ｖｃｃ１２，Ｖｃｃ１３及び接
地電位Ｖｓｓ１１，Ｖｓｓ１２，Ｖｓｓ１３をそれぞれ
分離している。そのため、例えば、Ｖｂｂレベルが上昇
し、ノードＮ２０３のレベルがＶｔ１以上になると、イ
ンバータ２４１がオンし、その出力が“Ｌ”レベルとな
る。このとき、発振回路１００やチャージポンプ回路３
００で発生する電源ノイズの干渉を受けないため、該イ
ンバータ２４１の出力が反転したり、あるいはそのイン
バータ２４１の出力が“Ｌ”レベルへ遷移するのに長い
時間を要するということが起らなくなる。また、基板バ
イアスレベル検出回路２００はＶｂｂレベルの微小な変
化を検知するので、ノイズの影響を最も受けやすい該基
板バイアスレベル検出回路２００の電源を、少なくとも
他の発振回路１００やチャージポンプ回路３００と分離
しておけば、安定なポンピング動作を行うことができ
る。

【００３３】（ｃ）基板バイアスレベル検出回路２０
０には、ヒューズ２３１〜２３４を設けたため、Ｖｂｂ
レベルの微調整が可能である。製造上のばらつきによ
り、Ｖｂｂレベルが管理限界内で設定値よりわずかに高
目に仕上がった場合、ヒューズ２３１あるいは２３２の
いずれか一方、またはその両方を切断することにより、
Ｖｂｂレベルを低い方へ調整できる。逆にＶｂｂレベル
が低目に仕上がった場合、ヒューズ２３３または２３４
のいずれか一方、あるいはその両方を切断すれば、高い
方へ調整できる。このように、製造ばらつき等によるＶ
ｂｂレベルの調整が可能となるので、デバイスの信頼性
を高めることができる。なお、ヒューズ２３１〜２３４
の切断は、冗長救済時に同時に行うことが可能である。

【００３４】なお、本発明は上記実施例に限定されず、
種々の変形が可能である。その変形例としては、例えば
次のようなものがある。（ｉ）図１では発振回路１００、基板バイアスレベル
検出回路２００及びチャージポンプ回路３００をそれぞ
れ別電源にしているが、発振回路１００とチャージポン
プ回路３００の電源を同一にし、それらと基板バイアス
レベル検出回路２００とを別電源にするようにしても、
上記実施例とほぼ同様に、電源ノイズの悪影響を防止で
きる。（ii）図１の基板バイアスレベル検出回路２００で
は、最少数のヒューズ２３１〜２３４のみが設けられて
いるが、さらに多くのヒューズを設けることにより、Ｖ
ｂｂレベルの調整範囲を広くすることも可能である。

【００３５】(iii) 図１の基板バイアスレベル検出回
路２００及びチャージポンプ回路３００は、他のトラン
ジスタを用いた図示以外の回路で構成することも可能で
ある。

【００３６】

【発明の効果】以上詳細に説明したように、第１の発明
によれば、基板バイアスレベル検出回路の第２の基板バ
イアス端子と、チャージポンプ回路の第１の基板バイア
ス端子とを、従来のように低抵抗手段で接続せずに、各
々別々の場所で基板と接続し、さらにその第１と第２の
基板バイアス端子を、電気的には極めて高抵抗の基板を
介してのみ接続している。そのため、基板に充分に基板
バイアス電圧が供給されてから、チャージポンプ動作を
完了することができ、不要なポンピング動作を防止して
消費電力を減少できる。

【００３７】第２の発明では、基板バイアスレベル検出
回路を駆動する電源を、少なくとも発振回路及びチャー
ジポンプ回路を駆動する電源と分離したので、基板バイ
アスレベル検出回路に対する電源ノイズの影響を的確に
防止でき、安定したポンピング動作を行うことができ
る。

【００３８】第３の発明によれば、基板バイアスレベル
検出回路に基板バイアス電圧調整用のヒューズを設けた
ので、そのヒューズの切断によって該基板バイアス電圧
の微調整が可能となり、デバイスの信頼性を高めること
ができる。

【図面の簡単な説明】

【図１】本発明の実施例を示す基板バイアス回路の回路
図である。

【図２】従来の基板バイアス発生回路の回路図である。

【図３】従来のチップ内電源配線におけるパターンレイ
アウト図である。

【図４】図２の動作波形図である。

【図５】図２の他の動作波形図である。

【図６】図２中の基板バイアスレベル検出回路の具体的
な回路図である。

【図７】図６のノイズ有無による動作波形図である。

【図８】図１の動作波形図である。

【符号の説明】

１基板１００発振回路２００基板バイアスレベル検出回路２３０第２の基板バイアス端子３００チャージポンプ回路３０５第１の基板バイアス端子Ｒ基板抵抗Ｓ１００パルス信号Ｓ２００制御信号

Claims

(57)【特許請求の範囲】

【請求項１】所定周波数で発振してパルス信号を出力
する発振回路と、前記パルス信号により充放電を行って
生成した基板バイアス電圧を第１の基板バイアス端子を
介して基板に供給するチャージポンプ回路と、第２の基
板バイアス端子を介して前記基板のバイアスレベルを検
出し、それに応じた制御信号を出力して前記チャージポ
ンプ回路の動作をオン，オフ制御する基板バイアスレベ
ル検出回路とを、備えた基板バイアス発生回路におい
て、前記第１と第２の基板バイアス端子をパターンレイアウ
ト上分離して配置し、かつ該第１と第２の基板バイアス
端子を電気的に前記基板のみを介して接続したことを特
徴とする基板バイアス発生回路。
【請求項２】請求項１記載の基板バイアス発生回路に
おいて、前記発振回路、チャージポンプ回路及び基板バイアスレ
ベル検出回路のうち、少なくとも基板バイアスレベル検
出回路を駆動する電源を、発振回路及びチャージポンプ
回路を駆動する電源とは別電源としたことを特徴とする
基板バイアス発生回路。
【請求項３】請求項１記載の基板バイアス発生回路に
おいて、前記基板バイアスレベル検出回路に基板バイアス電圧調
整用のヒューズを設けたことを特徴とする基板バイアス
発生回路。