JPH08237938A - 内部電圧発生回路 - Google Patents

内部電圧発生回路

Info

Publication number
JPH08237938A
JPH08237938A JP4070595A JP4070595A JPH08237938A JP H08237938 A JPH08237938 A JP H08237938A JP 4070595 A JP4070595 A JP 4070595A JP 4070595 A JP4070595 A JP 4070595A JP H08237938 A JPH08237938 A JP H08237938A
Authority
JP
Japan
Prior art keywords
circuit
channel transistor
voltage
internal voltage
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4070595A
Other languages
English (en)
Inventor
Jun Nakai
潤 中井
Masanori Hayashigoe
正紀 林越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4070595A priority Critical patent/JPH08237938A/ja
Priority to DE19606700A priority patent/DE19606700A1/de
Priority to KR1019960004732A priority patent/KR960032904A/ko
Publication of JPH08237938A publication Critical patent/JPH08237938A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Read Only Memory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

(57)【要約】 【目的】 半導体記憶装置の待機時においても動作状態
にある内部電圧発生回路を有する半導体記憶装置の待機
時における消費電流を低減することができる内部電圧発
生回路を提供することである。 【構成】 この内部電圧発生回路としての昇圧電圧発生
回路は、レベル検知回路1、ポンプ駆動信号発生回路R
1〜Rnおよびポンプ回路P1〜Pnからなる。レベル
検知回路1は、昇圧電圧Vppのレベルを検知し、検知
したレベルに応じて、複数のポンプ駆動信号発生回路R
1〜Rnおよびポンプ回路P1〜Pnのうち、目標とす
る内部電圧を発生するために最低限必要な数のポンプ駆
動信号発生回路およびポンプ回路のみを動作させるた
め、昇圧電圧発生回路の消費電力を低減でき、半導体記
憶装置の待機時における消費電流の低減も可能となる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、内部電圧発生回路に関
し、特に、半導体記憶装置の待機時における消費電流
(スタンドバイ電流)の低減化を実現できる内部電圧発
生回路に関する。
【0002】
【従来の技術】従来の内部電圧発生回路に関する技術
は、たとえば、特開昭64−74819号公報、特開平
3−259619号公報、特開昭60−152048号
公報および特開昭62−197998号公報に開示され
ている。
【0003】図11は、半導体記憶装置における従来の
内部電圧発生回路としての昇圧電圧発生回路の一例の詳
細を示す回路図である。
【0004】従来の昇圧電圧発生回路は、レベル検知回
路135、第1ポンプ駆動信号発生回路137、第1ポ
ンプ回路139、第2ポンプ駆動信号発生回路141お
よび第2ポンプ回路143からなる。
【0005】レベル検知回路135は、pチャネルトラ
ンジスタ145,147および高抵抗のnチャネルトラ
ンジスタ149からなる。第1ポンプ駆動信号発生回路
137はインバータ5、NAND回路7、インバータI
1〜INからなる。なお、インバータI1〜INは偶数
個設けられる。第2ポンプ駆動信号発生回路141は、
インバータ151,153,155からなる。第1ポン
プ回路139および第2ポンプ回路143については後
で説明する。
【0006】レベル検知回路135のpチャネルトラン
ジスタ145は、ソースが第1ポンプ回路139および
第2ポンプ回路143の出力ノードN4に接続され、そ
のゲートとドレインが接続される。pチャネルトランジ
スタ147のソースはpチャネルトランジスタ145の
ドレインとゲートに接続され、ゲートは内部電源電圧V
ccを発生する内部電源ノードに接続され、ドレインは
nチャネルトランジスタ149のドレインと第1ポンプ
駆動信号発生回路137のインバータ5の入力ノードに
接続される。nチャネルトランジスタ149のゲートは
内部電源電圧Vccを発生する内部電源ノードに接続さ
れ、ソースは接地され、ドレインはpチャネルトランジ
スタ147のドレインとインバータ5の入力ノードに接
続される。
【0007】第1ポンプ駆動信号発生回路137のイン
バータ5の出力ノードはNAND回路7の一方入力ノー
ドに接続される。NAND回路7の他方入力ノードはイ
ンバータINの出力ノードに接続される。NAND回路
7の出力ノードはインバータI1の入力ノードに接続さ
れる。偶数個設けられているインバータI1からInは
直列に接続される。
【0008】第1ポンプ回路139の入力ノードは第1
ポンプ駆動信号発生回路137のインバータINの出力
ノードに接続され、第2ポンプ回路143と共通の出力
ノードN4はレベル検知回路135のpチャネルトラン
ジスタ145のソースに接続される。
【0009】第2ポンプ駆動信号発生回路141のイン
バータ151,153,155は直列に接続される。イ
ンバータ155の出力ノードはインバータ151の入力
ノードに接続される。
【0010】第2ポンプ回路143の入力ノードは第2
ポンプ駆動信号発生回路141のインバータ155の出
力ノードに接続され、第1ポンプ回路139と共通の出
力ノードN4は、レベル検知回路135のpチャネルト
ランジスタ145のソースに接続される。
【0011】レベル検知回路135において、pチャネ
ルトランジスタ147は、そのしきい値電圧の絶対値を
Vthpとすると、ノードN1の電位がVcc+Vth
pのときオフとなっている。さらに、pチャネルトラン
ジスタ145はダイオード接続されているため、そのし
きい値電圧の絶対値をVthpとすると、ノードN2の
電位がVcc+2Vthpのとき、pチャネルトランジ
スタ145、147はオフとなっている。
【0012】すなわち、ノードN2の電位は、第1ポン
プ回路139および第2ポンプ回路143から発生され
る昇圧電圧Vppとなっているため、昇圧電圧Vpp
が、Vcc+2Vthpより小さいときにはpチャネル
トランジスタ147はオフとなり、ノードN3の電位は
“L”レベルとなる。
【0013】また、昇圧電圧Vppが、Vcc+2Vt
hpより大きいときは、pチャネルトランジスタ147
はオンとなりノードN3の電位は“H”レベルとなる。
nチャネルトランジスタ149は、大きなオン抵抗を有
しており、抵抗素子として機能している。
【0014】第1ポンプ駆動信号発生回路137におい
て、昇圧電圧Vppの値がVcc+2Vthpより小さ
くなったとき、インバータ5に“L”レベルの信号が入
力されると、NAND回路7の一方に、反転された
“H”レベルの信号が入力される。この場合、NAND
回路7はインバータとして動作する。
【0015】そして、NAND回路7、インバータI1
〜INによりリングオシレータが形成され、所定の周波
数を有するパルス電圧が生成される。発振周波数は、イ
ンバータI1〜INの数により調節する。昇圧電圧Vp
pがVcc+2Vthpより大きい場合は、インバータ
5には“H”レベルの信号が入力され、反転された
“L”レベルの信号がNAND回路7に入力される。そ
して、NAND回路7の出力信号は“H”レベルに固定
され、パルス電圧は“L”レベルに固定されるため、こ
の第1ポンプ駆動信号発生回路137のパルス電圧の発
生動作が停止される。
【0016】第2ポンプ駆動信号発生回路141におい
て、インバータ151,153,155によりリングオ
シレータが形成され、所定の周波数を有するパルス電圧
が生成される。この第2ポンプ駆動信号発生回路141
は常に動作している。
【0017】図12は、図11の第1ポンプ回路139
の一例の詳細を示す回路図である。図12において、図
11の第1ポンプ回路139は、インバータ157、キ
ャパシタ159,163,165、nチャネルトランジ
スタ161,167,169,171からなる。
【0018】インバータ157の入力ノードは、図11
の第1ポンプ駆動信号発生回路137の出力ノードに接
続され、そのインバータ157の出力ノードはキャパシ
タ159および163に接続される。nチャネルトラン
ジスタ161の一方ソース/ドレイン電極はキャパシタ
159およびnチャネルトランジスタ167のソースに
接続され、他方ソース/ドレイン電極は図11のノード
N4に接続され、ゲートはキャパシタ163およびnチ
ャネルトランジスタ169のソースに接続される。
【0019】nチャネルトランジスタ169のドレイン
は内部電源電圧Vccを発生する内部電源ノードに接続
され、ソースはキャパシタ163およびnチャネルトラ
ンジスタ161のゲートに接続され、ゲートはキャパシ
タ165およびnチャネルトランジスタ171のソース
に接続される。nチャネルトランジスタ167のソース
はnチャネルトランジスタ161の一方ソース/ドレイ
ン電極に接続され、ソースは内部電源電圧Vccを発生
する内部電源ノードに接続され、ゲートはキャパシタ1
65およびnチャネルトランジスタ171のソースに接
続される。
【0020】nチャネルトランジスタ171のソースは
キャパシタ165、nチャネルトランジスタ167のゲ
ートおよびnチャネルトランジスタ169のゲートに接
続され、ドレインおよびゲートは内部電源電圧Vccを
発生する内部電源ノードに接続される。次に、この第1
ポンプ回路139の動作を図を用いて説明する。
【0021】図13は、図12の第1ポンプ回路139
の動作を説明するためのタイミング図である。
【0022】図13において、(a)は図11の第1ポ
ンプ駆動信号発生回路137から第1ポンプ回路139
へ出力されるパルス電圧Pを示す。図13の(b)は図
12のノードN5の電位を示す。図13の(c)は図1
2のノードN6の電位を示す。図13の(d)は図12
のノードN7の電位を示す。図13の(e)は図11お
よび図12のノードN4の電位を示す。
【0023】パルス電圧Pが“L”レベルに立下がる
と、図12のノードN7の電位がキャパシタ165の容
量結合(チャージポンプ)により低下する。ノードN7
の電位が低下すると、nチャネルトランジスタ171が
オン状態となり、ノードN7の電位がVcc−Vthn
にクランプされる。Vthnはnチャネルトランジスタ
171、161のしきい値電圧である。
【0024】一方、図12のインバータ9の出力信号は
“H”レベルとなり、ノードN6およびN5はそれぞれ
キャパシタ159および163の容量結合により2Vc
cに上昇する。nチャネルトランジスタ167および1
69はゲートにVcc−Vthnの電位を受けているた
めオフ状態になる。
【0025】図12のノードN4の電位が2Vcc−V
thnよりも低い場合には、nチャネルトランジスタ1
61がオン状態となり、ノードN5からノードN4へ電
流が流れる。すなわちノードN5からノードN4へ正電
荷が供給される。これによりノードN4の電位が上昇す
る。
【0026】パルス電圧Pが“H”レベルに立上がる
と、ノードN7の電位はキャパシタ165の容量結合に
より2Vcc−Vthnレベルとなり、一方、ノードN
6およびN5の電位はキャパシタ159および163の
容量結合により一旦低下するが、nチャネルトランジス
タ167および169がオン状態となり、内部電源電圧
Vccレベルにされる。
【0027】nチャネルトランジスタ161は、ノード
N4の電位がノードN5およびN6の電位よりも高いた
め、オフ状態となる。
【0028】パルス電圧Pが“L”レベルへ立下がる
と、ノードN5は、2Vccの電圧レベルまで上昇、ノ
ードN6の電位も同様に2Vccの電圧レベルまで上昇
する。したがって、nチャネルトランジスタ161は、
ノードN4へ2Vcc−Vthnの電位を伝達すること
ができる。すなわち、昇圧電圧Vppは、2Vcc−V
thnまで上昇することができる。
【0029】図14は、図11の昇圧電圧発生回路から
発生される昇圧電圧Vppと時間との関係を示す図であ
る。
【0030】図14において、横軸は時間を、縦軸は昇
圧電圧Vppを示している。昇圧電圧発生回路を有する
半導体記憶装置の電源投入時(0〜t1 )においては、
目標とする昇圧電圧6Vを達成するために図11の昇圧
電圧発生回路の第1ポンプ回路139および第2ポンプ
回路143の両方を動作させる。
【0031】この場合、昇圧電圧Vppを一気に目標と
する昇圧電圧6Vまで上げるため第1ポンプ回路139
の能力を大きくしている。第1ポンプ回路139の能力
は、第1ポンプ駆動信号発生回路137から発生される
パルス電圧の周波数を大きくすることなどにより大きく
できる。
【0032】目標とする昇圧電圧6Vに達したとき(t
1 )に、第1ポンプ回路139の動作を停止する。第2
ポンプ回路143は常に動作状態にある。目標とする昇
圧電圧6Vからレベルが下がったとき(t1 〜t2 )に
は、第1ポンプ回路139を再び動作させ、そのレベル
を目標とする昇圧電圧6Vに戻す。以上の動作により、
昇圧電圧発生回路は、半導体記憶装置の待機時において
も目標とする昇圧電圧6Vを維持する。
【0033】
【発明が解決しようとする課題】しかしながら、昇圧電
圧発生回路には図11のレベル検知回路135や図示し
ないクランプ回路による数多くのリークがあり、そのリ
ーク分は能力の大きい第1ポンプ回路139により補充
されるため大きな電力を消費するという問題点があっ
た。
【0034】リーク分を第2ポンプ回路143のみで補
充しようとすると常に動作させている第2ポンプ回路1
43のポンプ能力を大きくすることになり、消費電力が
大きくなるという問題点があった。
【0035】この発明は、以上のような問題点を解決す
るためになされたもので、内部電圧発生回路(昇圧電圧
発生回路)の消費電力の低減、すなわち、半導体記憶装
置の待機時における消費電流を低減できる内部電圧発生
回路を提供することを目的とする。
【0036】
【課題を解決するための手段】本発明の請求項1の内部
電圧発生回路は、内部電圧のレベルを検知し、検知した
レベルに応じて、検知信号を段階的に出力する検知手段
と、検知信号に応じて、パルス電圧を段階的に発振する
複数の発振手段と、複数の発振手段のそれぞれに接続さ
れ、パルス電圧の周波数に応じて内部電圧を共通の出力
に発生する複数の電圧発生手段とを備える。
【0037】本発明の請求項2の内部電圧発生回路は、
異なる検知レベルを有し、内部電圧のレベルを検知し
て、検知したレベルに応じて、共通の出力に電流を流す
複数の検知手段と、電流量に応じた周波数のパルス電圧
を発振する発振手段と、パルス電圧の周波数に応じて、
内部電圧を発生する電圧発生手段とを備える。
【0038】本発明の請求項3の内部電圧発生回路は、
内部電圧の変化に応じて連続的に内部電圧のレベルを検
知して、検知したレベルに応じた量の電流を流す検知手
段と、電流の量に応じた周波数のパルス電圧を発振する
発振手段と、パルス電圧の周波数に応じて内部電圧を発
生する電圧発生手段とを備える。
【0039】本発明の請求項4の内部電圧発生回路は、
異なる検知レベルを有し、内部電圧のレベルを検知し、
検知したレベルに応じて、検知信号を出力する複数の検
知手段と、複数の検知手段のそれぞれに接続され、検知
信号に応じて、それぞれ異なる周波数のパルス電圧を発
振する複数の発振手段と、複数の発振手段のうち、内部
電圧のレベルに応じて、いずれか1つの発振手段を選択
し、選択された発振手段からのパルス電圧のみを出力す
る選択手段と、選択された発振手段からのパルス電圧の
周波数に応じて内部電圧を発生する電圧発生手段とを備
える。
【0040】本発明の請求項5の内部電圧発生回路は、
請求項1から4のいずれかの内部電圧発生回路におい
て、検知手段は、間欠信号に応じて間欠的に動作し、間
欠信号を出力する間欠信号発生手段をさらに備える。
【0041】本発明の請求項6の内部電圧発生回路は、
間欠信号に応じて、間欠的に動作し、内部電圧のレベル
を検知し、検知したレベルに応じて、検知信号を出力す
る検知手段と、間欠信号を出力する間欠信号発生手段
と、検知信号に応じて、パルス電圧を発振する発振手段
と、パルス電圧の周波数に応じて、内部電圧を発生する
電圧発生手段とを備える。
【0042】
【作用】請求項1の内部電圧発生回路においては、内部
電圧のレベルを検知し、複数の発振手段および電圧発生
手段のうち、目標とする内部電圧を発生または維持する
ために最低限必要な数の発振手段および電圧発生手段の
みが動作するため、内部電圧発生回路の消費電力を低減
できる。
【0043】本発明の請求項2の内部電圧発生回路にお
いては、異なる検知レベルを有する検知手段により内部
電圧のレベルを段階的に検知し、検知したレベルに応じ
た量の電流を、発振手段に流すことにより、目標とする
内部電圧を発生または維持するために最低限必要な電圧
発生手段の動作能力を段階的に設定するため内部電圧発
生回路の消費電力を低減することができる。
【0044】請求項3の内部電圧発生回路においては、
内部電圧の変化に応じて、連続的に内部電圧のレベルを
検知し、検知したレベルに応じた量の電流を発振手段に
流すことにより、目標とする内部電圧を発生または維持
するために最低限必要な電圧発生手段の動作能力を連続
的に設定するため、内部電圧発生回路の消費電流を低減
できる。
【0045】本発明の請求項4の内部電圧発生回路にお
いては、内部電圧のレベルを検知し、複数の発振手段の
うち、目標とする内部電圧を発生または維持するために
最低限必要な周波数のパルス電圧を発生する1つの発振
手段のみを選択して、1つの電圧発生手段を動作させる
ため、内部電圧発生回路の消費電流を低減することがで
きる。
【0046】本発明の請求項5の内部電圧発生回路にお
いては、間欠信号により検知手段は間欠的に動作し、発
振手段および電圧発生手段も間欠的に動作するため、内
部電圧発生回路の消費電流を低減できる。
【0047】本発明の請求項6の内部電圧発生回路にお
いては、内部電圧のレベルを間欠的に検知し、目標とす
る内部電圧を発生または維持する電圧発生手段を間欠的
に動作させるため、内部電圧発生回路の消費電力を低減
できる。
【0048】
【実施例】以下、本発明による内部電圧発生回路として
の昇圧電圧発生回路について図面を参照しながら説明す
る。
【0049】(第1の実施例)図1は、本発明の第1の
実施例による内部電圧発生回路としての昇圧電圧発生回
路の詳細を示す回路図である。
【0050】図1において、第1の実施例による昇圧電
圧発生回路は、レベル検知回路1、ポンプ駆動信号発生
回路R1〜Rnおよびポンプ回路P1〜Pnからなる。
【0051】レベル検知回路1は、pチャネルトランジ
スタトランジスタ3、高抵抗のnチャネルトランジスタ
TN1〜TNnからなる。ポンプ駆動信号発生回路R1
〜Rnは、インバータ5、NAND回路7およびインバ
ータI1〜INからなる。
【0052】レベル検知回路1のpチャネルトランジス
タ3のソースはポンプ回路P1〜Pnの出力ノードに接
続され、ドレインはnチャネルトランジスタトランジス
タTN1のドレインおよびポンプ駆動信号発生回路R1
のインバータ5の入力ノードに接続され、ゲートは自ら
のドレインに接続される。
【0053】nチャネルトランジスタTN1のドレイン
はpチャネルトランジスタ3のゲート、ドレインおよび
ポンプ駆動信号発生回路R1のインバータ5の入力ノー
ドに接続され、ソースはnチャネルトランジスタTN2
のドレインおよびポンプ駆動信号発生回路R2のインバ
ータ5の入力ノードに接続され、ゲートは内部電源電圧
Vccを発生する内部電源ノードに接続される。
【0054】nチャネルトランジスタTN2からTN
(n−1)の接続の仕方を一般的に説明する。nチャネ
ルトランジスタのドレインは前段のnチャネルトランジ
スタのソースおよびポンプ駆動信号発生回路のインバー
タ5に接続され、ソースは後段のnチャネルトランジス
タのドレインおよびポンプ駆動信号発生回路のインバー
タ5に接続され、ゲートは内部電源電圧Vccを発生す
る内部電源ノードに接続される。
【0055】たとえば、nチャネルトランジスタTN2
のドレインはnチャネルトランジスタTN1のソースお
よびポンプ駆動信号発生回路R2のインバータ5の入力
ノードに接続され、ソースは図示しないnチャネルトラ
ンジスタTN3のドレインおよび図示しないポンプ駆動
信号発生回路R3のインバータ5に接続され、ゲートは
内部電源電圧Vccを発生する内部電源ノードに接続さ
れる。
【0056】nチャネルトランジスタTNnのドレイン
はnチャネルトランジスタTN(n−1)のソースおよ
びポンプ駆動信号発生回路Rnのインバータ5の入力ノ
ードに接続され、ソースは接地され、ゲートは内部電源
電圧Vccを発生る内部電源ノードに接続される。
【0057】ポンプ駆動信号発生回路R1〜Rnの構成
および動作は図11に示した従来の昇圧電圧発生回路に
おける第1ポンプ駆動信号発生回路137と同様であ
る。ポンプ回路P1〜P2の構成および動作は図11に
示した従来の昇圧電圧発生回路における第1ポンプ回路
139の構成および動作と同様である。
【0058】ポンプ回路P1〜Pnの出力ノードは共通
し、レベル検知回路1のpチャネルトランジスタ3のソ
ースに接続される。ポンプ回路P1〜Pnの入力ノード
はそれぞれ対応する前段のポンプ駆動信号発生回路R1
〜Rnに接続される。たとえばポンプ回路P1の入力ノ
ードは、ポンプ駆動信号発生回路R1の出力ノードに接
続される。
【0059】第1の実施例による昇圧電圧発生回路の動
作について説明する。半導体記憶装置の電源投入時、す
なわち、昇圧電圧発生回路から発生される昇圧電圧Vp
pが0のときはレベル検知回路1のノードND1〜ND
nの電位はすべて“L”レベルになっており、ポンプ駆
動信号発生回路R1〜Rnはすべてパルス電圧を発生し
ており、ポンプ回路P1〜Pnもすべて動作する。
【0060】ポンプ回路P1〜Pnから、pチャネルト
ランジスタ3のしきい値電圧を超える所定の昇圧電圧V
ppが発生されたとき、ノードND1の電位は“H”レ
ベルになり、ポンプ駆動信号発生回路R1の動作が停止
し、ポンプ回路P1の動作も停止する。
【0061】昇圧電圧Vppがさらに大きくなったと
き、ノードND2の電位は“H”レベルになりポンプ駆
動信号発生回路R2およびポンプ回路P2の動作が停止
する。昇圧電圧Vppがまたさらに大きくなっとき、ノ
ードND3の電位は“H”レベルになり図示しないポン
プ駆動信号発生回路R3およびポンプ回路P3の動作が
停止する。
【0062】このように、昇圧電圧Vppの電圧が上が
るにつれ、nチャネルトランジスタTN1〜TN(n−
1)がオンになり、順次ノードND1〜NDnの電位が
“H”レベルになるため、ポンプ駆動信号発生回路R1
〜Rnおよびポンプ回路P1〜Pnも順次的に停止す
る。
【0063】昇圧電圧Vppが所定の目標値に達したと
き、図示しないnチャネルトランジスタTN(n−1)
がオンになり、すべてのポンプ駆動信号発生回路R1〜
Rnおよびポンプ回路P1〜Pnが停止する。なお、n
チャネルトランジスタTNnは、高抵抗であり、流れる
電流を絞っている。
【0064】昇圧電圧Vppが所定の目標値からnチャ
ネルトランジスタTN(n−1)による電圧降下分を超
える電圧まで下がったときには、図示しないnチャネル
トランジスタTN(n−1)はオフし、ノードNDnの
電位は“L”レベルになり、ポンプ駆動信号発生回路R
nおよびポンプ回路Pnは動作し、昇圧電圧Vppを所
定の目標値に戻そうとする。
【0065】昇圧電圧Vppが所定の目標値からさらに
nチャネルトランジスタTN(n−2)による電圧降下
分を超えた電圧まで下がったときには、図示しないnチ
ャネルトランジスタTN(n−2)はオフし、図示しな
いノードND(n−1)の電位は“L”レベルになり、
図示しないポンプ駆動信号発生回路R(n−1)および
ポンプ回路P(n−1)が動作し、昇圧電圧Vppを所
定の目標値により速く引き戻そうとする。
【0066】このように、昇圧電圧Vppが所定の目標
値から下がるにつれて、nチャネルトランジスタTN1
〜TN(n−1)およびpチャネルトランジスタ3が順
次的にオフし、ノードND1〜NDnの電位も順次的に
“L”レベルになり、ポンプ駆動信号発生回路R1〜R
nおよびポンプ回路P1〜Pnがそれに応じて順次的に
動作し、昇圧電圧Vppを所定の目標値に引き戻そうと
する。
【0067】また、下がった昇圧電圧Vppが所定の目
標値に近づくにつれ、nチャネルトランジスタTN1〜
TN(n−1)も順次的にオンになり、ポンプ駆動信号
発生回路R1〜Rnおよびポンプ回路P1〜Pnも順次
的に停止する。以上のような昇圧電圧発生回路の動作を
図を用いて説明する。
【0068】図2は、図1の昇圧電圧発生回路の動作を
説明するための、昇圧電圧発生回路から発生する昇圧電
圧Vppと時間との関係を示す図である。
【0069】図2においては、図1の昇圧電圧発生回路
のレベル検知回路1のnチャネルトランジスタ、ポンプ
駆動信号発生回路およびポンプ回路が3つの場合を考え
る。図2において、縦軸は昇圧電圧Vppを、横軸は時
間を示し、Aは目標とする昇圧電圧である。
【0070】昇圧電圧Vppが矢印aで示すようにaa
になるまでは、図1に示すポンプ回路P1〜P3のすべ
てが動作する。昇圧電圧Vppがaaになったとき、ポ
ンプ回路P1の動作のみが停止しポンプ回路P2および
P3は動作している。昇圧電圧Vppがaaから矢印b
に示すようにbbになるまではポンプ回路P2およびP
3が動作している。昇圧電圧Vppがbbに達したとき
ポンプ回路P2の動作が停止する。昇圧電圧Vppがb
bから目標とする昇圧電圧の値Aになるまではポンプ回
路P3のみが動作している。昇圧電圧Vppが矢印cに
示すように目標値Aに達したときポンプ回路P3の動作
が停止する。
【0071】さらに、昇圧電圧Vppが目標値Aから所
定値bbの間にまで下がったときは、ポンプ回路P3が
再び動作し始める。さらに昇圧電圧Vppが所定の目標
値Aから所定値bbと所定値aaの間にまで下がったと
きには、ポンプ回路P2が動作し、2つのポンプ回路P
2およびP3により昇圧電圧Vppを目標値Aに引き戻
そうとする。さらに昇圧電圧Vppが所定値bbまで回
復したとき、ポンプ回路P2の動作が停止する。さら
に、昇圧電圧Vppが目標値Aまで回復したときポンプ
回路P3が停止する。
【0072】このように、第1の実施例による昇圧電圧
発生回路の3つのポンプ回路P1〜P3のオン/オフは
昇圧電圧Vppのレベルにより異なる。
【0073】ポンプ回路P1が停止する所定値aaは図
1のレベル検知回路1のpチャネルトランジスタ3のし
きい値電圧により調節できる。ポンプ回路P2が停止す
る所定の電圧bbは図1のレベル検知回路1のnチャネ
ルトランジスタTN1の抵抗を変えることにより調節で
きる。ポンプ回路P3が停止する値、すなわち昇圧電圧
Vppの目標とする電圧値Aは図1のレベル検知回路1
のnチャネルトランジスタTN2の抵抗を変えることに
より調節することができる。なお、図1の昇圧電圧発生
回路は、半導体記憶装置の待機時においても所定の目標
値Aに昇圧電圧Vppを維持するように動作する。
【0074】以上のように第1の実施例による内部電圧
発生回路としての昇圧電圧発生回路においては、昇圧電
圧Vppのレベルを検地し、複数のポンプ回路P1〜P
nのうち、目標とする昇圧電圧Aを発生または維持する
ために最低限必要な数のポンプ回路が動作するため、ポ
ンプ駆動信号発生回路およびポンプ回路の消費電力を低
減でき、半導体記憶装置の待機時における消費電流を減
らすことができる。
【0075】(第2の実施例)図3は、本発明の第2の
実施例による内部電圧発生回路としての昇圧電圧発生回
路の詳細を示す回路図である。
【0076】第2の実施例による昇圧電圧発生回路は、
第1レベル検知回路9、第2レベル検知回路11、第3
レベル検知回路13、制御回路8、ポンプ駆動信号発生
回路17およびポンプ回路19からなる。
【0077】第1レベル検知回路9は、pチャネルトラ
ンジスタ21,23,25,27からなる。第2レベル
検知回路11は、pチャネルトランジスタ29,31,
33からなる。第3レベル検知回路13はpチャネルト
ランジスタ35,37からなる。ポンプ駆動信号発生回
路17はpチャネルトランジスタ39,41,47,4
9,55,57、nチャネルトランジスタ43,45,
51,53,59,61からなる。
【0078】なお、pチャネルトランジスタ39,41
およびnチャネルトランジスタ43,45はインバータ
46を構成する。pチャネルトランジスタ47,49お
よびnチャネルトランジスタ51,53はインバータ5
4を構成する。pチャネルトランジスタ55,57およ
びnチャネルトランジスタ59,61はインバータ62
を構成する。制御回路8はpチャネルトランジスタ1
4、nチャネルトランジスタ15,16、pチャネルト
ランジスタ18からなる。
【0079】なお、制御回路8は、ポンプ駆動信号発生
回路17のインバータ46,54,62の出力インピー
ダンスを制御する。
【0080】ポンプ回路19の構成および動作は図11
および図12に示した第1ポンプ回路139と同様であ
る。
【0081】第1レベル検知回路9のpチャネルトラン
ジスタ21のソースはポンプ回路19の出力ノードに接
続され、ドレインはpチャネルトランジスタ23のソー
スおよび自らのゲートに接続される。pチャネルトラン
ジスタ23のソースは、pチャネルトランジスタ21の
ゲートおよびドレインに接続され、ドレインはpチャネ
ルトランジスタ25のソースおよび自らのゲートに接続
される。
【0082】pチャネルトランジスタ25のソースは、
pチャネルトランジスタ23のゲートおよびドレインに
接続され、ドレインはpチャネルトランジスタ27のソ
ースおよび自らのゲートに接続される。pチャネルトラ
ンジスタ27のソースはpチャネルトランジスタ25の
ゲートおよびドレインに接続され、ドレインはpチャネ
ルトランジスタ14のゲートおよびpチャネルトランジ
スタ33、37のドレインに接続され、ゲートは内部電
源電圧Vccを発生する内部電源に接続される。
【0083】第2レベル検知回路11のpチャネルトラ
ンジスタ29のソースはpチャネルトランジスタ21の
ソース、pチャネルトランジスタ35のソースおよびポ
ンプ回路19の出力ノードに接続され、ドレインはpチ
ャネルトランジスタ31のソースおよび自らのゲートに
接続される。
【0084】pチャネルトランジスタ31のソースはp
チャネルトランジスタ29のゲートおよびドレインに接
続され、ドレインはpチャネルトランジスタ33のソー
スおよび自らのゲートに接続される。
【0085】pチャネルトランジスタ33のソースはp
チャネルトランジスタ31のゲートおよびドレインに接
続され、ドレインはpチャネルトランジスタ27のドレ
イン、pチャネルトランジスタ37のドレインおよびp
チャネルトランジスタ14のゲートに接続され、ゲート
は内部電源電圧Vccを発生する内部電源に接続され
る。
【0086】第3レベル検知回路13のpチャネルトラ
ンジスタ35のソースはpチャネルトランジスタ21の
ソース、pチャネルトランジスタ29のソースおよびポ
ンプ回路19の出力ノードに接続され、ドレインはpチ
ャネルトランジスタ37のソースおよび自らのゲートに
接続される。
【0087】pチャネルトランジスタ37のソースはp
チャネルトランジスタ35のゲートおよびドレインに接
続され、ドレインはpチャネルトランジスタ27のドレ
イン、pチャネルトランジスタ33のドレインおよびp
チャネルトランジスタ14のゲートに接続され、ゲート
は内部電源電圧Vccを発生する内部電源に接続され
る。
【0088】制御回路8のpチャネルトランジスタ14
のソースは内部電源電圧Vccを発生する内部電源ノー
ドに接続され、ドレインはnチャネルトランジスタ15
のドレイン、ゲート、nチャネルトランジスタ16のゲ
ート、ポンプ駆動信号発生回路17のnチャネルトラン
ジスタ43のゲート、nチャネルトランジスタ51のゲ
ートおよびnチャネルトランジスタ59のゲートに接続
され、ゲートは第1レベル検知回路9のpチャネルトラ
ンジスタ27のドレイン、第2レベル検知回路11のp
チャネルトランジスタ33のドレインおよび第3レベル
検知回路13のpチャネルトランジスタ37のドレイン
に接続される。
【0089】nチャネルトランジスタ15のドレインは
pチャネルトランジスタ14のドレイン、ポンプ駆動信
号発生回路17のnチャネルトランジスタ43,51,
59のゲート、nチャネルトランジスタ16のゲートお
よび自らのゲートに接続され、ソースは接地され、ゲー
トは自らのドレイン、nチャネルトランジスタ16のゲ
ートおよびポンプ駆動信号発生回路17のnチャネルト
ランジスタ43,51,59のゲートに接続される。
【0090】nチャネルトランジスタ16のドレインは
ポンプ駆動信号発生回路17のpチャネルトランジスタ
41,49,57のゲート、pチャネルトランジスタ1
8のドレインおよびゲートに接続され、ソースは接地さ
れ、ゲートはポンプ駆動信号発生回路17のnチャネル
トランジスタ43,51,59のゲート、pチャネルト
ランジスタ14のドレイン、nチャネルトランジスタ1
5のゲートおよびドレインに接続される。
【0091】pチャネルトランジスタ18のソースは内
部電源電圧Vccを発生する内部電源に接続され、ドレ
インは自らのゲート、ポンプ駆動信号発生回路17のp
チャネルトランジスタ41,49,57のゲートおよび
nチャネルトランジスタ16のドレインに接続され、ゲ
ートは自らのドレイン、nチャネルトランジスタ16の
ドレインおよびポンプ駆動信号発生回路17のpチャネ
ルトランジスタ41,49,57のゲートに接続され
る。
【0092】ポンプ駆動信号発生回路17のpチャネル
トランジスタ39のソースは内部電源電圧Vccを発生
する内部電源ノードに接続され、ドレインはpチャネル
トランジスタ41のソースに接続され、ゲートはnチャ
ネルトランジスタ45のゲート、pチャネルトランジス
タ57のドレインおよびnチャネルトランジスタ59の
ドレインに接続される。
【0093】pチャネルトランジスタ41のソースはp
チャネルトランジスタ39のドレインに接続され、ドレ
インはnチャネルトランジスタ43のドレイン、pチャ
ネルトランジスタ47のゲートおよびnチャネルトラン
ジスタ53のゲートに接続され、ゲートはnチャネルト
ランジスタ16のドレイン、pチャネルトランジスタ1
8のドレインおよびゲートに接続される。
【0094】nチャネルトランジスタ43のドレインは
pチャネルトランジスタ41のドレイン、pチャネルト
ランジスタ47のゲートおよびnチャネルトランジスタ
53のゲートに接続され、ソースはnチャネルトランジ
スタ45のドレインに接続され、ゲートはpチャネルト
ランジスタ14のドレイン、nチャネルトランジスタ1
5のゲートおよびドレインに接続される。
【0095】nチャネルトランジスタ45のドレインは
nチャネルトランジスタ43のソースに接続され、ソー
スは接地され、ゲートはpチャネルトランジスタ39の
ゲート、pチャネルトランジスタ57のドレインおよび
nチャネルトランジスタ59のドレインに接続される。
【0096】pチャネルトランジスタ47のソースは内
部電源電圧Vccを発生する内部電源に接続され、ドレ
インはpチャネルトランジスタ49のソースに接続さ
れ、ゲートはnチャネルトランジスタ53のゲート、p
チャネルトランジスタ41のドレインおよびnチャネル
トランジスタ43のドレインに接続される。
【0097】pチャネルトランジスタ49のソースはp
チャネルトランジスタ47のドレインに接続され、ドレ
インはnチャネルトランジスタ51のドレイン、pチャ
ネルトランジスタ55のゲートおよびnチャネルトラン
ジスタ61のゲートに接続され、ゲートはnチャネルト
ランジスタ16のドレイン、pチャネルトランジスタ1
8のゲートおよびドレインに接続される。
【0098】nチャネルトランジスタ51のドレインは
pチャネルトランジスタ49のドレイン、pチャネルト
ランジスタ55のゲートおよびnチャネルトランジスタ
61のゲートに接続され、ソースはnチャネルトランジ
スタ53のドレインに接続され、ゲートはpチャネルト
ランジスタ14のドレイン、nチャネルトランジスタ1
6のゲート、nチャネルトランジスタ15のドレインお
よびゲートに接続される。
【0099】nチャネルトランジスタ53のドレインは
nチャネルトランジスタ51のソースに接続され、ソー
スは接地され、ゲートはpチャネルトランジスタ47の
ゲート、pチャネルトランジスタ41のドレインおよび
pチャネルトランジスタ43のドレインに接続される。
【0100】pチャネルトランジスタ55のソースは内
部電源電圧Vccを発生する内部電源に接続され、ドレ
インはpチャネルトランジスタ57のソースに接続さ
れ、ゲートはnチャネルトランジスタ61のゲート、p
チャネルトランジスタ49のドレインおよびnチャネル
トランジスタ51のドレインに接続される。
【0101】pチャネルトランジスタ57のソースはp
チャネルトランジスタ55のドレインに接続され、ドレ
インはnチャネルトランジスタ59のドレイン、pチャ
ネルトランジスタ39のゲート、nチャネルトランジス
タ45のゲートおよびポンプ回路19の入力ノードに接
続され、ゲートはpチャネルトランジスタ18のゲー
ト、pチャネルトランジスタ18のドレインおよびnチ
ャネルトランジスタ16のドレインに接続される。
【0102】nチャネルトランジスタ59のドレインは
pチャネルトランジスタ57のドレイン、pチャネルト
ランジスタ39のゲート、nチャネルトランジスタ45
のゲートおよびポンプ回路19の入力ノードに接続さ
れ、ソースはnチャネルトランジスタ61のドレインに
接続され、ゲートはnチャネルトランジスタ15,16
のゲート、pチャネルトランジスタ14のドレインおよ
びnチャネルトランジスタ15のドレインに接続され
る。
【0103】nチャネルトランジスタ61のドレインは
nチャネルトランジスタ59のソースに接続され、ソー
スは接地され、ゲートはpチャネルトランジスタ55の
ゲート、pチャネルトランジスタ49およびnチャネル
トランジスタ51のドレインに接続される。
【0104】ポンプ回路19の入力ノードはpチャネル
トランジスタ57のドレイン、nチャネルトランジスタ
59のドレイン、pチャネルトランジスタ39のゲート
およびnチャネルトランジスタ45のゲートに接続さ
れ、出力ノードは第1レベル検知回路9のpチャネルト
ランジスタ21のソース、第2レベル検知回路11のp
チャネルトランジスタ29のソースおよび第3レベル検
知回路13のpチャネルトランジスタ35のソースに接
続される。
【0105】第1レベル検知回路9、第2レベル検知回
路11および第3レベル検知回路13の動作について説
明する。
【0106】半導体記憶装置の電源投入時においては、
昇圧電圧Vppは0Vであり、第1レベル検知回路9、
第2レベル検知回路11および第3レベル検知回路13
のすべてのpチャネルトランジスタはオフしており、p
チャネルトランジスタ14は強くオンし、pチャネルト
ランジスタ14のソース・ドレイン間には大きな電流I
1 が流れ、nチャネルトランジスタ15にも大きな電流
1 が流れることになる。
【0107】したがって、nチャネルトランジスタ15
と16,15と43,15と51,15と59はカレン
トミラー回路を構成しているため、nチャネルトランジ
スタ16,43,51,59のソース・ドレイン間にも
大きな電流I1 が流れることになる。
【0108】さらに、pチャネルトランジスタ18にも
大きな電流I1 が流れる。したがって、pチャネルトラ
ンジスタ18と41,18と49,18と57はカレン
トミラー回路を構成しているため、pチャネルトランジ
スタ41,49,57のソース・ドレイン間にも大きな
電流I1 が流れることになる。
【0109】以下の説明では、第1レベル検知回路9、
第2レベル検知回路11および第3レベル検知回路13
を構成するすべてのpチャネルトランジスタのしきい値
電圧をVthpとする。
【0110】昇圧電圧VppがVcc+2Vthpより
大きくなると、第3レベル検知回路13のpチャネルト
ランジスタ35および37がオンになり、ノードND1
に電流が流れ込むためpチャネルトランジスタ14のソ
ース・ドレイン間に流れる電流も3つのレベル検知回路
がすべてオフしているときに流れる電流I1 に比べ小さ
な電流I2 が流れることになる。
【0111】これにより、nチャネルトランジスタ15
のソース・ドレイン間にもI1 に比べ小さな電流I2
流れ、nチャネルトランジスタ16、43,51,51
のソース・ドレイン間に流れる電流もI1 より小さくな
る。さらに、pチャネルトランジスタ18のソース・ド
レイン間に流れる電流もI1 より小さくなり、pチャネ
ルトランジスタ41,49,57のソース・ドレイン間
に流れる電流も小さくなる。
【0112】昇圧電圧VppがVcc+3Vthpより
大きくなったときにレベル検知回路11のすべてのpチ
ャネルトランジスタ29,31,33および、レベル検
知回路13のトランジスタ35および37はオンになり
2つのレベル検知回路からノードND1に電流が流れ込
むため、pチャネルトランジスタ14のソース・ドレイ
ン間には、第3レベル検知回路13のpチャネルトラン
ジスタ35,37のみがオンしているときに流れる電流
2 に比べ小さな電流I3 が流れることになる。
【0113】これにより第3レベル検知回路13のみが
オンしている場合に比べnチャネルトランジスタ15の
ソース・ドレイン間に流れる電流もI2 に比べ小さくな
る。したがって、nチャネルトランジスタ16およびp
チャネルトランジスタ18のソース・ドレイン間に流れ
る電流もI2 に比べ小さくなり、nチャネルトランジス
タ43,51,59およびpチャネルトランジスタ4
1,49,57のソース・ドレイン間に流れる電流もI
2 に比べ小さくなる。
【0114】昇圧電圧Vppが、Vcc+4Vthpよ
り大きくなったときに第1レベル検知回路9のすべての
pチャネルトランジスタ21,23,25,27はオン
になる。
【0115】この場合には、第2レベルに検知回路11
および第3レベル検知回路13もオンとなっており、3
つのレベル検知回路からノードND1に電流が流れこ
み、pチャネルトランジスタ14はオフとなり、nチャ
ネルトランジスタ15,16,43,51,59および
pチャネルトランジスタ18,41,49,57のソー
ス・ドレイン間に流れる電流も0となり、後で説明する
が、ポンプ回路19の動作も停止し、昇圧電圧Vppの
発生も止まる。
【0116】すなわち、ここでは、発生目標とする昇圧
電圧Vppの値をVcc+4Vthpとした。昇圧電圧
Vppが目標とする電圧Vcc+4Vthpより小さく
なったときには、再び、第1レベル検知回路9のpチャ
ネルトランジスタ21,23,25,27はオフにな
り、pチャネルトランジスタ14はオンになり電流I3
が流れることになる。これにより、nチャネルトランジ
スタ15,16,43,51,59およびpチャネルト
ランジスタ18,41,49,59のソース・ドレイン
間にも電流が流れることになる。
【0117】さらに、昇圧電圧Vppが、Vcc+3V
thpより小さくなったときには、再び、第2レベル検
知回路11のpチャネルトランジスタ29,31,33
もオフし、pチャネルトランジスタ14には、第1レベ
ル検知回路9がオフしていたときに流れる電流I3 より
大きい電流I2 の電流が流れることになる。これによ
り、nチャネルトランジスタ15,16,43,51,
59およびpチャネルトランジスタ18,41,49,
57のソース・ドレイン間にも、第1レベル検知回路9
のみがオフしていたときに流れる電流I3 に比べ大きな
電流I2 が流れることになる。
【0118】以上のように、第1レベル検知回路9、第
2レベル検知回路11および第3レベル検知回路13の
3つの検知レベル(Vcc+2Vth,Vcc+3Vt
h,Vcc+4Vth)と昇圧電圧Vppを比較して、
昇圧電圧Vppが目標電圧Vcc+4Vthより小さい
ときにはpチャネルトランジスタ14のドレイン・ソー
ス間には検知レベルに応じて段階的に電流が流れ、昇圧
電圧Vppが目標の電圧値に達すると電流は流れなくな
る。
【0119】すなわち、昇圧電圧Vppが目標電圧Vc
c+4Vthpより小さいときには、検知レベルに応じ
て段階的にpチャネルトランジスタ41,49,57お
よびnチャネルトランジスタ43,51,59のソース
・ドレイン間に電流が流れ、昇圧電圧Vppが目標の電
圧値Vcc+4Vthpに達したときにはpチャネルト
ランジスタ41,49,57およびnチャネルトランジ
スタ43,51,59のソース・ドレイン間の電流は0
となる。
【0120】なお、検知レベルは、レベル検知回路を構
成するPチャネルトランジスタの数により調節できる。
【0121】次に、ポンプ駆動信号発生回路17の動作
について説明する。ポンプ駆動信号発生回路17におい
て、インバータ46,54,62はリング発振回路を構
成し、ポンプ回路19にパルス電圧を発生する。パルス
電圧の周波数は、インバータ46,54,62の駆動力
を変えることにより調節する。
【0122】インバータ46,54,62の動作はそれ
ぞれ同様であるので、インバータ46の動作について代
表して説明する。
【0123】インバータ46のpチャネルトランジスタ
39およびnチャネルトランジスタ45はインバータ機
能をになう能動素子である。pチャネルトランジスタ4
1およびnチャネルトランジスタ43は可変抵抗素子と
して働く。すなわち、ゲートに印加される電圧によって
ソース・ドレイン間の抵抗が異なってくる。
【0124】pチャネルトランジスタ41およびnチャ
ネルトランジスタ43のソース・ドレイン間に流れる電
流が大きいとき、インバータ46の駆動力が大きくな
る。pチャネルトランジスタ41およびnチャネルトラ
ンジスタ43のソース・ドレイン間の電流が小さくなっ
たとき、インバータ46の駆動力も小さくなる。
【0125】インバータ,54,62の動作も同様であ
るため、pチャネルトランジスタ41,49,57およ
びnチャネルトランジスタ43,51,59のソース・
ドレイン間の電流が大きいときは、インバータ46,5
4,62が直列に接続された、リング発振回路からな
る、ポンプ駆動信号発生回路17から発生されるパルス
電圧の周波数は高く、電流が小さいときは、低い。
【0126】すなわち、pチャネルトランジスタ41,
49,57およびnチャネルトランジスタ43,51,
59のソース・ドレイン間の電流の大きさによってイン
バータ46,54,62の駆動力、すなわち、ポンプ駆
動信号発生回路17の発振周波数を調節する。
【0127】したがって、レベル検知回路9,11,1
3からpチャネルトランジスタ14のゲートに流れる電
流が段階的に大きくなるにつれ(昇圧電圧が大きくなる
につれ)、ポンプ駆動信号発生回路17の発振周波数は
段階的に低くなり、pチャネルトランジスタ14のゲー
トに流れる電流が段階的に小さくなるにつれ(昇圧電圧
が小さくなるにつれ)、ポンプ駆動信号発生回路の発振
周波数は段階的に高くなる。
【0128】pチャネルトランジスタ41およびnチャ
ネルトランジスタ43のソース・ドレイン間の電流が0
のとき、すなわち、昇圧電圧Vppが目標の電圧Vcc
+4Vthpに達したときはインバータ46、54、6
2の動作は停止する。すなわち、昇圧電圧Vppが目標
の電圧に達したときにはポンプ駆動信号発生回路17か
らポンプ回路19へはパルス電圧は発振されない。
【0129】ポンプ回路19は、ポンプ駆動信号発生回
路17からのパルス電圧の周波数が高いときにはポンプ
能力が大きくなり、ポンプ駆動信号発生回路17からの
パルス電圧の周波数が低いときにはポンプ能力が小さく
なる。
【0130】なお、第2の実施例による昇圧電圧発生回
路は、半導体記憶装置の待機時においても昇圧電圧Vp
pを発生し、所定の目標値を維持している。
【0131】以上のように第2の実施例による昇圧電圧
発生回路においては、異なる検知レベルを有する3つの
レベル検知回路9,11,13により昇圧電圧Vppの
レベルを段階的に検知する。そして、検知したレベルに
応じた量の電流を、ポンプ駆動信号発生回路17のpチ
ャネルトランジスタ41,49,57およびnチャネル
トランジスタ43,51,59のソース・ドレイン間に
段階的に流すことにより、目標とする昇圧電圧Vppを
発生または維持するために最低限必要なポンプ回路19
の動作能力を段階的に設定する。このため、昇圧電圧発
生回路の消費電力の低減を図ることができ、半導体記憶
装置の待機時における消費電流の低減が可能となる。
【0132】(第3の実施例)図4は、本発明の第3の
実施例による内部電圧発生回路としての昇圧電圧発生回
路の詳細を示す回路図である。
【0133】図4において第3の実施例による昇圧電圧
発生回路は、レベル検知回路63、ポンプ駆動信号発生
回路17およびポンプ回路19からなる。レベル検知回
路63は、pチャネルトランジスタ65,67,68,
71およびnチャネルトランジスタ69,73からな
る。なお、Pチャネルトランジスタ67は高抵抗であ
る。
【0134】ポンプ駆動信号発生回路17の構成および
動作は図3の第2の実施例による昇圧電圧発生回路のポ
ンプ駆動信号発生回路17と同様である。ポンプ回路1
9の構成および動作は図11および図12の従来の昇圧
電圧発生回路の第1ポンプ回路139と同様である。
【0135】レベル検知回路63のpチャネルトランジ
スタ65およびpチャネルトランジスタ67は、ポンプ
回路19の出力ノードと接地ノードとの間に直列に接続
され、ゲートは共通に接地される。pチャネルトランジ
スタ65のドレインおよびpチャネルトランジスタ67
のソースはpチャネルトランジスタ68のゲートに接続
される。
【0136】pチャネルトランジスタ68とnチャネル
トランジスタ69は内部電源電圧Vccを発生する内部
電源ノードと接地ノードとの間に直列に接続される。p
チャネルトランジスタ68およびnチャネルトランジス
タ69のドレインは、nチャネルトランジスタ69,7
3,43,51,59のゲートに接続される。
【0137】pチャネルトランジスタ71とnチャネル
トランジスタ73は内部電源電圧Vccを発生する内部
電源ノードと接地ノードとの間に直列に接続される。p
チャネルトランジスタ71およびnチャネルトランジス
タ73のドレインはpチャネルトランジスタ71,4
1,49,57のゲートに接続される。
【0138】レベル検知回路63の動作について説明す
る。半導体記憶装置の電源投入時、すなわち、昇圧電圧
Vppが0のときには、pチャネルトランジスタ65は
オフしており、pチャネルトランジスタ68は強くオン
し、そのドレイン・ソース間には大きな電流が流れるこ
とになる。
【0139】さらに、nチャネルトランジスタ69のド
レイン・ソース間にも大きな電流が流れる。したがっ
て、nチャネルトランジスタ69と73,69と43,
69と51,69と59はカレントミラー回路を構成し
ているため、nチャネルトランジスタ73,43,5
1,59のドレイン・ソース間にも大きな電流が流れる
ことになる。
【0140】さらに、pチャネルトランジスタ71のド
レイン・ソース間にも大きな電流が流れる。したがっ
て、pチャネルトランジスタ71と41,71と49,
71と57はカレントミラー回路を構成しているため、
pチャネルトランジスタ41,49,57にも大きな電
流が流れることになる。
【0141】昇圧電圧Vppが、上昇するにつれ、それ
に合わせて、pチャネルトランジスタ65も徐々にオン
になってくる。そして、pチャネルトランジスタ68も
徐々にオフになり、そのドレイン・ソース間に流れる電
流も徐々に小さくなってくる。
【0142】さらに、nチャネルトランジスタ69のド
レイン・ソース間に流れる電流も徐々に小さくなってく
る。したがって、nチャネルトランジスタ69と73,
69と43,69と51,69と59はカレントミラー
回路を構成しているため、nチャネルトランジスタ7
3,43,51,59のドレイン・ソース間に流れる電
流も徐々に小さくなってくる。
【0143】さらに、pチャネルトランジスタ71に流
れる電流も徐々に小さくなってくる。したがって、pチ
ャネルトランジスタ71と41,71と49,71と5
7はカレントミラー回路を構成しているためpチャネル
トランジスタ41,49,57のドレイン・ソース間の
電流も徐々に小さくなってくる。
【0144】昇圧電圧Vppが目標の電圧に到達したと
きには、pチャネルトランジスタ65は強くオンにな
り、pチャネルトランジスタ68は完全にオフし、その
ドレイン・ソース間には電流は流れなくなる。
【0145】さらに、nチャネルトランジスタ69のド
レイン・ソース間にも電流は流れなくなる。したがっ
て、nチャネルトランジスタ69と73,69と43,
69と51,69と59はカレントミラー回路を構成し
ているため、nチャネルトランジスタ73,43,5
1,59のドレイン・ソース間にも電流は流れなくな
る。
【0146】さらに、pチャネルトランジスタ71のド
レイン・ソース間にも電流は流れない。したがって、p
チャネルトランジスタ71と41,71と49,71と
57はカレントミラー回路を構成しているため、pチャ
ネルトランジスタ41,49,57のドレイン・ソース
間にも電流は流れなくなる。
【0147】昇圧電圧Vppが目標の電圧から下がるに
つれて、再びpチャネルトランジスタ65は徐々にオフ
していき、pチャネルトランジスタ68も徐々にオンに
なる。したがって、pチャネルトランジスタ68のドレ
イン・ソース間にも徐々に電流が流れだしてくる。
【0148】さらに、nチャネルトランジスタ69のド
レイン・ソース間にも徐々に電流が流れだしてくる。し
たがって、nチャネルトランジスタ69と73,69と
43,69と51,69と59はカレントミラー回路を
構成しているため、nチャネルトランジスタ73,4
3,51,59のドレイン・ソース間にも徐々に電流が
流れだしてくる。
【0149】さらに、pチャネルトランジスタ71のド
レイン・ソース間にも電流が流れだしてくる。したがっ
て、pチャネルトランジスタ71と41,71と49,
71と57はカレントミラー回路を構成しているため、
pチャネルトランジスタ41,49,57のドレイン・
ソース間にも電流が徐々に流れだしてくる。
【0150】昇圧電圧Vppが再び目標の電圧に達した
ときには、pチャネルトランジスタ65は強くオンし、
pチャネルトランジスタ68は完全にオフになる。そし
て、pチャネルトランジスタ71,41,49,57お
よびnチャネルトランジスタ69,73,43,51,
59のドレイン・ソース間にも電流は流れなくなる。
【0151】このように、レベル検知回路63は、昇圧
電圧Vppが大きくなるにつれて、それに合わせて、ポ
ンプ駆動信号発生回路17のpチャネルトランジスタ4
1,49,57およびnチャネルトランジスタ43,5
1,59のドレイン・ソース間に流れる電流を小さくし
ていく。したがって、昇圧電圧Vppが上昇するにつれ
て、それに合わせて、ポンプ駆動信号発生回路17から
発振されるパルス電圧の周波数も低くなっていき、ポン
プ回路19の動作能力も小さくなっていく。
【0152】また、昇圧電圧Vppが低下するにつれ、
それに合わせて、レベル検知回路63は、ポンプ駆動信
号発生回路17のpチャネルトランジスタ41,49,
57およびnチャネルトランジスタ43,51,59の
ドレイン・ソース間に流れる電流を大きくしていく。し
たがって、昇圧電圧Vppが低下していくにつれてそれ
に合わせて、ポンプ駆動信号発生回路17から発振され
るパルス電圧の周波数も徐々に高くなっていき、ポンプ
回路19の動作能力を大きくなっていく。
【0153】なお、第3の実施例による昇圧電圧発生回
路は、半導体記憶装置の待機時においても昇圧電圧Vp
pを発生し、所定の目標値を維持している。
【0154】以上のように第3の実施例による昇圧電圧
発生回路においては、昇圧電圧Vppの変化に応じて、
連続的に内部電圧のレベルを検知し、検知したレベルに
応じた量の電流をポンプ駆動信号発生回路17に流し、
目標とする昇圧電圧を発生または維持するために最低限
必要なポンプ回路19の動作能力を連続的に設定するた
め、昇圧電圧発生回路の消費電力を低減でき、半導体記
憶装置の待機時における消費電流の低減を可能にする。
【0155】(第4の実施例)図5は、本発明の第4の
実施例による内部電圧発生回路としての昇圧電圧発生回
路の詳細を示す回路図である。
【0156】図5において、第4の実施例による昇圧電
圧発生回路は、第1レベル検知回路75、第2レベル検
知回路77、第1ポンプ駆動信号発生回路79、第2ポ
ンプ駆動発生回路位81、選択回路83およびポンプ回
路19からなる。
【0157】第1レベル検知回路75は、pチャネルト
ランジスタ85,87,89,91,93およびnチャ
ネルトランジスタ95からなる。第2レベル検知回路7
7は、pチャネルトランジスタ97,99およびnチャ
ネルトランジスタ101からなる。
【0158】第1ポンプ駆動信号発生回路79および第
2ポンプ駆動信号発生回路81の構成および動作は図1
1の従来の昇圧電圧発生回路における第1ポンプ駆動信
号発生回路137と同様である。
【0159】なお、第1ポンプ駆動信号発生回路79の
発振周波数は、第2ポンプ駆動信号発生回路81の発振
周波数より高く設定する。
【0160】選択回路83は、nチャネルトランジスタ
103およびpチャネルトランジスタ105からなる第
1スイッチ回路113と、インバータ111と、nチャ
ネルトランジスタ107およびpチャネルトランジスタ
109からなる第2スイッチ回路115とからなる。
【0161】ポンプ回路19の構成および動作は、図1
1および図12の従来の昇圧電圧発生回路における第1
ポンプ回路139と同様である。
【0162】第1レベル検知回路75のpチャネルトラ
ンジスタ85,87,89,91,93は、ポンプ回路
19の出力ノードとnチャネルトランジスタ95のドレ
インとの間に直列に接続される。
【0163】pチャネルトランジスタ85,87,8
9,91のゲートは、それぞれのドレインに接続されて
いる。pチャネルトランジスタ93のゲートは内部電圧
Vccを発生する内部電源に接続され、ドレインは、n
チャネルトランジスタ95のドレインおよび第2ポンプ
駆動信号発生回路81のインバータ5の入力ノードに接
続されている。
【0164】nチャネルトランジスタ95のゲートは内
部電源電圧Vccを発生する内部電源に接続され、ドレ
インはpチャネルトランジスタ93のドレインおよび第
2ポンプ駆動信号発生回路81のインバータ5の入力ノ
ードに接続され、ソースは接地される。
【0165】第2レベル検知回路77のpチャネルトラ
ンジスタ97のソースはポンプ回路19の出力ノードに
接続され、そのゲートとドレインが接続される。pチャ
ネルトランジスタ99のソースはpチャネルトランジス
タ97のゲートおよびドレインに接続され、ソースはn
チャネルトランジスタ101のドレインおよび第1ポン
プ駆動信号発生回路79のインバータ5の入力ノードに
接続され、ゲートは内部電源電圧Vccを発生する内部
電源に接続される。
【0166】nチャネルトランジスタ101のドレイン
はpチャネルトランジスタ99のドレインおよび第1ポ
ンプ駆動信号発生回路79のインバータ5の入力ノード
に接続され、ソースは接地され、ゲートは内部電源電圧
Vccを発生する内部電源に接続される。
【0167】選択回路83のnチャネルトランジスタ1
03,107およびpチャネルトランジスタ105およ
び109の一方ドレイン/ソース電極は共通にポンプ回
路19の入力ノードに接続される。
【0168】nチャネルトランジスタ103およびpチ
ャネルトランジスタ109のゲートは共通にインバータ
111の入力ノードに接続される。インバータ111の
入力ノードは第1ポンプ駆動信号発生回路79のNAN
D回路7の一方入力ノードに接続される。
【0169】pチャネルトランジスタ105およびnチ
ャネルトランジスタ107のゲートは共通にインバータ
111の出力ノードに接続される。
【0170】nチャネルトランジスタ103およびpチ
ャネルトランジスタ105の他方ドレイン/ソース電極
は共通に第1ポンプ駆動信号発生回路79の出力ノード
に接続される。nチャネルトランジスタ107およびp
チャネルトランジスタ109の他方ソース/ドレイン電
極は共通に第2ポンプ駆動信号発生回路81の出力ノー
ドに接続される。
【0171】第1レベル検知回路75では、昇圧電圧V
ppがVcc+5Vthpより小さくなったときに、p
チャネルトランジスタ85,87,89,91,93が
すべてオフになり、ノードND1の電位が“L”レベル
となる。そして、第2ポンプ駆動信号発生回路81から
第1ポンプ駆動信号発生回路79より低い周波数のパル
ス電圧が発振され、選択回路83に与えられる。
【0172】第2レベル検知回路77では、昇圧電圧V
ppがVcc+2Vthpより小さくなったときにpチ
ャネルトランジスタ97,99がすべてオフになり、ノ
ードND2の電位が“L”レベルになる。これにより、
第1ポンプ駆動信号発生回路79は第2ポンプ駆動信号
発生回路81の周波数より高い周波数のパルス電圧を選
択回路83に発振することになる。なお、Vccは内部
電源電圧であり、Vthpはpチャネルトランジスタ8
5,87,89,91,93,97,99のしきい値電
圧である。
【0173】選択回路83は、第1ポンプ駆動信号発生
回路79および第2ポンプ駆動信号発生回路81の2つ
が動作しているときに、第1ポンプ駆動信号発生回路7
9から発振された高い周波数のパルス電圧のみをポンプ
回路19に伝える。すなわち、昇圧電圧VppがVcc
+2Vthpより小さくなったとき、すなわち、昇圧電
圧Vppが目標とする電圧より大幅に小さいときには、
高い周波数のパルス電圧がポンプ回路19に発振される
ことになり、ポンプ回路19の動作能力も大きくなる。
【0174】また、選択回路83は、第2ポンプ駆動信
号発生回路81のみが動作しているときには、第2ポン
プ駆動信号発生回路81からの低い周波数のパルス電圧
のみをポンプ回路19に伝える。すなわち、昇圧電圧V
ppがVcc+5Vthpより小さくVcc+2Vth
より大きいときは(目標とする電圧と実際の昇圧電圧V
ppとの差がそれ程大きくないとき)、低い周波数のパ
ルス電圧がポンプ回路19に発振され、ポンプ回路19
の動作能力も小さくなる。
【0175】第1ポンプ駆動信号発生回路79および第
2ポンプ駆動信号発生回路81の2つがともに停止して
いるときには、すなわち、昇圧電圧VppがVcc+5
Vthpより大きくなったときにはポンプ回路19は停
止する。
【0176】図6は、第1ポンプ駆動信号発生回路79
および第2ポンプ駆動信号発生回路81の2つがともに
動作している場合の選択回路83の動作を詳細に説明す
るための第1スイッチ回路113および第2スイッチ回
路115を示す図である。
【0177】図6(a)は第1スイッチ回路を示す。図
6(b)は、第2スイッチ回路115を示す。
【0178】図6(a)および図5において、ノードN
D3の電位が“H”レベルのとき、すなわち、昇圧電圧
VppがVcc+2Vthpより小さくなっているとき
は、nチャネルトランジスタ103はオンしている。
【0179】また、ノードND3の“H”レベルの信号
はインバータ111により反転されND6の電位は
“L”レベルになり、pチャネルトランジスタ105は
オンになる。したがって、第1スイッチ回路113はオ
ンし、第1ポンプ駆動信号発生回路からの高い周波数の
パルス電圧がポンプ回路19に与えられることになる。
【0180】一方、図6(b)および図5において、ノ
ードND3の電位が“H”レベルのときには、第2スイ
ッチ回路115のpチャネルトランジスタ109はオフ
になる。また、ND3の“H”レベルの信号はインバー
タ111により反転されノードND6の電位が“L”レ
ベルであるため、nチャネルトランジスタ107はオフ
になる。したがって、第2スイッチ回路115はオフに
なり、第2ポンプ駆動信号発生回路81からの低い周波
数のパルス電圧はポンプ回路19には与えられない。
【0181】図7は、第2ポンプ駆動信号発生回路81
のみが動作している場合の選択回路83の動作を詳細に
説明するための第1スイッチ回路113および第2スイ
ッチ回路115を示す図である。
【0182】図7(a)は図5の選択回路83の第1ス
イッチ回路113を示す。図7(b)は、図5の選択回
路83の第2スイッチ回路115を示す。
【0183】図7(a)および図5において、ノードN
D3の電位が“L”レベルのとき、すなわち、昇圧電圧
VppがVcc+2Vthpより大きいときには、nチ
ャネルトランジスタ103はオフになる。また、ノード
ND3の“L”レベルの信号はインバータ111により
反転されノードND6の電位は“H”レベルになるので
pチャネルトランジスタ105はオフになる。したがっ
て、第1スイッチ回路113はオフである。
【0184】一方、図7(b)および図5において、ノ
ードND3の電位が“L”レベルのときには、すなわ
ち、昇圧電圧VppがVcc+2Vthpより大きいと
きには、pチャネルトランジスタ109はオンになる。
また、インバータ111によりノードND6の電位は
“H”レベルになるので、nチャネルトランジスタ10
7はオンになる。
【0185】したがって、第2スイッチ回路115はオ
ンになり、昇圧電圧VppがVcc+5Vthpより小
さく、かつ、Vcc+2Vthpより大きいときには第
2ポンプ駆動信号発生回路81から周波数の低いパルス
電圧がポンプ回路19に与えられる。
【0186】図8は、第1ポンプ駆動信号発生回路72
および第2ポンプ駆動信号発生回路81がともに停止し
ている場合の選択回路83の動作を詳細に説明するため
の第1スイッチ回路113および第2スイッチ回路11
5を示す図である。
【0187】図8(a)は図5の選択回路83の第1ス
イッチ回路113を示す図である。図8(b)は図5の
選択回路83の第2スイッチ回路115を示す。
【0188】図8(a)および図5において、ノードN
D3の電位が“L”レベルのとき、すなわち、昇圧電圧
VppがVcc+2Vthpより大きいときには、nチ
ャネルトランジスタ103はオフになる。また、ノード
ND6の電位は“H”レベルになり、pチャネルトラン
ジスタ105はオフになる。したがって第1スイッチ回
路113はオフである。
【0189】一方、図8(b)および図5において、ス
イッチ回路115はオン状態にあるが、昇圧電圧Vpp
がVcc+5Vthpより大きいときには、第2ポンプ
駆動信号発生回路81は停止しているため、ポンプ回路
19は動作しない。
【0190】なお、第4の実施例による昇圧電圧発生回
路は、半導体記憶装置の待機時においても昇圧電圧Vp
pを発生し、所定の目標値を維持している。
【0191】以上のように、第4の実施例による昇圧電
圧発生回路においては、昇圧電圧Vppのレベルを検知
し、2つの周波数の異なる第1ポンプ駆動信号発生回路
79または第2ポンプ駆動信号発生回路81のうち、目
標とする昇圧電圧を発生または維持するために最低限必
要な周波数のパルス電圧を発生する1つのポンプ駆動信
号発生回路のみを選択して、1つのポンプ回路19を動
作させるため、昇圧電圧発生回路の消費電力の低減を図
ることができ、半導体記憶装置の待機時における消費電
流の低減が可能となる。
【0192】(第5の実施例)図9は、本発明の第5の
実施例による内部電圧発生回路としての昇圧電圧発生回
路の詳細を示す回路図である。
【0193】図9において、第5の実施例による昇圧電
圧発生回路は、間欠信号発生回路116、レベル検知回
路117、ポンプ駆動信号発生回路17およびポンプ回
路19からなる。レベル検知回路117は、pチャネル
トランジスタ119,121,125および高抵抗のn
チャネルトランジスタ123からなる。
【0194】ポンプ駆動信号発生回路17の構成および
動作は、図11の従来の昇圧電圧発生回路における第1
ポンプ駆動信号発生回路137と同様である。ポンプ回
路19の構成および動作は、図11および図12の従来
の昇圧電圧発生回路における第1ポンプ回路139と同
様である。
【0195】間欠信号発生回路116は間欠信号φを発
生し、pチャネルトランジスタ125およびnチャネル
トランジスタ123のゲートに間欠信号φを与える。な
お、間欠信号φは、所定の周波数を有するパルス電圧で
ある。
【0196】レベル検知回路117のpチャネルトラン
ジスタ119のソースはポンプ回路19の出力ノードに
接続され、ドレインはpチャネルトランジスタ121の
ソースおよび自らのゲートに接続される。
【0197】pチャネルトランジスタ121のゲートは
内部電源電圧Vccを発生する内部電源に接続される。
pチャネルトランジスタ121、125およびnチャネ
ルトランジスタ123のドレインは共通にインバータ5
の入力ノードに接続される。
【0198】nチャネルトランジスタ123のソースは
接地され、ゲートは間欠信号発生回路116かの間欠信
号φを受ける。pチャネルトランジスタ125のソース
は内部電源電圧Vccを発生する内部電源に接続され、
ゲートはパルス信号φを受ける。
【0199】レベル検知回路117の動作について説明
する。昇圧電圧VppがVcc+2Vthpより小さく
なったときには、pチャネルトランジスタ119,12
1がオフになり、ポンプ駆動信号発生回路17に“L”
レベルの信号を与える。これにより、ポンプ駆動信号発
生回路17はパルス電圧をポンプ回路19に発振し、ポ
ンプ回路19は動作することになる。なお、Vthpは
pチャネルトランジスタ119,121のしきい値電圧
である。
【0200】ここで、検知レベル(ここでは、Vcc+
2Vthpである)は、pチャネルトランジスタをポン
プ回路19の出力ノードとpチャネルトランジスタ11
9のソースとの間に直列に接続し、その数を変えること
により調節できる。なおこの場合、それぞれのpチャネ
ルトランジスタはダイオード接続されることを要する。
また、pチャネルトランジスタ119を除くことによっ
ても検知レベルを変えることができる。
【0201】nチャネルトランジスタ123およびpチ
ャネルトランジスタ125のゲートは間欠信号φが印加
されているため、間欠信号φが“H”レベルのときに
は、nチャネルトランジスタ123はオンし、pチャネ
ルトランジスタ125はオフになる。したがって、レベ
ル検知回路117は上述したような動作を行なう。
【0202】一方、間欠信号φが“L”レベルのときに
は、nチャネルトランジスタ123はオフしており、レ
ベル検知回路117は検知動作を停止する。なお、pチ
ャネルトランジスタ125はオンしており、インバータ
5の入力ノードの電圧を固定している。
【0203】すなわち、間欠信号発生回路116から発
生される間欠信号φをレベル検知回路117のnチャネ
ルトランジスタ123およびpチャネルトランジスタ1
25のゲートに与えることにより、間欠信号φの周波数
に応じてレベル検知回路117は間欠的に動作する。こ
こで、間欠信号φの周波数の大きさにより、昇圧電圧V
ppのレベルの検知間隔を調節することができる。
【0204】なお、第5の実施例による昇圧電圧発生回
路は、半導体記憶装置の待機時においても昇圧電圧Vp
pを発生し、所定の目標値を維持している。
【0205】以上のように、本発明の第5の実施例によ
る昇圧電圧発生回路においては、パルス電圧である間欠
信号φにより、レベル検知回路117は間欠的に動作
し、ポンプ駆動信号発生回路17およびポンプ回路19
も間欠的に動作するため、昇圧電圧発生回路の消費電力
を低減でき、半導体記憶装置の待機時における消費電流
の低減が可能となる。
【0206】(第6の実施例)図10は、本発明の第6
の実施例による内部電圧発生回路としての昇圧電圧発生
回路の詳細を示す回路図である。
【0207】図10において、第6の実施例による昇圧
電圧発生回路は、間欠信号発生回路116、レベル検知
回路127、ポンプ駆動信号発生回路R1〜Rnおよび
ポンプ回路P1〜Pnからなる。レベル検知回路127
は、pチャネルトランジスタ3,pチャネルトランジス
タTP1〜TPnおよびnチャネルトランジスタTN1
〜TNnからなる。
【0208】ポンプ駆動信号発生回路R1〜Rnの構成
および動作は図1の第1の実施例による昇圧電圧発生回
路のポンプ駆動信号発生回路R1〜Rnと同様である。
ポンプ回路P1〜Pnの構成および動作は、図1の第1
の実施例による昇圧電圧発生回路のポンプ回路P1〜P
nと同様である。間欠信号発生回路116は、間欠信号
φを発生し、nチャネルトランジスタTN1〜TNnお
よびpチャネルトランジスタTP1〜TPnに間欠信号
φを与える。なお、間欠信号φは、所定の周波数を有す
るパルス電圧である。
【0209】レベル検知回路127のpチャネルトラン
ジスタ3のソースはポンプ回路P1〜Pnの共通の出力
ノードに接続され、ゲートは自らのドレインに接続され
る。pチャネルトランジスタ3,TP1およびnチャネ
ルトランジスタTN1のドレインは共通にポンプ駆動信
号発生回路R1のインバータ5の入力ノードに接続され
る。
【0210】pチャネルトランジスタTP1のソースは
内部電源電圧Vccを発生する内部電源に接続され、ゲ
ートには間欠信号φを受ける。nチャネルトランジスタ
TN1〜TNnはpチャネルトランジスタ3のドレイン
と接地との間に直列に接続され、ゲートには間欠信号φ
を受ける。
【0211】ノードND1〜NDnは、それぞれ対応す
るポンプ駆動信号発生回路R1〜Rnのインバータ5の
入力ノードおよびpチャネルトランジスタTP1〜TP
nのドレインに接続される。pチャネルトランジスタT
P1〜TPnのソースは内部電源電圧Vccを発生する
内部電源に接続され、ゲートには間欠信号φを受ける。
【0212】レベル検知回路127の動作について説明
する。レベル検知回路127のnチャネルトランジスタ
TN1〜TNnおよびpチャネルトランジスタTP1〜
TPnのゲートに印加される間欠信号φが“H”レベル
のときには、nチャネルトランジスタTN1〜TNnは
すべてオンし、pチャネルトランジスタTP1〜TPn
はすべてオフし、レベル検知回路127は図1の第1の
実施例による昇圧電圧発生回路のレベル検知回路1と同
様の動作をする。
【0213】間欠信号φが“L”レベルのときには、n
チャネルトランジスタTN1〜TNnはすべてオフし、
レベル検知回路127は動作をしないため、昇圧電圧発
生回路全体もオフしている。なお、pチャネルトランジ
スタTP1〜TPnはオンになり、ポンプ駆動信号発生
回路R1〜Rnのインバータ5の入力ノードの電圧を固
定している。
【0214】すなわち、レベル検知回路127は間欠的
に動作し、昇圧電圧発生回路も間欠的に動作することに
なる。レベル検知回路127が昇圧電圧Vppのレベル
を検知する間隔は、パルス電圧である間欠信号φの周波
数を変えることにより調節することができる。ここで、
第6の実施例による昇圧電圧発生回路は半導体記憶装置
の待機時においても昇圧電圧Vppを発生している。
【0215】以上のように、本発明の第6の実施例によ
る昇圧電圧発生回路においては、昇圧電圧Vppのレベ
ルを検知し、複数のポンプ回路P1〜Pnおよびポンプ
駆動信号発生回路R1〜Rnのうち、目標とする昇圧電
圧を発生または維持するために最低限必要な数のポンプ
駆動信号発生回路およびポンプ回路のみが動作し、さら
に、昇圧電圧Vppのレベルを間欠的に検知し、ポンプ
回路を間欠的に動作させるため、昇圧電圧発生回路の消
費電力を低減でき、半導体記憶装置における待機時の消
費電流の低減が可能となる。
【0216】
【発明の効果】以上のように、本発明の請求項1の内部
電圧発生回路においては、内部電圧のレベルを検知し、
複数の電圧発生手段および発振手段のうち、目標とする
内部電圧を発生または維持するために最低限必要な数の
電圧発生手段のみが動作するため、内部電圧発生回路の
消費電力を低減でき、半導体記憶装置の待機時における
消費電流の低減が可能となる。
【0217】本発明の請求項2の内部電圧発生回路にお
いては、異なる検知レベルを有する検知手段により内部
電圧のレベルを段階的に検知し、検知したレベルに応じ
た量の電流を、発振手段に流すことにより、目標とする
内部電圧を発生または維持するために最低限必要な電圧
発生手段の動作能力を段階的に設定するため内部電圧発
生回路の消費電力を低減することができ、半導体記憶装
置の待機時における消費電流の低減も可能となる。
【0218】本発明の請求項3の内部電圧発生回路にお
いては、内部電圧の変化に応じて、連続的に内部電圧の
レベルを検知し、検知したレベルに応じた量の電流を発
振手段に流し、目標とする内部電圧を発生または維持す
るために最低限必要な電圧発生手段の動作能力を連続的
に設定するため、内部電圧発生回路の消費電力を低減で
き、半導体記憶装置の待機中における消費電流の低減が
可能となる。
【0219】本発明の請求項4の内部電圧発生回路にお
いては、内部電圧のレベルを検知し、複数の発振手段の
うち目標とする内部電圧を発生または維持するために最
低限必要な周波数のパルス電圧を発生する1つの発振手
段のみを選択して、1つの電圧発生手段を動作させるた
め、内部電圧発生回路の消費電力を低減することがで
き、半導体記憶装置の待機時における消費電流の低減も
可能となる。
【0220】本発明の請求項5の内部電圧発生回路にお
いては、間欠信号により検知手段は間欠的に動作し、発
振手段および電圧発生手段も間欠的に動作するため、内
部電圧発生回路の消費電力を低減でき、半導体記憶装置
の待機時における消費電流の低減も可能となる。
【0221】本発明の請求項6の内部電圧発生回路にお
いては、内部電圧のレベルを間欠的に検知し、目標とす
る内部電圧を発生または維持する電圧発生手段を間欠的
に動作させるため、内部電圧発生回路の消費電力を低減
でき、半導体記憶装置の待機時における消費電流の低減
も可能となる。
【図面の簡単な説明】
【図1】 本発明の第1の実施例による内部電圧発生回
路としての昇圧電圧発生回路の詳細を示す回路図であ
る。
【図2】 図1の昇圧電圧発生回路の動作を説明するた
めの、昇圧電圧発生回路から発生する昇圧電圧と時間と
の関係を示す図である。
【図3】 本発明の第2の実施例による内部電圧発生回
路としての昇圧電圧発生回路の詳細を示す回路図であ
る。
【図4】 本発明の第3の実施例による内部電圧発生回
路としての昇圧電圧発生回路の詳細を示す回路図であ
る。
【図5】 本発明の第4の実施例による内部電圧発生回
路としての昇圧電圧発生回路の詳細を示す回路図であ
る。
【図6】 図5における第1ポンプ駆動信号発生回路お
よび第2ポンプ駆動信号発生回路がともに動作している
場合の選択回路の動作を詳細に説明するための第1スイ
ッチ回路および第2スイッチ回路を示す図である。
【図7】 図5における第2ポンプ駆動信号発生回路の
みが動作している場合の選択回路の動作を詳細に説明す
るための第1スイッチ回路および第2スイッチ回路を示
す図である。
【図8】 第1ポンプ駆動信号発生回路および第2ポン
プ駆動信号発生回路がともに停止している場合の選択回
路の動作を詳細に説明するための第1スイッチ回路およ
び第2スイッチ回路を示す図である。
【図9】 本発明の第5の実施例による内部電圧発生回
路としての昇圧電圧発生回路の詳細を示す回路図であ
る。
【図10】 本発明の第6の実施例による内部電圧発生
回路としての昇圧電圧発生回路の詳細を示す回路図であ
る。
【図11】 従来の内部電圧発生回路としての昇圧電圧
発生回路の詳細を示す回路図である。
【図12】 図11における従来の昇圧電圧発生回路の
第1ポンプ回路を詳細に示す回路図である。
【図13】 図11および図12の第1ポンプ回路の動
作を説明するためのタイミング図である。
【図14】 図11の従来の昇圧電圧発生回路の動作を
説明するための昇圧電圧発生回路から発生される昇圧電
圧Vppと時間との関係を示す図である。
【符号の説明】
1,63,117,127,135 レベル検知回路、
3,14,18,21〜41,47,49,55,5
7,65,67,68,71,85〜93,97,9
9,105,109,119,121,125,14
5,147 pチャネルトランジスタ、5,46,5
4,62,111,151〜157 インバータ、7
NAND回路、8 制御回路、9,75 第1レベル検
知回路、11,77 第2レベル検知回路、13 第3
レベル検知回路、15,16,43,45,51,5
3,59,61,69,73,95,101,103,
107,123,149,161,167〜171 n
チャネルトランジスタ、17 ポンプ駆動信号発生回
路、19 ポンプ回路、79,137 第1ポンプ駆動
信号発生回路、81,141 第2ポンプ駆動信号発生
回路、83 選択回路、113第1スイッチ回路、11
5 第2スイッチ回路、116 間欠信号発生回路、1
39 第1ポンプ回路、143 第2ポンプ回路、15
9,163,165 キャパシタ、R1〜Rn ポンプ
駆動信号発生回路、P1〜Pn ポンプ回路、TN1〜
TNn nチャネルトランジスタ、I1〜In インバ
ータ。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 半導体記憶装置の待機時においても動作
    状態にあり、前記半導体記憶装置の内部電圧を発生する
    内部電圧発生回路であって、 前記内部電圧のレベルを検知し、前記検知したレベルに
    応じて、検知信号を段階的に出力する検知手段と、 前記検知信号に応じて、パルス電圧を段階的に発振する
    複数の発振手段と、 前記複数の発振手段のそれぞれに接続され、前記パルス
    電圧の周波数に応じて前記内部電圧を共通の出力に発生
    する複数の電圧発生手段とを備えた、内部電圧発生回
    路。
  2. 【請求項2】 半導体記憶装置の待機時においても動作
    状態にあり、前記半導体記憶装置の内部電圧を発生する
    内部電圧発生回路であって、 異なる検知レベルを有し、前記内部電圧のレベルを検知
    して、前記検知したレベルに応じて、共通の出力に電流
    を流す複数の検知手段と、 前記電流の量に応じた周波数のパルス電圧を発振する発
    振手段と、 前記パルス電圧の周波数に応じて、前記内部電圧を発生
    する電圧発生手段とを備えた、内部電圧発生回路。
  3. 【請求項3】 半導体記憶装置の待機時においても動作
    状態にあり、前記半導体記憶装置の内部電圧を発生する
    内部電圧発生回路であって、 前記内部電圧の変化に応じて、連続的に前記内部電圧の
    レベルを検知して、前記検知したレベルに応じた量の電
    流を流す検知手段と、 前記電流の量に応じた周波数のパルス電圧を発振する発
    振手段と、 前記パルス電圧の周波数に応じて内部電圧を発生する電
    圧発生手段とを備えた、内部電圧発生回路。
  4. 【請求項4】 半導体記憶装置の待機時においても動作
    状態にあり、前記半導体記憶装置の内部電圧を発生する
    内部電圧発生回路であって、 異なる検知レベルを有し、前記内部電圧のレベルを検知
    し、前記検知したレベルに応じて、検知信号を出力する
    複数の検知手段と、 複数の検知手段のそれぞれに接続され、前記検知信号に
    応じて、それぞれ異なる周波数のパルス電圧を発振する
    複数の発振手段と、 前記複数の発振手段のうち、前記内部電圧のレベルに応
    じて、いずれか1つの前記発振手段を選択し、前記選択
    された発振手段からの前記パルス電圧のみを出力する選
    択手段と、 前記選択された発振手段からの前記パルス電圧の周波数
    に応じて前記内部電圧を発生する電圧発生手段とを備え
    た、内部電圧発生回路。
  5. 【請求項5】 前記検知手段は、 間欠信号に応じて間欠的に動作し、前記間欠信号を出力
    する間欠信号発生手段をさらに備えた、請求項1から4
    のいずれか1項に記載の内部電圧発生回路。
  6. 【請求項6】 半導体記憶装置の待機時においても動作
    状態にあり、前記半導体記憶装置の内部電圧を発生する
    内部電圧発生回路であって、 所定の間欠信号を発生する間欠信号発生手段と、 前記間欠信号に応じて、間欠的に動作し、前記内部電圧
    のレベルを検知し、前記検知したレベルに応じて、検知
    信号を出力する検知手段と、 前記検知信号に応じて、パルス電圧を発振する発振手段
    と、 前記パルス電圧の周波数に応じて、前記内部電圧を発生
    する電圧発生手段とを備えた、内部電圧発生回路。
JP4070595A 1995-02-28 1995-02-28 内部電圧発生回路 Withdrawn JPH08237938A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4070595A JPH08237938A (ja) 1995-02-28 1995-02-28 内部電圧発生回路
DE19606700A DE19606700A1 (de) 1995-02-28 1996-02-22 Interne Spannungserzeugungsschaltung, die eine Spannung entsprechend einem gemessenen Pegel erzeugt
KR1019960004732A KR960032904A (ko) 1995-02-28 1996-02-27 감지된 레벨에 따라 전압을 발생하는 내부전압발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4070595A JPH08237938A (ja) 1995-02-28 1995-02-28 内部電圧発生回路

Publications (1)

Publication Number Publication Date
JPH08237938A true JPH08237938A (ja) 1996-09-13

Family

ID=12587997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4070595A Withdrawn JPH08237938A (ja) 1995-02-28 1995-02-28 内部電圧発生回路

Country Status (3)

Country Link
JP (1) JPH08237938A (ja)
KR (1) KR960032904A (ja)
DE (1) DE19606700A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969565A (en) * 1996-05-17 1999-10-19 Nec Corporation Voltage booster circuit
US6104659A (en) * 1998-07-16 2000-08-15 Fujitsu Limited Memory device
KR100319164B1 (ko) * 1997-12-31 2002-04-22 박종섭 다중레벨검출에의한다중구동장치및그방법
US6771115B2 (en) 2002-07-30 2004-08-03 Renesas Technology Corp. Internal voltage generating circuit with variable reference voltage

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6275096B1 (en) * 1999-12-14 2001-08-14 International Business Machines Corporation Charge pump system having multiple independently activated charge pumps and corresponding method
KR101094903B1 (ko) 2009-07-30 2011-12-15 주식회사 하이닉스반도체 반도체 집적 회로의 테스트 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910004737B1 (ko) * 1988-12-19 1991-07-10 삼성전자 주식회사 백바이어스전압 발생회로
US5003197A (en) * 1989-01-19 1991-03-26 Xicor, Inc. Substrate bias voltage generating and regulating apparatus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969565A (en) * 1996-05-17 1999-10-19 Nec Corporation Voltage booster circuit
KR100319164B1 (ko) * 1997-12-31 2002-04-22 박종섭 다중레벨검출에의한다중구동장치및그방법
US6104659A (en) * 1998-07-16 2000-08-15 Fujitsu Limited Memory device
KR100566351B1 (ko) * 1998-07-16 2006-03-31 후지쯔 가부시끼가이샤 메모리 디바이스
US6771115B2 (en) 2002-07-30 2004-08-03 Renesas Technology Corp. Internal voltage generating circuit with variable reference voltage

Also Published As

Publication number Publication date
KR960032904A (ko) 1996-09-17
DE19606700A1 (de) 1996-08-29

Similar Documents

Publication Publication Date Title
US5694072A (en) Programmable substrate bias generator with current-mirrored differential comparator and isolated bulk-node sensing transistor for bias voltage control
EP0609497B1 (en) A device and method for maintaining a high voltage for low power applications
US5003197A (en) Substrate bias voltage generating and regulating apparatus
JP2005278378A (ja) チャージポンプ回路
JP2001095234A (ja) 半導体集積回路
JPH09198887A (ja) 高電圧発生回路
JP2005278383A (ja) 電源回路
US6809573B2 (en) Circuit for generating high voltage
JP2004355788A (ja) 高電圧発生器
JPH08279289A (ja) ワード線電圧昇圧回路
KR19990045290A (ko) 발진 회로
JPH06153493A (ja) チャージポンプ回路
KR100279296B1 (ko) 승압 전압 발생 회로
JPH1126701A (ja) 揮発性半導体メモリ用高電圧発生回路
JPH08237938A (ja) 内部電圧発生回路
JPWO2005001938A1 (ja) 半導体集積回路
KR19990050472A (ko) 승압전압 발생회로
JP2001111397A (ja) 半導体集積回路
KR0174767B1 (ko) 승압 전위 발생 기능을 갖는 반도체 기억장치
US6271718B1 (en) Internal voltage converter for low operating voltage semiconductor memory
KR0168079B1 (ko) 클럭발생장치
JPH09294367A (ja) 電圧供給回路
US6653889B2 (en) Voltage generating circuits and methods including shared capacitors
GB2373865A (en) High voltage detector
JPH11260053A (ja) 半導体記憶装置の昇圧回路

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020507