JPH08237938A - 内部電圧発生回路 - Google Patents
内部電圧発生回路Info
- Publication number
- JPH08237938A JPH08237938A JP4070595A JP4070595A JPH08237938A JP H08237938 A JPH08237938 A JP H08237938A JP 4070595 A JP4070595 A JP 4070595A JP 4070595 A JP4070595 A JP 4070595A JP H08237938 A JPH08237938 A JP H08237938A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- channel transistor
- voltage
- internal voltage
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Measurement Of Current Or Voltage (AREA)
- Read Only Memory (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 半導体記憶装置の待機時においても動作状態
にある内部電圧発生回路を有する半導体記憶装置の待機
時における消費電流を低減することができる内部電圧発
生回路を提供することである。 【構成】 この内部電圧発生回路としての昇圧電圧発生
回路は、レベル検知回路１、ポンプ駆動信号発生回路Ｒ
１〜Ｒｎおよびポンプ回路Ｐ１〜Ｐｎからなる。レベル
検知回路１は、昇圧電圧Ｖｐｐのレベルを検知し、検知
したレベルに応じて、複数のポンプ駆動信号発生回路Ｒ
１〜Ｒｎおよびポンプ回路Ｐ１〜Ｐｎのうち、目標とす
る内部電圧を発生するために最低限必要な数のポンプ駆
動信号発生回路およびポンプ回路のみを動作させるた
め、昇圧電圧発生回路の消費電力を低減でき、半導体記
憶装置の待機時における消費電流の低減も可能となる。
にある内部電圧発生回路を有する半導体記憶装置の待機
時における消費電流を低減することができる内部電圧発
生回路を提供することである。 【構成】 この内部電圧発生回路としての昇圧電圧発生
回路は、レベル検知回路１、ポンプ駆動信号発生回路Ｒ
１〜Ｒｎおよびポンプ回路Ｐ１〜Ｐｎからなる。レベル
検知回路１は、昇圧電圧Ｖｐｐのレベルを検知し、検知
したレベルに応じて、複数のポンプ駆動信号発生回路Ｒ
１〜Ｒｎおよびポンプ回路Ｐ１〜Ｐｎのうち、目標とす
る内部電圧を発生するために最低限必要な数のポンプ駆
動信号発生回路およびポンプ回路のみを動作させるた
め、昇圧電圧発生回路の消費電力を低減でき、半導体記
憶装置の待機時における消費電流の低減も可能となる。
Description
【０００１】
【産業上の利用分野】本発明は、内部電圧発生回路に関
し、特に、半導体記憶装置の待機時における消費電流
（スタンドバイ電流）の低減化を実現できる内部電圧発
生回路に関する。
し、特に、半導体記憶装置の待機時における消費電流
（スタンドバイ電流）の低減化を実現できる内部電圧発
生回路に関する。
【０００２】
【従来の技術】従来の内部電圧発生回路に関する技術
は、たとえば、特開昭６４−７４８１９号公報、特開平
３−２５９６１９号公報、特開昭６０−１５２０４８号
公報および特開昭６２−１９７９９８号公報に開示され
ている。
は、たとえば、特開昭６４−７４８１９号公報、特開平
３−２５９６１９号公報、特開昭６０−１５２０４８号
公報および特開昭６２−１９７９９８号公報に開示され
ている。
【０００３】図１１は、半導体記憶装置における従来の
内部電圧発生回路としての昇圧電圧発生回路の一例の詳
細を示す回路図である。
内部電圧発生回路としての昇圧電圧発生回路の一例の詳
細を示す回路図である。
【０００４】従来の昇圧電圧発生回路は、レベル検知回
路１３５、第１ポンプ駆動信号発生回路１３７、第１ポ
ンプ回路１３９、第２ポンプ駆動信号発生回路１４１お
よび第２ポンプ回路１４３からなる。
路１３５、第１ポンプ駆動信号発生回路１３７、第１ポ
ンプ回路１３９、第２ポンプ駆動信号発生回路１４１お
よび第２ポンプ回路１４３からなる。
【０００５】レベル検知回路１３５は、ｐチャネルトラ
ンジスタ１４５，１４７および高抵抗のｎチャネルトラ
ンジスタ１４９からなる。第１ポンプ駆動信号発生回路
１３７はインバータ５、ＮＡＮＤ回路７、インバータＩ
１〜ＩＮからなる。なお、インバータＩ１〜ＩＮは偶数
個設けられる。第２ポンプ駆動信号発生回路１４１は、
インバータ１５１，１５３，１５５からなる。第１ポン
プ回路１３９および第２ポンプ回路１４３については後
で説明する。
ンジスタ１４５，１４７および高抵抗のｎチャネルトラ
ンジスタ１４９からなる。第１ポンプ駆動信号発生回路
１３７はインバータ５、ＮＡＮＤ回路７、インバータＩ
１〜ＩＮからなる。なお、インバータＩ１〜ＩＮは偶数
個設けられる。第２ポンプ駆動信号発生回路１４１は、
インバータ１５１，１５３，１５５からなる。第１ポン
プ回路１３９および第２ポンプ回路１４３については後
で説明する。
【０００６】レベル検知回路１３５のｐチャネルトラン
ジスタ１４５は、ソースが第１ポンプ回路１３９および
第２ポンプ回路１４３の出力ノードＮ４に接続され、そ
のゲートとドレインが接続される。ｐチャネルトランジ
スタ１４７のソースはｐチャネルトランジスタ１４５の
ドレインとゲートに接続され、ゲートは内部電源電圧Ｖ
ｃｃを発生する内部電源ノードに接続され、ドレインは
ｎチャネルトランジスタ１４９のドレインと第１ポンプ
駆動信号発生回路１３７のインバータ５の入力ノードに
接続される。ｎチャネルトランジスタ１４９のゲートは
内部電源電圧Ｖｃｃを発生する内部電源ノードに接続さ
れ、ソースは接地され、ドレインはｐチャネルトランジ
スタ１４７のドレインとインバータ５の入力ノードに接
続される。
ジスタ１４５は、ソースが第１ポンプ回路１３９および
第２ポンプ回路１４３の出力ノードＮ４に接続され、そ
のゲートとドレインが接続される。ｐチャネルトランジ
スタ１４７のソースはｐチャネルトランジスタ１４５の
ドレインとゲートに接続され、ゲートは内部電源電圧Ｖ
ｃｃを発生する内部電源ノードに接続され、ドレインは
ｎチャネルトランジスタ１４９のドレインと第１ポンプ
駆動信号発生回路１３７のインバータ５の入力ノードに
接続される。ｎチャネルトランジスタ１４９のゲートは
内部電源電圧Ｖｃｃを発生する内部電源ノードに接続さ
れ、ソースは接地され、ドレインはｐチャネルトランジ
スタ１４７のドレインとインバータ５の入力ノードに接
続される。
【０００７】第１ポンプ駆動信号発生回路１３７のイン
バータ５の出力ノードはＮＡＮＤ回路７の一方入力ノー
ドに接続される。ＮＡＮＤ回路７の他方入力ノードはイ
ンバータＩＮの出力ノードに接続される。ＮＡＮＤ回路
７の出力ノードはインバータＩ１の入力ノードに接続さ
れる。偶数個設けられているインバータＩ１からＩｎは
直列に接続される。
バータ５の出力ノードはＮＡＮＤ回路７の一方入力ノー
ドに接続される。ＮＡＮＤ回路７の他方入力ノードはイ
ンバータＩＮの出力ノードに接続される。ＮＡＮＤ回路
７の出力ノードはインバータＩ１の入力ノードに接続さ
れる。偶数個設けられているインバータＩ１からＩｎは
直列に接続される。
【０００８】第１ポンプ回路１３９の入力ノードは第１
ポンプ駆動信号発生回路１３７のインバータＩＮの出力
ノードに接続され、第２ポンプ回路１４３と共通の出力
ノードＮ４はレベル検知回路１３５のｐチャネルトラン
ジスタ１４５のソースに接続される。
ポンプ駆動信号発生回路１３７のインバータＩＮの出力
ノードに接続され、第２ポンプ回路１４３と共通の出力
ノードＮ４はレベル検知回路１３５のｐチャネルトラン
ジスタ１４５のソースに接続される。
【０００９】第２ポンプ駆動信号発生回路１４１のイン
バータ１５１，１５３，１５５は直列に接続される。イ
ンバータ１５５の出力ノードはインバータ１５１の入力
ノードに接続される。
バータ１５１，１５３，１５５は直列に接続される。イ
ンバータ１５５の出力ノードはインバータ１５１の入力
ノードに接続される。
【００１０】第２ポンプ回路１４３の入力ノードは第２
ポンプ駆動信号発生回路１４１のインバータ１５５の出
力ノードに接続され、第１ポンプ回路１３９と共通の出
力ノードＮ４は、レベル検知回路１３５のｐチャネルト
ランジスタ１４５のソースに接続される。
ポンプ駆動信号発生回路１４１のインバータ１５５の出
力ノードに接続され、第１ポンプ回路１３９と共通の出
力ノードＮ４は、レベル検知回路１３５のｐチャネルト
ランジスタ１４５のソースに接続される。
【００１１】レベル検知回路１３５において、ｐチャネ
ルトランジスタ１４７は、そのしきい値電圧の絶対値を
Ｖｔｈｐとすると、ノードＮ１の電位がＶｃｃ＋Ｖｔｈ
ｐのときオフとなっている。さらに、ｐチャネルトラン
ジスタ１４５はダイオード接続されているため、そのし
きい値電圧の絶対値をＶｔｈｐとすると、ノードＮ２の
電位がＶｃｃ＋２Ｖｔｈｐのとき、ｐチャネルトランジ
スタ１４５、１４７はオフとなっている。
ルトランジスタ１４７は、そのしきい値電圧の絶対値を
Ｖｔｈｐとすると、ノードＮ１の電位がＶｃｃ＋Ｖｔｈ
ｐのときオフとなっている。さらに、ｐチャネルトラン
ジスタ１４５はダイオード接続されているため、そのし
きい値電圧の絶対値をＶｔｈｐとすると、ノードＮ２の
電位がＶｃｃ＋２Ｖｔｈｐのとき、ｐチャネルトランジ
スタ１４５、１４７はオフとなっている。
【００１２】すなわち、ノードＮ２の電位は、第１ポン
プ回路１３９および第２ポンプ回路１４３から発生され
る昇圧電圧Ｖｐｐとなっているため、昇圧電圧Ｖｐｐ
が、Ｖｃｃ＋２Ｖｔｈｐより小さいときにはｐチャネル
トランジスタ１４７はオフとなり、ノードＮ３の電位は
“Ｌ”レベルとなる。
プ回路１３９および第２ポンプ回路１４３から発生され
る昇圧電圧Ｖｐｐとなっているため、昇圧電圧Ｖｐｐ
が、Ｖｃｃ＋２Ｖｔｈｐより小さいときにはｐチャネル
トランジスタ１４７はオフとなり、ノードＮ３の電位は
“Ｌ”レベルとなる。
【００１３】また、昇圧電圧Ｖｐｐが、Ｖｃｃ＋２Ｖｔ
ｈｐより大きいときは、ｐチャネルトランジスタ１４７
はオンとなりノードＮ３の電位は“Ｈ”レベルとなる。
ｎチャネルトランジスタ１４９は、大きなオン抵抗を有
しており、抵抗素子として機能している。
ｈｐより大きいときは、ｐチャネルトランジスタ１４７
はオンとなりノードＮ３の電位は“Ｈ”レベルとなる。
ｎチャネルトランジスタ１４９は、大きなオン抵抗を有
しており、抵抗素子として機能している。
【００１４】第１ポンプ駆動信号発生回路１３７におい
て、昇圧電圧Ｖｐｐの値がＶｃｃ＋２Ｖｔｈｐより小さ
くなったとき、インバータ５に“Ｌ”レベルの信号が入
力されると、ＮＡＮＤ回路７の一方に、反転された
“Ｈ”レベルの信号が入力される。この場合、ＮＡＮＤ
回路７はインバータとして動作する。
て、昇圧電圧Ｖｐｐの値がＶｃｃ＋２Ｖｔｈｐより小さ
くなったとき、インバータ５に“Ｌ”レベルの信号が入
力されると、ＮＡＮＤ回路７の一方に、反転された
“Ｈ”レベルの信号が入力される。この場合、ＮＡＮＤ
回路７はインバータとして動作する。
【００１５】そして、ＮＡＮＤ回路７、インバータＩ１
〜ＩＮによりリングオシレータが形成され、所定の周波
数を有するパルス電圧が生成される。発振周波数は、イ
ンバータＩ１〜ＩＮの数により調節する。昇圧電圧Ｖｐ
ｐがＶｃｃ＋２Ｖｔｈｐより大きい場合は、インバータ
５には“Ｈ”レベルの信号が入力され、反転された
“Ｌ”レベルの信号がＮＡＮＤ回路７に入力される。そ
して、ＮＡＮＤ回路７の出力信号は“Ｈ”レベルに固定
され、パルス電圧は“Ｌ”レベルに固定されるため、こ
の第１ポンプ駆動信号発生回路１３７のパルス電圧の発
生動作が停止される。
〜ＩＮによりリングオシレータが形成され、所定の周波
数を有するパルス電圧が生成される。発振周波数は、イ
ンバータＩ１〜ＩＮの数により調節する。昇圧電圧Ｖｐ
ｐがＶｃｃ＋２Ｖｔｈｐより大きい場合は、インバータ
５には“Ｈ”レベルの信号が入力され、反転された
“Ｌ”レベルの信号がＮＡＮＤ回路７に入力される。そ
して、ＮＡＮＤ回路７の出力信号は“Ｈ”レベルに固定
され、パルス電圧は“Ｌ”レベルに固定されるため、こ
の第１ポンプ駆動信号発生回路１３７のパルス電圧の発
生動作が停止される。
【００１６】第２ポンプ駆動信号発生回路１４１におい
て、インバータ１５１，１５３，１５５によりリングオ
シレータが形成され、所定の周波数を有するパルス電圧
が生成される。この第２ポンプ駆動信号発生回路１４１
は常に動作している。
て、インバータ１５１，１５３，１５５によりリングオ
シレータが形成され、所定の周波数を有するパルス電圧
が生成される。この第２ポンプ駆動信号発生回路１４１
は常に動作している。
【００１７】図１２は、図１１の第１ポンプ回路１３９
の一例の詳細を示す回路図である。図１２において、図
１１の第１ポンプ回路１３９は、インバータ１５７、キ
ャパシタ１５９，１６３，１６５、ｎチャネルトランジ
スタ１６１，１６７，１６９，１７１からなる。
の一例の詳細を示す回路図である。図１２において、図
１１の第１ポンプ回路１３９は、インバータ１５７、キ
ャパシタ１５９，１６３，１６５、ｎチャネルトランジ
スタ１６１，１６７，１６９，１７１からなる。
【００１８】インバータ１５７の入力ノードは、図１１
の第１ポンプ駆動信号発生回路１３７の出力ノードに接
続され、そのインバータ１５７の出力ノードはキャパシ
タ１５９および１６３に接続される。ｎチャネルトラン
ジスタ１６１の一方ソース／ドレイン電極はキャパシタ
１５９およびｎチャネルトランジスタ１６７のソースに
接続され、他方ソース／ドレイン電極は図１１のノード
Ｎ４に接続され、ゲートはキャパシタ１６３およびｎチ
ャネルトランジスタ１６９のソースに接続される。
の第１ポンプ駆動信号発生回路１３７の出力ノードに接
続され、そのインバータ１５７の出力ノードはキャパシ
タ１５９および１６３に接続される。ｎチャネルトラン
ジスタ１６１の一方ソース／ドレイン電極はキャパシタ
１５９およびｎチャネルトランジスタ１６７のソースに
接続され、他方ソース／ドレイン電極は図１１のノード
Ｎ４に接続され、ゲートはキャパシタ１６３およびｎチ
ャネルトランジスタ１６９のソースに接続される。
【００１９】ｎチャネルトランジスタ１６９のドレイン
は内部電源電圧Ｖｃｃを発生する内部電源ノードに接続
され、ソースはキャパシタ１６３およびｎチャネルトラ
ンジスタ１６１のゲートに接続され、ゲートはキャパシ
タ１６５およびｎチャネルトランジスタ１７１のソース
に接続される。ｎチャネルトランジスタ１６７のソース
はｎチャネルトランジスタ１６１の一方ソース／ドレイ
ン電極に接続され、ソースは内部電源電圧Ｖｃｃを発生
する内部電源ノードに接続され、ゲートはキャパシタ１
６５およびｎチャネルトランジスタ１７１のソースに接
続される。
は内部電源電圧Ｖｃｃを発生する内部電源ノードに接続
され、ソースはキャパシタ１６３およびｎチャネルトラ
ンジスタ１６１のゲートに接続され、ゲートはキャパシ
タ１６５およびｎチャネルトランジスタ１７１のソース
に接続される。ｎチャネルトランジスタ１６７のソース
はｎチャネルトランジスタ１６１の一方ソース／ドレイ
ン電極に接続され、ソースは内部電源電圧Ｖｃｃを発生
する内部電源ノードに接続され、ゲートはキャパシタ１
６５およびｎチャネルトランジスタ１７１のソースに接
続される。
【００２０】ｎチャネルトランジスタ１７１のソースは
キャパシタ１６５、ｎチャネルトランジスタ１６７のゲ
ートおよびｎチャネルトランジスタ１６９のゲートに接
続され、ドレインおよびゲートは内部電源電圧Ｖｃｃを
発生する内部電源ノードに接続される。次に、この第１
ポンプ回路１３９の動作を図を用いて説明する。
キャパシタ１６５、ｎチャネルトランジスタ１６７のゲ
ートおよびｎチャネルトランジスタ１６９のゲートに接
続され、ドレインおよびゲートは内部電源電圧Ｖｃｃを
発生する内部電源ノードに接続される。次に、この第１
ポンプ回路１３９の動作を図を用いて説明する。
【００２１】図１３は、図１２の第１ポンプ回路１３９
の動作を説明するためのタイミング図である。
の動作を説明するためのタイミング図である。
【００２２】図１３において、（ａ）は図１１の第１ポ
ンプ駆動信号発生回路１３７から第１ポンプ回路１３９
へ出力されるパルス電圧Ｐを示す。図１３の（ｂ）は図
１２のノードＮ５の電位を示す。図１３の（ｃ）は図１
２のノードＮ６の電位を示す。図１３の（ｄ）は図１２
のノードＮ７の電位を示す。図１３の（ｅ）は図１１お
よび図１２のノードＮ４の電位を示す。
ンプ駆動信号発生回路１３７から第１ポンプ回路１３９
へ出力されるパルス電圧Ｐを示す。図１３の（ｂ）は図
１２のノードＮ５の電位を示す。図１３の（ｃ）は図１
２のノードＮ６の電位を示す。図１３の（ｄ）は図１２
のノードＮ７の電位を示す。図１３の（ｅ）は図１１お
よび図１２のノードＮ４の電位を示す。
【００２３】パルス電圧Ｐが“Ｌ”レベルに立下がる
と、図１２のノードＮ７の電位がキャパシタ１６５の容
量結合（チャージポンプ）により低下する。ノードＮ７
の電位が低下すると、ｎチャネルトランジスタ１７１が
オン状態となり、ノードＮ７の電位がＶｃｃ−Ｖｔｈｎ
にクランプされる。Ｖｔｈｎはｎチャネルトランジスタ
１７１、１６１のしきい値電圧である。
と、図１２のノードＮ７の電位がキャパシタ１６５の容
量結合（チャージポンプ）により低下する。ノードＮ７
の電位が低下すると、ｎチャネルトランジスタ１７１が
オン状態となり、ノードＮ７の電位がＶｃｃ−Ｖｔｈｎ
にクランプされる。Ｖｔｈｎはｎチャネルトランジスタ
１７１、１６１のしきい値電圧である。
【００２４】一方、図１２のインバータ９の出力信号は
“Ｈ”レベルとなり、ノードＮ６およびＮ５はそれぞれ
キャパシタ１５９および１６３の容量結合により２Ｖｃ
ｃに上昇する。ｎチャネルトランジスタ１６７および１
６９はゲートにＶｃｃ−Ｖｔｈｎの電位を受けているた
めオフ状態になる。
“Ｈ”レベルとなり、ノードＮ６およびＮ５はそれぞれ
キャパシタ１５９および１６３の容量結合により２Ｖｃ
ｃに上昇する。ｎチャネルトランジスタ１６７および１
６９はゲートにＶｃｃ−Ｖｔｈｎの電位を受けているた
めオフ状態になる。
【００２５】図１２のノードＮ４の電位が２Ｖｃｃ−Ｖ
ｔｈｎよりも低い場合には、ｎチャネルトランジスタ１
６１がオン状態となり、ノードＮ５からノードＮ４へ電
流が流れる。すなわちノードＮ５からノードＮ４へ正電
荷が供給される。これによりノードＮ４の電位が上昇す
る。
ｔｈｎよりも低い場合には、ｎチャネルトランジスタ１
６１がオン状態となり、ノードＮ５からノードＮ４へ電
流が流れる。すなわちノードＮ５からノードＮ４へ正電
荷が供給される。これによりノードＮ４の電位が上昇す
る。
【００２６】パルス電圧Ｐが“Ｈ”レベルに立上がる
と、ノードＮ７の電位はキャパシタ１６５の容量結合に
より２Ｖｃｃ−Ｖｔｈｎレベルとなり、一方、ノードＮ
６およびＮ５の電位はキャパシタ１５９および１６３の
容量結合により一旦低下するが、ｎチャネルトランジス
タ１６７および１６９がオン状態となり、内部電源電圧
Ｖｃｃレベルにされる。
と、ノードＮ７の電位はキャパシタ１６５の容量結合に
より２Ｖｃｃ−Ｖｔｈｎレベルとなり、一方、ノードＮ
６およびＮ５の電位はキャパシタ１５９および１６３の
容量結合により一旦低下するが、ｎチャネルトランジス
タ１６７および１６９がオン状態となり、内部電源電圧
Ｖｃｃレベルにされる。
【００２７】ｎチャネルトランジスタ１６１は、ノード
Ｎ４の電位がノードＮ５およびＮ６の電位よりも高いた
め、オフ状態となる。
Ｎ４の電位がノードＮ５およびＮ６の電位よりも高いた
め、オフ状態となる。
【００２８】パルス電圧Ｐが“Ｌ”レベルへ立下がる
と、ノードＮ５は、２Ｖｃｃの電圧レベルまで上昇、ノ
ードＮ６の電位も同様に２Ｖｃｃの電圧レベルまで上昇
する。したがって、ｎチャネルトランジスタ１６１は、
ノードＮ４へ２Ｖｃｃ−Ｖｔｈｎの電位を伝達すること
ができる。すなわち、昇圧電圧Ｖｐｐは、２Ｖｃｃ−Ｖ
ｔｈｎまで上昇することができる。
と、ノードＮ５は、２Ｖｃｃの電圧レベルまで上昇、ノ
ードＮ６の電位も同様に２Ｖｃｃの電圧レベルまで上昇
する。したがって、ｎチャネルトランジスタ１６１は、
ノードＮ４へ２Ｖｃｃ−Ｖｔｈｎの電位を伝達すること
ができる。すなわち、昇圧電圧Ｖｐｐは、２Ｖｃｃ−Ｖ
ｔｈｎまで上昇することができる。
【００２９】図１４は、図１１の昇圧電圧発生回路から
発生される昇圧電圧Ｖｐｐと時間との関係を示す図であ
る。
発生される昇圧電圧Ｖｐｐと時間との関係を示す図であ
る。
【００３０】図１４において、横軸は時間を、縦軸は昇
圧電圧Ｖｐｐを示している。昇圧電圧発生回路を有する
半導体記憶装置の電源投入時（０〜ｔ1 ）においては、
目標とする昇圧電圧６Ｖを達成するために図１１の昇圧
電圧発生回路の第１ポンプ回路１３９および第２ポンプ
回路１４３の両方を動作させる。
圧電圧Ｖｐｐを示している。昇圧電圧発生回路を有する
半導体記憶装置の電源投入時（０〜ｔ1 ）においては、
目標とする昇圧電圧６Ｖを達成するために図１１の昇圧
電圧発生回路の第１ポンプ回路１３９および第２ポンプ
回路１４３の両方を動作させる。
【００３１】この場合、昇圧電圧Ｖｐｐを一気に目標と
する昇圧電圧６Ｖまで上げるため第１ポンプ回路１３９
の能力を大きくしている。第１ポンプ回路１３９の能力
は、第１ポンプ駆動信号発生回路１３７から発生される
パルス電圧の周波数を大きくすることなどにより大きく
できる。
する昇圧電圧６Ｖまで上げるため第１ポンプ回路１３９
の能力を大きくしている。第１ポンプ回路１３９の能力
は、第１ポンプ駆動信号発生回路１３７から発生される
パルス電圧の周波数を大きくすることなどにより大きく
できる。
【００３２】目標とする昇圧電圧６Ｖに達したとき（ｔ
1 ）に、第１ポンプ回路１３９の動作を停止する。第２
ポンプ回路１４３は常に動作状態にある。目標とする昇
圧電圧６Ｖからレベルが下がったとき（ｔ1 〜ｔ2 ）に
は、第１ポンプ回路１３９を再び動作させ、そのレベル
を目標とする昇圧電圧６Ｖに戻す。以上の動作により、
昇圧電圧発生回路は、半導体記憶装置の待機時において
も目標とする昇圧電圧６Ｖを維持する。
1 ）に、第１ポンプ回路１３９の動作を停止する。第２
ポンプ回路１４３は常に動作状態にある。目標とする昇
圧電圧６Ｖからレベルが下がったとき（ｔ1 〜ｔ2 ）に
は、第１ポンプ回路１３９を再び動作させ、そのレベル
を目標とする昇圧電圧６Ｖに戻す。以上の動作により、
昇圧電圧発生回路は、半導体記憶装置の待機時において
も目標とする昇圧電圧６Ｖを維持する。
【００３３】
【発明が解決しようとする課題】しかしながら、昇圧電
圧発生回路には図１１のレベル検知回路１３５や図示し
ないクランプ回路による数多くのリークがあり、そのリ
ーク分は能力の大きい第１ポンプ回路１３９により補充
されるため大きな電力を消費するという問題点があっ
た。
圧発生回路には図１１のレベル検知回路１３５や図示し
ないクランプ回路による数多くのリークがあり、そのリ
ーク分は能力の大きい第１ポンプ回路１３９により補充
されるため大きな電力を消費するという問題点があっ
た。
【００３４】リーク分を第２ポンプ回路１４３のみで補
充しようとすると常に動作させている第２ポンプ回路１
４３のポンプ能力を大きくすることになり、消費電力が
大きくなるという問題点があった。
充しようとすると常に動作させている第２ポンプ回路１
４３のポンプ能力を大きくすることになり、消費電力が
大きくなるという問題点があった。
【００３５】この発明は、以上のような問題点を解決す
るためになされたもので、内部電圧発生回路（昇圧電圧
発生回路）の消費電力の低減、すなわち、半導体記憶装
置の待機時における消費電流を低減できる内部電圧発生
回路を提供することを目的とする。
るためになされたもので、内部電圧発生回路（昇圧電圧
発生回路）の消費電力の低減、すなわち、半導体記憶装
置の待機時における消費電流を低減できる内部電圧発生
回路を提供することを目的とする。
【００３６】
【課題を解決するための手段】本発明の請求項１の内部
電圧発生回路は、内部電圧のレベルを検知し、検知した
レベルに応じて、検知信号を段階的に出力する検知手段
と、検知信号に応じて、パルス電圧を段階的に発振する
複数の発振手段と、複数の発振手段のそれぞれに接続さ
れ、パルス電圧の周波数に応じて内部電圧を共通の出力
に発生する複数の電圧発生手段とを備える。
電圧発生回路は、内部電圧のレベルを検知し、検知した
レベルに応じて、検知信号を段階的に出力する検知手段
と、検知信号に応じて、パルス電圧を段階的に発振する
複数の発振手段と、複数の発振手段のそれぞれに接続さ
れ、パルス電圧の周波数に応じて内部電圧を共通の出力
に発生する複数の電圧発生手段とを備える。
【００３７】本発明の請求項２の内部電圧発生回路は、
異なる検知レベルを有し、内部電圧のレベルを検知し
て、検知したレベルに応じて、共通の出力に電流を流す
複数の検知手段と、電流量に応じた周波数のパルス電圧
を発振する発振手段と、パルス電圧の周波数に応じて、
内部電圧を発生する電圧発生手段とを備える。
異なる検知レベルを有し、内部電圧のレベルを検知し
て、検知したレベルに応じて、共通の出力に電流を流す
複数の検知手段と、電流量に応じた周波数のパルス電圧
を発振する発振手段と、パルス電圧の周波数に応じて、
内部電圧を発生する電圧発生手段とを備える。
【００３８】本発明の請求項３の内部電圧発生回路は、
内部電圧の変化に応じて連続的に内部電圧のレベルを検
知して、検知したレベルに応じた量の電流を流す検知手
段と、電流の量に応じた周波数のパルス電圧を発振する
発振手段と、パルス電圧の周波数に応じて内部電圧を発
生する電圧発生手段とを備える。
内部電圧の変化に応じて連続的に内部電圧のレベルを検
知して、検知したレベルに応じた量の電流を流す検知手
段と、電流の量に応じた周波数のパルス電圧を発振する
発振手段と、パルス電圧の周波数に応じて内部電圧を発
生する電圧発生手段とを備える。
【００３９】本発明の請求項４の内部電圧発生回路は、
異なる検知レベルを有し、内部電圧のレベルを検知し、
検知したレベルに応じて、検知信号を出力する複数の検
知手段と、複数の検知手段のそれぞれに接続され、検知
信号に応じて、それぞれ異なる周波数のパルス電圧を発
振する複数の発振手段と、複数の発振手段のうち、内部
電圧のレベルに応じて、いずれか１つの発振手段を選択
し、選択された発振手段からのパルス電圧のみを出力す
る選択手段と、選択された発振手段からのパルス電圧の
周波数に応じて内部電圧を発生する電圧発生手段とを備
える。
異なる検知レベルを有し、内部電圧のレベルを検知し、
検知したレベルに応じて、検知信号を出力する複数の検
知手段と、複数の検知手段のそれぞれに接続され、検知
信号に応じて、それぞれ異なる周波数のパルス電圧を発
振する複数の発振手段と、複数の発振手段のうち、内部
電圧のレベルに応じて、いずれか１つの発振手段を選択
し、選択された発振手段からのパルス電圧のみを出力す
る選択手段と、選択された発振手段からのパルス電圧の
周波数に応じて内部電圧を発生する電圧発生手段とを備
える。
【００４０】本発明の請求項５の内部電圧発生回路は、
請求項１から４のいずれかの内部電圧発生回路におい
て、検知手段は、間欠信号に応じて間欠的に動作し、間
欠信号を出力する間欠信号発生手段をさらに備える。
請求項１から４のいずれかの内部電圧発生回路におい
て、検知手段は、間欠信号に応じて間欠的に動作し、間
欠信号を出力する間欠信号発生手段をさらに備える。
【００４１】本発明の請求項６の内部電圧発生回路は、
間欠信号に応じて、間欠的に動作し、内部電圧のレベル
を検知し、検知したレベルに応じて、検知信号を出力す
る検知手段と、間欠信号を出力する間欠信号発生手段
と、検知信号に応じて、パルス電圧を発振する発振手段
と、パルス電圧の周波数に応じて、内部電圧を発生する
電圧発生手段とを備える。
間欠信号に応じて、間欠的に動作し、内部電圧のレベル
を検知し、検知したレベルに応じて、検知信号を出力す
る検知手段と、間欠信号を出力する間欠信号発生手段
と、検知信号に応じて、パルス電圧を発振する発振手段
と、パルス電圧の周波数に応じて、内部電圧を発生する
電圧発生手段とを備える。
【００４２】
【作用】請求項１の内部電圧発生回路においては、内部
電圧のレベルを検知し、複数の発振手段および電圧発生
手段のうち、目標とする内部電圧を発生または維持する
ために最低限必要な数の発振手段および電圧発生手段の
みが動作するため、内部電圧発生回路の消費電力を低減
できる。
電圧のレベルを検知し、複数の発振手段および電圧発生
手段のうち、目標とする内部電圧を発生または維持する
ために最低限必要な数の発振手段および電圧発生手段の
みが動作するため、内部電圧発生回路の消費電力を低減
できる。
【００４３】本発明の請求項２の内部電圧発生回路にお
いては、異なる検知レベルを有する検知手段により内部
電圧のレベルを段階的に検知し、検知したレベルに応じ
た量の電流を、発振手段に流すことにより、目標とする
内部電圧を発生または維持するために最低限必要な電圧
発生手段の動作能力を段階的に設定するため内部電圧発
生回路の消費電力を低減することができる。
いては、異なる検知レベルを有する検知手段により内部
電圧のレベルを段階的に検知し、検知したレベルに応じ
た量の電流を、発振手段に流すことにより、目標とする
内部電圧を発生または維持するために最低限必要な電圧
発生手段の動作能力を段階的に設定するため内部電圧発
生回路の消費電力を低減することができる。
【００４４】請求項３の内部電圧発生回路においては、
内部電圧の変化に応じて、連続的に内部電圧のレベルを
検知し、検知したレベルに応じた量の電流を発振手段に
流すことにより、目標とする内部電圧を発生または維持
するために最低限必要な電圧発生手段の動作能力を連続
的に設定するため、内部電圧発生回路の消費電流を低減
できる。
内部電圧の変化に応じて、連続的に内部電圧のレベルを
検知し、検知したレベルに応じた量の電流を発振手段に
流すことにより、目標とする内部電圧を発生または維持
するために最低限必要な電圧発生手段の動作能力を連続
的に設定するため、内部電圧発生回路の消費電流を低減
できる。
【００４５】本発明の請求項４の内部電圧発生回路にお
いては、内部電圧のレベルを検知し、複数の発振手段の
うち、目標とする内部電圧を発生または維持するために
最低限必要な周波数のパルス電圧を発生する１つの発振
手段のみを選択して、１つの電圧発生手段を動作させる
ため、内部電圧発生回路の消費電流を低減することがで
きる。
いては、内部電圧のレベルを検知し、複数の発振手段の
うち、目標とする内部電圧を発生または維持するために
最低限必要な周波数のパルス電圧を発生する１つの発振
手段のみを選択して、１つの電圧発生手段を動作させる
ため、内部電圧発生回路の消費電流を低減することがで
きる。
【００４６】本発明の請求項５の内部電圧発生回路にお
いては、間欠信号により検知手段は間欠的に動作し、発
振手段および電圧発生手段も間欠的に動作するため、内
部電圧発生回路の消費電流を低減できる。
いては、間欠信号により検知手段は間欠的に動作し、発
振手段および電圧発生手段も間欠的に動作するため、内
部電圧発生回路の消費電流を低減できる。
【００４７】本発明の請求項６の内部電圧発生回路にお
いては、内部電圧のレベルを間欠的に検知し、目標とす
る内部電圧を発生または維持する電圧発生手段を間欠的
に動作させるため、内部電圧発生回路の消費電力を低減
できる。
いては、内部電圧のレベルを間欠的に検知し、目標とす
る内部電圧を発生または維持する電圧発生手段を間欠的
に動作させるため、内部電圧発生回路の消費電力を低減
できる。
【００４８】
【実施例】以下、本発明による内部電圧発生回路として
の昇圧電圧発生回路について図面を参照しながら説明す
る。
の昇圧電圧発生回路について図面を参照しながら説明す
る。
【００４９】（第１の実施例）図１は、本発明の第１の
実施例による内部電圧発生回路としての昇圧電圧発生回
路の詳細を示す回路図である。
実施例による内部電圧発生回路としての昇圧電圧発生回
路の詳細を示す回路図である。
【００５０】図１において、第１の実施例による昇圧電
圧発生回路は、レベル検知回路１、ポンプ駆動信号発生
回路Ｒ１〜Ｒｎおよびポンプ回路Ｐ１〜Ｐｎからなる。
圧発生回路は、レベル検知回路１、ポンプ駆動信号発生
回路Ｒ１〜Ｒｎおよびポンプ回路Ｐ１〜Ｐｎからなる。
【００５１】レベル検知回路１は、ｐチャネルトランジ
スタトランジスタ３、高抵抗のｎチャネルトランジスタ
ＴＮ１〜ＴＮｎからなる。ポンプ駆動信号発生回路Ｒ１
〜Ｒｎは、インバータ５、ＮＡＮＤ回路７およびインバ
ータＩ１〜ＩＮからなる。
スタトランジスタ３、高抵抗のｎチャネルトランジスタ
ＴＮ１〜ＴＮｎからなる。ポンプ駆動信号発生回路Ｒ１
〜Ｒｎは、インバータ５、ＮＡＮＤ回路７およびインバ
ータＩ１〜ＩＮからなる。
【００５２】レベル検知回路１のｐチャネルトランジス
タ３のソースはポンプ回路Ｐ１〜Ｐｎの出力ノードに接
続され、ドレインはｎチャネルトランジスタトランジス
タＴＮ１のドレインおよびポンプ駆動信号発生回路Ｒ１
のインバータ５の入力ノードに接続され、ゲートは自ら
のドレインに接続される。
タ３のソースはポンプ回路Ｐ１〜Ｐｎの出力ノードに接
続され、ドレインはｎチャネルトランジスタトランジス
タＴＮ１のドレインおよびポンプ駆動信号発生回路Ｒ１
のインバータ５の入力ノードに接続され、ゲートは自ら
のドレインに接続される。
【００５３】ｎチャネルトランジスタＴＮ１のドレイン
はｐチャネルトランジスタ３のゲート、ドレインおよび
ポンプ駆動信号発生回路Ｒ１のインバータ５の入力ノー
ドに接続され、ソースはｎチャネルトランジスタＴＮ２
のドレインおよびポンプ駆動信号発生回路Ｒ２のインバ
ータ５の入力ノードに接続され、ゲートは内部電源電圧
Ｖｃｃを発生する内部電源ノードに接続される。
はｐチャネルトランジスタ３のゲート、ドレインおよび
ポンプ駆動信号発生回路Ｒ１のインバータ５の入力ノー
ドに接続され、ソースはｎチャネルトランジスタＴＮ２
のドレインおよびポンプ駆動信号発生回路Ｒ２のインバ
ータ５の入力ノードに接続され、ゲートは内部電源電圧
Ｖｃｃを発生する内部電源ノードに接続される。
【００５４】ｎチャネルトランジスタＴＮ２からＴＮ
（ｎ−１）の接続の仕方を一般的に説明する。ｎチャネ
ルトランジスタのドレインは前段のｎチャネルトランジ
スタのソースおよびポンプ駆動信号発生回路のインバー
タ５に接続され、ソースは後段のｎチャネルトランジス
タのドレインおよびポンプ駆動信号発生回路のインバー
タ５に接続され、ゲートは内部電源電圧Ｖｃｃを発生す
る内部電源ノードに接続される。
（ｎ−１）の接続の仕方を一般的に説明する。ｎチャネ
ルトランジスタのドレインは前段のｎチャネルトランジ
スタのソースおよびポンプ駆動信号発生回路のインバー
タ５に接続され、ソースは後段のｎチャネルトランジス
タのドレインおよびポンプ駆動信号発生回路のインバー
タ５に接続され、ゲートは内部電源電圧Ｖｃｃを発生す
る内部電源ノードに接続される。
【００５５】たとえば、ｎチャネルトランジスタＴＮ２
のドレインはｎチャネルトランジスタＴＮ１のソースお
よびポンプ駆動信号発生回路Ｒ２のインバータ５の入力
ノードに接続され、ソースは図示しないｎチャネルトラ
ンジスタＴＮ３のドレインおよび図示しないポンプ駆動
信号発生回路Ｒ３のインバータ５に接続され、ゲートは
内部電源電圧Ｖｃｃを発生する内部電源ノードに接続さ
れる。
のドレインはｎチャネルトランジスタＴＮ１のソースお
よびポンプ駆動信号発生回路Ｒ２のインバータ５の入力
ノードに接続され、ソースは図示しないｎチャネルトラ
ンジスタＴＮ３のドレインおよび図示しないポンプ駆動
信号発生回路Ｒ３のインバータ５に接続され、ゲートは
内部電源電圧Ｖｃｃを発生する内部電源ノードに接続さ
れる。
【００５６】ｎチャネルトランジスタＴＮｎのドレイン
はｎチャネルトランジスタＴＮ（ｎ−１）のソースおよ
びポンプ駆動信号発生回路Ｒｎのインバータ５の入力ノ
ードに接続され、ソースは接地され、ゲートは内部電源
電圧Ｖｃｃを発生る内部電源ノードに接続される。
はｎチャネルトランジスタＴＮ（ｎ−１）のソースおよ
びポンプ駆動信号発生回路Ｒｎのインバータ５の入力ノ
ードに接続され、ソースは接地され、ゲートは内部電源
電圧Ｖｃｃを発生る内部電源ノードに接続される。
【００５７】ポンプ駆動信号発生回路Ｒ１〜Ｒｎの構成
および動作は図１１に示した従来の昇圧電圧発生回路に
おける第１ポンプ駆動信号発生回路１３７と同様であ
る。ポンプ回路Ｐ１〜Ｐ２の構成および動作は図１１に
示した従来の昇圧電圧発生回路における第１ポンプ回路
１３９の構成および動作と同様である。
および動作は図１１に示した従来の昇圧電圧発生回路に
おける第１ポンプ駆動信号発生回路１３７と同様であ
る。ポンプ回路Ｐ１〜Ｐ２の構成および動作は図１１に
示した従来の昇圧電圧発生回路における第１ポンプ回路
１３９の構成および動作と同様である。
【００５８】ポンプ回路Ｐ１〜Ｐｎの出力ノードは共通
し、レベル検知回路１のｐチャネルトランジスタ３のソ
ースに接続される。ポンプ回路Ｐ１〜Ｐｎの入力ノード
はそれぞれ対応する前段のポンプ駆動信号発生回路Ｒ１
〜Ｒｎに接続される。たとえばポンプ回路Ｐ１の入力ノ
ードは、ポンプ駆動信号発生回路Ｒ１の出力ノードに接
続される。
し、レベル検知回路１のｐチャネルトランジスタ３のソ
ースに接続される。ポンプ回路Ｐ１〜Ｐｎの入力ノード
はそれぞれ対応する前段のポンプ駆動信号発生回路Ｒ１
〜Ｒｎに接続される。たとえばポンプ回路Ｐ１の入力ノ
ードは、ポンプ駆動信号発生回路Ｒ１の出力ノードに接
続される。
【００５９】第１の実施例による昇圧電圧発生回路の動
作について説明する。半導体記憶装置の電源投入時、す
なわち、昇圧電圧発生回路から発生される昇圧電圧Ｖｐ
ｐが０のときはレベル検知回路１のノードＮＤ１〜ＮＤ
ｎの電位はすべて“Ｌ”レベルになっており、ポンプ駆
動信号発生回路Ｒ１〜Ｒｎはすべてパルス電圧を発生し
ており、ポンプ回路Ｐ１〜Ｐｎもすべて動作する。
作について説明する。半導体記憶装置の電源投入時、す
なわち、昇圧電圧発生回路から発生される昇圧電圧Ｖｐ
ｐが０のときはレベル検知回路１のノードＮＤ１〜ＮＤ
ｎの電位はすべて“Ｌ”レベルになっており、ポンプ駆
動信号発生回路Ｒ１〜Ｒｎはすべてパルス電圧を発生し
ており、ポンプ回路Ｐ１〜Ｐｎもすべて動作する。
【００６０】ポンプ回路Ｐ１〜Ｐｎから、ｐチャネルト
ランジスタ３のしきい値電圧を超える所定の昇圧電圧Ｖ
ｐｐが発生されたとき、ノードＮＤ１の電位は“Ｈ”レ
ベルになり、ポンプ駆動信号発生回路Ｒ１の動作が停止
し、ポンプ回路Ｐ１の動作も停止する。
ランジスタ３のしきい値電圧を超える所定の昇圧電圧Ｖ
ｐｐが発生されたとき、ノードＮＤ１の電位は“Ｈ”レ
ベルになり、ポンプ駆動信号発生回路Ｒ１の動作が停止
し、ポンプ回路Ｐ１の動作も停止する。
【００６１】昇圧電圧Ｖｐｐがさらに大きくなったと
き、ノードＮＤ２の電位は“Ｈ”レベルになりポンプ駆
動信号発生回路Ｒ２およびポンプ回路Ｐ２の動作が停止
する。昇圧電圧Ｖｐｐがまたさらに大きくなっとき、ノ
ードＮＤ３の電位は“Ｈ”レベルになり図示しないポン
プ駆動信号発生回路Ｒ３およびポンプ回路Ｐ３の動作が
停止する。
き、ノードＮＤ２の電位は“Ｈ”レベルになりポンプ駆
動信号発生回路Ｒ２およびポンプ回路Ｐ２の動作が停止
する。昇圧電圧Ｖｐｐがまたさらに大きくなっとき、ノ
ードＮＤ３の電位は“Ｈ”レベルになり図示しないポン
プ駆動信号発生回路Ｒ３およびポンプ回路Ｐ３の動作が
停止する。
【００６２】このように、昇圧電圧Ｖｐｐの電圧が上が
るにつれ、ｎチャネルトランジスタＴＮ１〜ＴＮ（ｎ−
１）がオンになり、順次ノードＮＤ１〜ＮＤｎの電位が
“Ｈ”レベルになるため、ポンプ駆動信号発生回路Ｒ１
〜Ｒｎおよびポンプ回路Ｐ１〜Ｐｎも順次的に停止す
る。
るにつれ、ｎチャネルトランジスタＴＮ１〜ＴＮ（ｎ−
１）がオンになり、順次ノードＮＤ１〜ＮＤｎの電位が
“Ｈ”レベルになるため、ポンプ駆動信号発生回路Ｒ１
〜Ｒｎおよびポンプ回路Ｐ１〜Ｐｎも順次的に停止す
る。
【００６３】昇圧電圧Ｖｐｐが所定の目標値に達したと
き、図示しないｎチャネルトランジスタＴＮ（ｎ−１）
がオンになり、すべてのポンプ駆動信号発生回路Ｒ１〜
Ｒｎおよびポンプ回路Ｐ１〜Ｐｎが停止する。なお、ｎ
チャネルトランジスタＴＮｎは、高抵抗であり、流れる
電流を絞っている。
き、図示しないｎチャネルトランジスタＴＮ（ｎ−１）
がオンになり、すべてのポンプ駆動信号発生回路Ｒ１〜
Ｒｎおよびポンプ回路Ｐ１〜Ｐｎが停止する。なお、ｎ
チャネルトランジスタＴＮｎは、高抵抗であり、流れる
電流を絞っている。
【００６４】昇圧電圧Ｖｐｐが所定の目標値からｎチャ
ネルトランジスタＴＮ（ｎ−１）による電圧降下分を超
える電圧まで下がったときには、図示しないｎチャネル
トランジスタＴＮ（ｎ−１）はオフし、ノードＮＤｎの
電位は“Ｌ”レベルになり、ポンプ駆動信号発生回路Ｒ
ｎおよびポンプ回路Ｐｎは動作し、昇圧電圧Ｖｐｐを所
定の目標値に戻そうとする。
ネルトランジスタＴＮ（ｎ−１）による電圧降下分を超
える電圧まで下がったときには、図示しないｎチャネル
トランジスタＴＮ（ｎ−１）はオフし、ノードＮＤｎの
電位は“Ｌ”レベルになり、ポンプ駆動信号発生回路Ｒ
ｎおよびポンプ回路Ｐｎは動作し、昇圧電圧Ｖｐｐを所
定の目標値に戻そうとする。
【００６５】昇圧電圧Ｖｐｐが所定の目標値からさらに
ｎチャネルトランジスタＴＮ（ｎ−２）による電圧降下
分を超えた電圧まで下がったときには、図示しないｎチ
ャネルトランジスタＴＮ（ｎ−２）はオフし、図示しな
いノードＮＤ（ｎ−１）の電位は“Ｌ”レベルになり、
図示しないポンプ駆動信号発生回路Ｒ（ｎ−１）および
ポンプ回路Ｐ（ｎ−１）が動作し、昇圧電圧Ｖｐｐを所
定の目標値により速く引き戻そうとする。
ｎチャネルトランジスタＴＮ（ｎ−２）による電圧降下
分を超えた電圧まで下がったときには、図示しないｎチ
ャネルトランジスタＴＮ（ｎ−２）はオフし、図示しな
いノードＮＤ（ｎ−１）の電位は“Ｌ”レベルになり、
図示しないポンプ駆動信号発生回路Ｒ（ｎ−１）および
ポンプ回路Ｐ（ｎ−１）が動作し、昇圧電圧Ｖｐｐを所
定の目標値により速く引き戻そうとする。
【００６６】このように、昇圧電圧Ｖｐｐが所定の目標
値から下がるにつれて、ｎチャネルトランジスタＴＮ１
〜ＴＮ（ｎ−１）およびｐチャネルトランジスタ３が順
次的にオフし、ノードＮＤ１〜ＮＤｎの電位も順次的に
“Ｌ”レベルになり、ポンプ駆動信号発生回路Ｒ１〜Ｒ
ｎおよびポンプ回路Ｐ１〜Ｐｎがそれに応じて順次的に
動作し、昇圧電圧Ｖｐｐを所定の目標値に引き戻そうと
する。
値から下がるにつれて、ｎチャネルトランジスタＴＮ１
〜ＴＮ（ｎ−１）およびｐチャネルトランジスタ３が順
次的にオフし、ノードＮＤ１〜ＮＤｎの電位も順次的に
“Ｌ”レベルになり、ポンプ駆動信号発生回路Ｒ１〜Ｒ
ｎおよびポンプ回路Ｐ１〜Ｐｎがそれに応じて順次的に
動作し、昇圧電圧Ｖｐｐを所定の目標値に引き戻そうと
する。
【００６７】また、下がった昇圧電圧Ｖｐｐが所定の目
標値に近づくにつれ、ｎチャネルトランジスタＴＮ１〜
ＴＮ（ｎ−１）も順次的にオンになり、ポンプ駆動信号
発生回路Ｒ１〜Ｒｎおよびポンプ回路Ｐ１〜Ｐｎも順次
的に停止する。以上のような昇圧電圧発生回路の動作を
図を用いて説明する。
標値に近づくにつれ、ｎチャネルトランジスタＴＮ１〜
ＴＮ（ｎ−１）も順次的にオンになり、ポンプ駆動信号
発生回路Ｒ１〜Ｒｎおよびポンプ回路Ｐ１〜Ｐｎも順次
的に停止する。以上のような昇圧電圧発生回路の動作を
図を用いて説明する。
【００６８】図２は、図１の昇圧電圧発生回路の動作を
説明するための、昇圧電圧発生回路から発生する昇圧電
圧Ｖｐｐと時間との関係を示す図である。
説明するための、昇圧電圧発生回路から発生する昇圧電
圧Ｖｐｐと時間との関係を示す図である。
【００６９】図２においては、図１の昇圧電圧発生回路
のレベル検知回路１のｎチャネルトランジスタ、ポンプ
駆動信号発生回路およびポンプ回路が３つの場合を考え
る。図２において、縦軸は昇圧電圧Ｖｐｐを、横軸は時
間を示し、Ａは目標とする昇圧電圧である。
のレベル検知回路１のｎチャネルトランジスタ、ポンプ
駆動信号発生回路およびポンプ回路が３つの場合を考え
る。図２において、縦軸は昇圧電圧Ｖｐｐを、横軸は時
間を示し、Ａは目標とする昇圧電圧である。
【００７０】昇圧電圧Ｖｐｐが矢印ａで示すようにａａ
になるまでは、図１に示すポンプ回路Ｐ１〜Ｐ３のすべ
てが動作する。昇圧電圧Ｖｐｐがａａになったとき、ポ
ンプ回路Ｐ１の動作のみが停止しポンプ回路Ｐ２および
Ｐ３は動作している。昇圧電圧Ｖｐｐがａａから矢印ｂ
に示すようにｂｂになるまではポンプ回路Ｐ２およびＰ
３が動作している。昇圧電圧Ｖｐｐがｂｂに達したとき
ポンプ回路Ｐ２の動作が停止する。昇圧電圧Ｖｐｐがｂ
ｂから目標とする昇圧電圧の値Ａになるまではポンプ回
路Ｐ３のみが動作している。昇圧電圧Ｖｐｐが矢印ｃに
示すように目標値Ａに達したときポンプ回路Ｐ３の動作
が停止する。
になるまでは、図１に示すポンプ回路Ｐ１〜Ｐ３のすべ
てが動作する。昇圧電圧Ｖｐｐがａａになったとき、ポ
ンプ回路Ｐ１の動作のみが停止しポンプ回路Ｐ２および
Ｐ３は動作している。昇圧電圧Ｖｐｐがａａから矢印ｂ
に示すようにｂｂになるまではポンプ回路Ｐ２およびＰ
３が動作している。昇圧電圧Ｖｐｐがｂｂに達したとき
ポンプ回路Ｐ２の動作が停止する。昇圧電圧Ｖｐｐがｂ
ｂから目標とする昇圧電圧の値Ａになるまではポンプ回
路Ｐ３のみが動作している。昇圧電圧Ｖｐｐが矢印ｃに
示すように目標値Ａに達したときポンプ回路Ｐ３の動作
が停止する。
【００７１】さらに、昇圧電圧Ｖｐｐが目標値Ａから所
定値ｂｂの間にまで下がったときは、ポンプ回路Ｐ３が
再び動作し始める。さらに昇圧電圧Ｖｐｐが所定の目標
値Ａから所定値ｂｂと所定値ａａの間にまで下がったと
きには、ポンプ回路Ｐ２が動作し、２つのポンプ回路Ｐ
２およびＰ３により昇圧電圧Ｖｐｐを目標値Ａに引き戻
そうとする。さらに昇圧電圧Ｖｐｐが所定値ｂｂまで回
復したとき、ポンプ回路Ｐ２の動作が停止する。さら
に、昇圧電圧Ｖｐｐが目標値Ａまで回復したときポンプ
回路Ｐ３が停止する。
定値ｂｂの間にまで下がったときは、ポンプ回路Ｐ３が
再び動作し始める。さらに昇圧電圧Ｖｐｐが所定の目標
値Ａから所定値ｂｂと所定値ａａの間にまで下がったと
きには、ポンプ回路Ｐ２が動作し、２つのポンプ回路Ｐ
２およびＰ３により昇圧電圧Ｖｐｐを目標値Ａに引き戻
そうとする。さらに昇圧電圧Ｖｐｐが所定値ｂｂまで回
復したとき、ポンプ回路Ｐ２の動作が停止する。さら
に、昇圧電圧Ｖｐｐが目標値Ａまで回復したときポンプ
回路Ｐ３が停止する。
【００７２】このように、第１の実施例による昇圧電圧
発生回路の３つのポンプ回路Ｐ１〜Ｐ３のオン／オフは
昇圧電圧Ｖｐｐのレベルにより異なる。
発生回路の３つのポンプ回路Ｐ１〜Ｐ３のオン／オフは
昇圧電圧Ｖｐｐのレベルにより異なる。
【００７３】ポンプ回路Ｐ１が停止する所定値ａａは図
１のレベル検知回路１のｐチャネルトランジスタ３のし
きい値電圧により調節できる。ポンプ回路Ｐ２が停止す
る所定の電圧ｂｂは図１のレベル検知回路１のｎチャネ
ルトランジスタＴＮ１の抵抗を変えることにより調節で
きる。ポンプ回路Ｐ３が停止する値、すなわち昇圧電圧
Ｖｐｐの目標とする電圧値Ａは図１のレベル検知回路１
のｎチャネルトランジスタＴＮ２の抵抗を変えることに
より調節することができる。なお、図１の昇圧電圧発生
回路は、半導体記憶装置の待機時においても所定の目標
値Ａに昇圧電圧Ｖｐｐを維持するように動作する。
１のレベル検知回路１のｐチャネルトランジスタ３のし
きい値電圧により調節できる。ポンプ回路Ｐ２が停止す
る所定の電圧ｂｂは図１のレベル検知回路１のｎチャネ
ルトランジスタＴＮ１の抵抗を変えることにより調節で
きる。ポンプ回路Ｐ３が停止する値、すなわち昇圧電圧
Ｖｐｐの目標とする電圧値Ａは図１のレベル検知回路１
のｎチャネルトランジスタＴＮ２の抵抗を変えることに
より調節することができる。なお、図１の昇圧電圧発生
回路は、半導体記憶装置の待機時においても所定の目標
値Ａに昇圧電圧Ｖｐｐを維持するように動作する。
【００７４】以上のように第１の実施例による内部電圧
発生回路としての昇圧電圧発生回路においては、昇圧電
圧Ｖｐｐのレベルを検地し、複数のポンプ回路Ｐ１〜Ｐ
ｎのうち、目標とする昇圧電圧Ａを発生または維持する
ために最低限必要な数のポンプ回路が動作するため、ポ
ンプ駆動信号発生回路およびポンプ回路の消費電力を低
減でき、半導体記憶装置の待機時における消費電流を減
らすことができる。
発生回路としての昇圧電圧発生回路においては、昇圧電
圧Ｖｐｐのレベルを検地し、複数のポンプ回路Ｐ１〜Ｐ
ｎのうち、目標とする昇圧電圧Ａを発生または維持する
ために最低限必要な数のポンプ回路が動作するため、ポ
ンプ駆動信号発生回路およびポンプ回路の消費電力を低
減でき、半導体記憶装置の待機時における消費電流を減
らすことができる。
【００７５】（第２の実施例）図３は、本発明の第２の
実施例による内部電圧発生回路としての昇圧電圧発生回
路の詳細を示す回路図である。
実施例による内部電圧発生回路としての昇圧電圧発生回
路の詳細を示す回路図である。
【００７６】第２の実施例による昇圧電圧発生回路は、
第１レベル検知回路９、第２レベル検知回路１１、第３
レベル検知回路１３、制御回路８、ポンプ駆動信号発生
回路１７およびポンプ回路１９からなる。
第１レベル検知回路９、第２レベル検知回路１１、第３
レベル検知回路１３、制御回路８、ポンプ駆動信号発生
回路１７およびポンプ回路１９からなる。
【００７７】第１レベル検知回路９は、ｐチャネルトラ
ンジスタ２１，２３，２５，２７からなる。第２レベル
検知回路１１は、ｐチャネルトランジスタ２９，３１，
３３からなる。第３レベル検知回路１３はｐチャネルト
ランジスタ３５，３７からなる。ポンプ駆動信号発生回
路１７はｐチャネルトランジスタ３９，４１，４７，４
９，５５，５７、ｎチャネルトランジスタ４３，４５，
５１，５３，５９，６１からなる。
ンジスタ２１，２３，２５，２７からなる。第２レベル
検知回路１１は、ｐチャネルトランジスタ２９，３１，
３３からなる。第３レベル検知回路１３はｐチャネルト
ランジスタ３５，３７からなる。ポンプ駆動信号発生回
路１７はｐチャネルトランジスタ３９，４１，４７，４
９，５５，５７、ｎチャネルトランジスタ４３，４５，
５１，５３，５９，６１からなる。
【００７８】なお、ｐチャネルトランジスタ３９，４１
およびｎチャネルトランジスタ４３，４５はインバータ
４６を構成する。ｐチャネルトランジスタ４７，４９お
よびｎチャネルトランジスタ５１，５３はインバータ５
４を構成する。ｐチャネルトランジスタ５５，５７およ
びｎチャネルトランジスタ５９，６１はインバータ６２
を構成する。制御回路８はｐチャネルトランジスタ１
４、ｎチャネルトランジスタ１５，１６、ｐチャネルト
ランジスタ１８からなる。
およびｎチャネルトランジスタ４３，４５はインバータ
４６を構成する。ｐチャネルトランジスタ４７，４９お
よびｎチャネルトランジスタ５１，５３はインバータ５
４を構成する。ｐチャネルトランジスタ５５，５７およ
びｎチャネルトランジスタ５９，６１はインバータ６２
を構成する。制御回路８はｐチャネルトランジスタ１
４、ｎチャネルトランジスタ１５，１６、ｐチャネルト
ランジスタ１８からなる。
【００７９】なお、制御回路８は、ポンプ駆動信号発生
回路１７のインバータ４６，５４，６２の出力インピー
ダンスを制御する。
回路１７のインバータ４６，５４，６２の出力インピー
ダンスを制御する。
【００８０】ポンプ回路１９の構成および動作は図１１
および図１２に示した第１ポンプ回路１３９と同様であ
る。
および図１２に示した第１ポンプ回路１３９と同様であ
る。
【００８１】第１レベル検知回路９のｐチャネルトラン
ジスタ２１のソースはポンプ回路１９の出力ノードに接
続され、ドレインはｐチャネルトランジスタ２３のソー
スおよび自らのゲートに接続される。ｐチャネルトラン
ジスタ２３のソースは、ｐチャネルトランジスタ２１の
ゲートおよびドレインに接続され、ドレインはｐチャネ
ルトランジスタ２５のソースおよび自らのゲートに接続
される。
ジスタ２１のソースはポンプ回路１９の出力ノードに接
続され、ドレインはｐチャネルトランジスタ２３のソー
スおよび自らのゲートに接続される。ｐチャネルトラン
ジスタ２３のソースは、ｐチャネルトランジスタ２１の
ゲートおよびドレインに接続され、ドレインはｐチャネ
ルトランジスタ２５のソースおよび自らのゲートに接続
される。
【００８２】ｐチャネルトランジスタ２５のソースは、
ｐチャネルトランジスタ２３のゲートおよびドレインに
接続され、ドレインはｐチャネルトランジスタ２７のソ
ースおよび自らのゲートに接続される。ｐチャネルトラ
ンジスタ２７のソースはｐチャネルトランジスタ２５の
ゲートおよびドレインに接続され、ドレインはｐチャネ
ルトランジスタ１４のゲートおよびｐチャネルトランジ
スタ３３、３７のドレインに接続され、ゲートは内部電
源電圧Ｖｃｃを発生する内部電源に接続される。
ｐチャネルトランジスタ２３のゲートおよびドレインに
接続され、ドレインはｐチャネルトランジスタ２７のソ
ースおよび自らのゲートに接続される。ｐチャネルトラ
ンジスタ２７のソースはｐチャネルトランジスタ２５の
ゲートおよびドレインに接続され、ドレインはｐチャネ
ルトランジスタ１４のゲートおよびｐチャネルトランジ
スタ３３、３７のドレインに接続され、ゲートは内部電
源電圧Ｖｃｃを発生する内部電源に接続される。
【００８３】第２レベル検知回路１１のｐチャネルトラ
ンジスタ２９のソースはｐチャネルトランジスタ２１の
ソース、ｐチャネルトランジスタ３５のソースおよびポ
ンプ回路１９の出力ノードに接続され、ドレインはｐチ
ャネルトランジスタ３１のソースおよび自らのゲートに
接続される。
ンジスタ２９のソースはｐチャネルトランジスタ２１の
ソース、ｐチャネルトランジスタ３５のソースおよびポ
ンプ回路１９の出力ノードに接続され、ドレインはｐチ
ャネルトランジスタ３１のソースおよび自らのゲートに
接続される。
【００８４】ｐチャネルトランジスタ３１のソースはｐ
チャネルトランジスタ２９のゲートおよびドレインに接
続され、ドレインはｐチャネルトランジスタ３３のソー
スおよび自らのゲートに接続される。
チャネルトランジスタ２９のゲートおよびドレインに接
続され、ドレインはｐチャネルトランジスタ３３のソー
スおよび自らのゲートに接続される。
【００８５】ｐチャネルトランジスタ３３のソースはｐ
チャネルトランジスタ３１のゲートおよびドレインに接
続され、ドレインはｐチャネルトランジスタ２７のドレ
イン、ｐチャネルトランジスタ３７のドレインおよびｐ
チャネルトランジスタ１４のゲートに接続され、ゲート
は内部電源電圧Ｖｃｃを発生する内部電源に接続され
る。
チャネルトランジスタ３１のゲートおよびドレインに接
続され、ドレインはｐチャネルトランジスタ２７のドレ
イン、ｐチャネルトランジスタ３７のドレインおよびｐ
チャネルトランジスタ１４のゲートに接続され、ゲート
は内部電源電圧Ｖｃｃを発生する内部電源に接続され
る。
【００８６】第３レベル検知回路１３のｐチャネルトラ
ンジスタ３５のソースはｐチャネルトランジスタ２１の
ソース、ｐチャネルトランジスタ２９のソースおよびポ
ンプ回路１９の出力ノードに接続され、ドレインはｐチ
ャネルトランジスタ３７のソースおよび自らのゲートに
接続される。
ンジスタ３５のソースはｐチャネルトランジスタ２１の
ソース、ｐチャネルトランジスタ２９のソースおよびポ
ンプ回路１９の出力ノードに接続され、ドレインはｐチ
ャネルトランジスタ３７のソースおよび自らのゲートに
接続される。
【００８７】ｐチャネルトランジスタ３７のソースはｐ
チャネルトランジスタ３５のゲートおよびドレインに接
続され、ドレインはｐチャネルトランジスタ２７のドレ
イン、ｐチャネルトランジスタ３３のドレインおよびｐ
チャネルトランジスタ１４のゲートに接続され、ゲート
は内部電源電圧Ｖｃｃを発生する内部電源に接続され
る。
チャネルトランジスタ３５のゲートおよびドレインに接
続され、ドレインはｐチャネルトランジスタ２７のドレ
イン、ｐチャネルトランジスタ３３のドレインおよびｐ
チャネルトランジスタ１４のゲートに接続され、ゲート
は内部電源電圧Ｖｃｃを発生する内部電源に接続され
る。
【００８８】制御回路８のｐチャネルトランジスタ１４
のソースは内部電源電圧Ｖｃｃを発生する内部電源ノー
ドに接続され、ドレインはｎチャネルトランジスタ１５
のドレイン、ゲート、ｎチャネルトランジスタ１６のゲ
ート、ポンプ駆動信号発生回路１７のｎチャネルトラン
ジスタ４３のゲート、ｎチャネルトランジスタ５１のゲ
ートおよびｎチャネルトランジスタ５９のゲートに接続
され、ゲートは第１レベル検知回路９のｐチャネルトラ
ンジスタ２７のドレイン、第２レベル検知回路１１のｐ
チャネルトランジスタ３３のドレインおよび第３レベル
検知回路１３のｐチャネルトランジスタ３７のドレイン
に接続される。
のソースは内部電源電圧Ｖｃｃを発生する内部電源ノー
ドに接続され、ドレインはｎチャネルトランジスタ１５
のドレイン、ゲート、ｎチャネルトランジスタ１６のゲ
ート、ポンプ駆動信号発生回路１７のｎチャネルトラン
ジスタ４３のゲート、ｎチャネルトランジスタ５１のゲ
ートおよびｎチャネルトランジスタ５９のゲートに接続
され、ゲートは第１レベル検知回路９のｐチャネルトラ
ンジスタ２７のドレイン、第２レベル検知回路１１のｐ
チャネルトランジスタ３３のドレインおよび第３レベル
検知回路１３のｐチャネルトランジスタ３７のドレイン
に接続される。
【００８９】ｎチャネルトランジスタ１５のドレインは
ｐチャネルトランジスタ１４のドレイン、ポンプ駆動信
号発生回路１７のｎチャネルトランジスタ４３，５１，
５９のゲート、ｎチャネルトランジスタ１６のゲートお
よび自らのゲートに接続され、ソースは接地され、ゲー
トは自らのドレイン、ｎチャネルトランジスタ１６のゲ
ートおよびポンプ駆動信号発生回路１７のｎチャネルト
ランジスタ４３，５１，５９のゲートに接続される。
ｐチャネルトランジスタ１４のドレイン、ポンプ駆動信
号発生回路１７のｎチャネルトランジスタ４３，５１，
５９のゲート、ｎチャネルトランジスタ１６のゲートお
よび自らのゲートに接続され、ソースは接地され、ゲー
トは自らのドレイン、ｎチャネルトランジスタ１６のゲ
ートおよびポンプ駆動信号発生回路１７のｎチャネルト
ランジスタ４３，５１，５９のゲートに接続される。
【００９０】ｎチャネルトランジスタ１６のドレインは
ポンプ駆動信号発生回路１７のｐチャネルトランジスタ
４１，４９，５７のゲート、ｐチャネルトランジスタ１
８のドレインおよびゲートに接続され、ソースは接地さ
れ、ゲートはポンプ駆動信号発生回路１７のｎチャネル
トランジスタ４３，５１，５９のゲート、ｐチャネルト
ランジスタ１４のドレイン、ｎチャネルトランジスタ１
５のゲートおよびドレインに接続される。
ポンプ駆動信号発生回路１７のｐチャネルトランジスタ
４１，４９，５７のゲート、ｐチャネルトランジスタ１
８のドレインおよびゲートに接続され、ソースは接地さ
れ、ゲートはポンプ駆動信号発生回路１７のｎチャネル
トランジスタ４３，５１，５９のゲート、ｐチャネルト
ランジスタ１４のドレイン、ｎチャネルトランジスタ１
５のゲートおよびドレインに接続される。
【００９１】ｐチャネルトランジスタ１８のソースは内
部電源電圧Ｖｃｃを発生する内部電源に接続され、ドレ
インは自らのゲート、ポンプ駆動信号発生回路１７のｐ
チャネルトランジスタ４１，４９，５７のゲートおよび
ｎチャネルトランジスタ１６のドレインに接続され、ゲ
ートは自らのドレイン、ｎチャネルトランジスタ１６の
ドレインおよびポンプ駆動信号発生回路１７のｐチャネ
ルトランジスタ４１，４９，５７のゲートに接続され
る。
部電源電圧Ｖｃｃを発生する内部電源に接続され、ドレ
インは自らのゲート、ポンプ駆動信号発生回路１７のｐ
チャネルトランジスタ４１，４９，５７のゲートおよび
ｎチャネルトランジスタ１６のドレインに接続され、ゲ
ートは自らのドレイン、ｎチャネルトランジスタ１６の
ドレインおよびポンプ駆動信号発生回路１７のｐチャネ
ルトランジスタ４１，４９，５７のゲートに接続され
る。
【００９２】ポンプ駆動信号発生回路１７のｐチャネル
トランジスタ３９のソースは内部電源電圧Ｖｃｃを発生
する内部電源ノードに接続され、ドレインはｐチャネル
トランジスタ４１のソースに接続され、ゲートはｎチャ
ネルトランジスタ４５のゲート、ｐチャネルトランジス
タ５７のドレインおよびｎチャネルトランジスタ５９の
ドレインに接続される。
トランジスタ３９のソースは内部電源電圧Ｖｃｃを発生
する内部電源ノードに接続され、ドレインはｐチャネル
トランジスタ４１のソースに接続され、ゲートはｎチャ
ネルトランジスタ４５のゲート、ｐチャネルトランジス
タ５７のドレインおよびｎチャネルトランジスタ５９の
ドレインに接続される。
【００９３】ｐチャネルトランジスタ４１のソースはｐ
チャネルトランジスタ３９のドレインに接続され、ドレ
インはｎチャネルトランジスタ４３のドレイン、ｐチャ
ネルトランジスタ４７のゲートおよびｎチャネルトラン
ジスタ５３のゲートに接続され、ゲートはｎチャネルト
ランジスタ１６のドレイン、ｐチャネルトランジスタ１
８のドレインおよびゲートに接続される。
チャネルトランジスタ３９のドレインに接続され、ドレ
インはｎチャネルトランジスタ４３のドレイン、ｐチャ
ネルトランジスタ４７のゲートおよびｎチャネルトラン
ジスタ５３のゲートに接続され、ゲートはｎチャネルト
ランジスタ１６のドレイン、ｐチャネルトランジスタ１
８のドレインおよびゲートに接続される。
【００９４】ｎチャネルトランジスタ４３のドレインは
ｐチャネルトランジスタ４１のドレイン、ｐチャネルト
ランジスタ４７のゲートおよびｎチャネルトランジスタ
５３のゲートに接続され、ソースはｎチャネルトランジ
スタ４５のドレインに接続され、ゲートはｐチャネルト
ランジスタ１４のドレイン、ｎチャネルトランジスタ１
５のゲートおよびドレインに接続される。
ｐチャネルトランジスタ４１のドレイン、ｐチャネルト
ランジスタ４７のゲートおよびｎチャネルトランジスタ
５３のゲートに接続され、ソースはｎチャネルトランジ
スタ４５のドレインに接続され、ゲートはｐチャネルト
ランジスタ１４のドレイン、ｎチャネルトランジスタ１
５のゲートおよびドレインに接続される。
【００９５】ｎチャネルトランジスタ４５のドレインは
ｎチャネルトランジスタ４３のソースに接続され、ソー
スは接地され、ゲートはｐチャネルトランジスタ３９の
ゲート、ｐチャネルトランジスタ５７のドレインおよび
ｎチャネルトランジスタ５９のドレインに接続される。
ｎチャネルトランジスタ４３のソースに接続され、ソー
スは接地され、ゲートはｐチャネルトランジスタ３９の
ゲート、ｐチャネルトランジスタ５７のドレインおよび
ｎチャネルトランジスタ５９のドレインに接続される。
【００９６】ｐチャネルトランジスタ４７のソースは内
部電源電圧Ｖｃｃを発生する内部電源に接続され、ドレ
インはｐチャネルトランジスタ４９のソースに接続さ
れ、ゲートはｎチャネルトランジスタ５３のゲート、ｐ
チャネルトランジスタ４１のドレインおよびｎチャネル
トランジスタ４３のドレインに接続される。
部電源電圧Ｖｃｃを発生する内部電源に接続され、ドレ
インはｐチャネルトランジスタ４９のソースに接続さ
れ、ゲートはｎチャネルトランジスタ５３のゲート、ｐ
チャネルトランジスタ４１のドレインおよびｎチャネル
トランジスタ４３のドレインに接続される。
【００９７】ｐチャネルトランジスタ４９のソースはｐ
チャネルトランジスタ４７のドレインに接続され、ドレ
インはｎチャネルトランジスタ５１のドレイン、ｐチャ
ネルトランジスタ５５のゲートおよびｎチャネルトラン
ジスタ６１のゲートに接続され、ゲートはｎチャネルト
ランジスタ１６のドレイン、ｐチャネルトランジスタ１
８のゲートおよびドレインに接続される。
チャネルトランジスタ４７のドレインに接続され、ドレ
インはｎチャネルトランジスタ５１のドレイン、ｐチャ
ネルトランジスタ５５のゲートおよびｎチャネルトラン
ジスタ６１のゲートに接続され、ゲートはｎチャネルト
ランジスタ１６のドレイン、ｐチャネルトランジスタ１
８のゲートおよびドレインに接続される。
【００９８】ｎチャネルトランジスタ５１のドレインは
ｐチャネルトランジスタ４９のドレイン、ｐチャネルト
ランジスタ５５のゲートおよびｎチャネルトランジスタ
６１のゲートに接続され、ソースはｎチャネルトランジ
スタ５３のドレインに接続され、ゲートはｐチャネルト
ランジスタ１４のドレイン、ｎチャネルトランジスタ１
６のゲート、ｎチャネルトランジスタ１５のドレインお
よびゲートに接続される。
ｐチャネルトランジスタ４９のドレイン、ｐチャネルト
ランジスタ５５のゲートおよびｎチャネルトランジスタ
６１のゲートに接続され、ソースはｎチャネルトランジ
スタ５３のドレインに接続され、ゲートはｐチャネルト
ランジスタ１４のドレイン、ｎチャネルトランジスタ１
６のゲート、ｎチャネルトランジスタ１５のドレインお
よびゲートに接続される。
【００９９】ｎチャネルトランジスタ５３のドレインは
ｎチャネルトランジスタ５１のソースに接続され、ソー
スは接地され、ゲートはｐチャネルトランジスタ４７の
ゲート、ｐチャネルトランジスタ４１のドレインおよび
ｐチャネルトランジスタ４３のドレインに接続される。
ｎチャネルトランジスタ５１のソースに接続され、ソー
スは接地され、ゲートはｐチャネルトランジスタ４７の
ゲート、ｐチャネルトランジスタ４１のドレインおよび
ｐチャネルトランジスタ４３のドレインに接続される。
【０１００】ｐチャネルトランジスタ５５のソースは内
部電源電圧Ｖｃｃを発生する内部電源に接続され、ドレ
インはｐチャネルトランジスタ５７のソースに接続さ
れ、ゲートはｎチャネルトランジスタ６１のゲート、ｐ
チャネルトランジスタ４９のドレインおよびｎチャネル
トランジスタ５１のドレインに接続される。
部電源電圧Ｖｃｃを発生する内部電源に接続され、ドレ
インはｐチャネルトランジスタ５７のソースに接続さ
れ、ゲートはｎチャネルトランジスタ６１のゲート、ｐ
チャネルトランジスタ４９のドレインおよびｎチャネル
トランジスタ５１のドレインに接続される。
【０１０１】ｐチャネルトランジスタ５７のソースはｐ
チャネルトランジスタ５５のドレインに接続され、ドレ
インはｎチャネルトランジスタ５９のドレイン、ｐチャ
ネルトランジスタ３９のゲート、ｎチャネルトランジス
タ４５のゲートおよびポンプ回路１９の入力ノードに接
続され、ゲートはｐチャネルトランジスタ１８のゲー
ト、ｐチャネルトランジスタ１８のドレインおよびｎチ
ャネルトランジスタ１６のドレインに接続される。
チャネルトランジスタ５５のドレインに接続され、ドレ
インはｎチャネルトランジスタ５９のドレイン、ｐチャ
ネルトランジスタ３９のゲート、ｎチャネルトランジス
タ４５のゲートおよびポンプ回路１９の入力ノードに接
続され、ゲートはｐチャネルトランジスタ１８のゲー
ト、ｐチャネルトランジスタ１８のドレインおよびｎチ
ャネルトランジスタ１６のドレインに接続される。
【０１０２】ｎチャネルトランジスタ５９のドレインは
ｐチャネルトランジスタ５７のドレイン、ｐチャネルト
ランジスタ３９のゲート、ｎチャネルトランジスタ４５
のゲートおよびポンプ回路１９の入力ノードに接続さ
れ、ソースはｎチャネルトランジスタ６１のドレインに
接続され、ゲートはｎチャネルトランジスタ１５，１６
のゲート、ｐチャネルトランジスタ１４のドレインおよ
びｎチャネルトランジスタ１５のドレインに接続され
る。
ｐチャネルトランジスタ５７のドレイン、ｐチャネルト
ランジスタ３９のゲート、ｎチャネルトランジスタ４５
のゲートおよびポンプ回路１９の入力ノードに接続さ
れ、ソースはｎチャネルトランジスタ６１のドレインに
接続され、ゲートはｎチャネルトランジスタ１５，１６
のゲート、ｐチャネルトランジスタ１４のドレインおよ
びｎチャネルトランジスタ１５のドレインに接続され
る。
【０１０３】ｎチャネルトランジスタ６１のドレインは
ｎチャネルトランジスタ５９のソースに接続され、ソー
スは接地され、ゲートはｐチャネルトランジスタ５５の
ゲート、ｐチャネルトランジスタ４９およびｎチャネル
トランジスタ５１のドレインに接続される。
ｎチャネルトランジスタ５９のソースに接続され、ソー
スは接地され、ゲートはｐチャネルトランジスタ５５の
ゲート、ｐチャネルトランジスタ４９およびｎチャネル
トランジスタ５１のドレインに接続される。
【０１０４】ポンプ回路１９の入力ノードはｐチャネル
トランジスタ５７のドレイン、ｎチャネルトランジスタ
５９のドレイン、ｐチャネルトランジスタ３９のゲート
およびｎチャネルトランジスタ４５のゲートに接続さ
れ、出力ノードは第１レベル検知回路９のｐチャネルト
ランジスタ２１のソース、第２レベル検知回路１１のｐ
チャネルトランジスタ２９のソースおよび第３レベル検
知回路１３のｐチャネルトランジスタ３５のソースに接
続される。
トランジスタ５７のドレイン、ｎチャネルトランジスタ
５９のドレイン、ｐチャネルトランジスタ３９のゲート
およびｎチャネルトランジスタ４５のゲートに接続さ
れ、出力ノードは第１レベル検知回路９のｐチャネルト
ランジスタ２１のソース、第２レベル検知回路１１のｐ
チャネルトランジスタ２９のソースおよび第３レベル検
知回路１３のｐチャネルトランジスタ３５のソースに接
続される。
【０１０５】第１レベル検知回路９、第２レベル検知回
路１１および第３レベル検知回路１３の動作について説
明する。
路１１および第３レベル検知回路１３の動作について説
明する。
【０１０６】半導体記憶装置の電源投入時においては、
昇圧電圧Ｖｐｐは０Ｖであり、第１レベル検知回路９、
第２レベル検知回路１１および第３レベル検知回路１３
のすべてのｐチャネルトランジスタはオフしており、ｐ
チャネルトランジスタ１４は強くオンし、ｐチャネルト
ランジスタ１４のソース・ドレイン間には大きな電流Ｉ
1 が流れ、ｎチャネルトランジスタ１５にも大きな電流
Ｉ1 が流れることになる。
昇圧電圧Ｖｐｐは０Ｖであり、第１レベル検知回路９、
第２レベル検知回路１１および第３レベル検知回路１３
のすべてのｐチャネルトランジスタはオフしており、ｐ
チャネルトランジスタ１４は強くオンし、ｐチャネルト
ランジスタ１４のソース・ドレイン間には大きな電流Ｉ
1 が流れ、ｎチャネルトランジスタ１５にも大きな電流
Ｉ1 が流れることになる。
【０１０７】したがって、ｎチャネルトランジスタ１５
と１６，１５と４３，１５と５１，１５と５９はカレン
トミラー回路を構成しているため、ｎチャネルトランジ
スタ１６，４３，５１，５９のソース・ドレイン間にも
大きな電流Ｉ1 が流れることになる。
と１６，１５と４３，１５と５１，１５と５９はカレン
トミラー回路を構成しているため、ｎチャネルトランジ
スタ１６，４３，５１，５９のソース・ドレイン間にも
大きな電流Ｉ1 が流れることになる。
【０１０８】さらに、ｐチャネルトランジスタ１８にも
大きな電流Ｉ1 が流れる。したがって、ｐチャネルトラ
ンジスタ１８と４１，１８と４９，１８と５７はカレン
トミラー回路を構成しているため、ｐチャネルトランジ
スタ４１，４９，５７のソース・ドレイン間にも大きな
電流Ｉ1 が流れることになる。
大きな電流Ｉ1 が流れる。したがって、ｐチャネルトラ
ンジスタ１８と４１，１８と４９，１８と５７はカレン
トミラー回路を構成しているため、ｐチャネルトランジ
スタ４１，４９，５７のソース・ドレイン間にも大きな
電流Ｉ1 が流れることになる。
【０１０９】以下の説明では、第１レベル検知回路９、
第２レベル検知回路１１および第３レベル検知回路１３
を構成するすべてのｐチャネルトランジスタのしきい値
電圧をＶｔｈｐとする。
第２レベル検知回路１１および第３レベル検知回路１３
を構成するすべてのｐチャネルトランジスタのしきい値
電圧をＶｔｈｐとする。
【０１１０】昇圧電圧ＶｐｐがＶｃｃ＋２Ｖｔｈｐより
大きくなると、第３レベル検知回路１３のｐチャネルト
ランジスタ３５および３７がオンになり、ノードＮＤ１
に電流が流れ込むためｐチャネルトランジスタ１４のソ
ース・ドレイン間に流れる電流も３つのレベル検知回路
がすべてオフしているときに流れる電流Ｉ1 に比べ小さ
な電流Ｉ2 が流れることになる。
大きくなると、第３レベル検知回路１３のｐチャネルト
ランジスタ３５および３７がオンになり、ノードＮＤ１
に電流が流れ込むためｐチャネルトランジスタ１４のソ
ース・ドレイン間に流れる電流も３つのレベル検知回路
がすべてオフしているときに流れる電流Ｉ1 に比べ小さ
な電流Ｉ2 が流れることになる。
【０１１１】これにより、ｎチャネルトランジスタ１５
のソース・ドレイン間にもＩ1 に比べ小さな電流Ｉ2 が
流れ、ｎチャネルトランジスタ１６、４３，５１，５１
のソース・ドレイン間に流れる電流もＩ1 より小さくな
る。さらに、ｐチャネルトランジスタ１８のソース・ド
レイン間に流れる電流もＩ1 より小さくなり、ｐチャネ
ルトランジスタ４１，４９，５７のソース・ドレイン間
に流れる電流も小さくなる。
のソース・ドレイン間にもＩ1 に比べ小さな電流Ｉ2 が
流れ、ｎチャネルトランジスタ１６、４３，５１，５１
のソース・ドレイン間に流れる電流もＩ1 より小さくな
る。さらに、ｐチャネルトランジスタ１８のソース・ド
レイン間に流れる電流もＩ1 より小さくなり、ｐチャネ
ルトランジスタ４１，４９，５７のソース・ドレイン間
に流れる電流も小さくなる。
【０１１２】昇圧電圧ＶｐｐがＶｃｃ＋３Ｖｔｈｐより
大きくなったときにレベル検知回路１１のすべてのｐチ
ャネルトランジスタ２９，３１，３３および、レベル検
知回路１３のトランジスタ３５および３７はオンになり
２つのレベル検知回路からノードＮＤ１に電流が流れ込
むため、ｐチャネルトランジスタ１４のソース・ドレイ
ン間には、第３レベル検知回路１３のｐチャネルトラン
ジスタ３５，３７のみがオンしているときに流れる電流
Ｉ2 に比べ小さな電流Ｉ3 が流れることになる。
大きくなったときにレベル検知回路１１のすべてのｐチ
ャネルトランジスタ２９，３１，３３および、レベル検
知回路１３のトランジスタ３５および３７はオンになり
２つのレベル検知回路からノードＮＤ１に電流が流れ込
むため、ｐチャネルトランジスタ１４のソース・ドレイ
ン間には、第３レベル検知回路１３のｐチャネルトラン
ジスタ３５，３７のみがオンしているときに流れる電流
Ｉ2 に比べ小さな電流Ｉ3 が流れることになる。
【０１１３】これにより第３レベル検知回路１３のみが
オンしている場合に比べｎチャネルトランジスタ１５の
ソース・ドレイン間に流れる電流もＩ2 に比べ小さくな
る。したがって、ｎチャネルトランジスタ１６およびｐ
チャネルトランジスタ１８のソース・ドレイン間に流れ
る電流もＩ2 に比べ小さくなり、ｎチャネルトランジス
タ４３，５１，５９およびｐチャネルトランジスタ４
１，４９，５７のソース・ドレイン間に流れる電流もＩ
2 に比べ小さくなる。
オンしている場合に比べｎチャネルトランジスタ１５の
ソース・ドレイン間に流れる電流もＩ2 に比べ小さくな
る。したがって、ｎチャネルトランジスタ１６およびｐ
チャネルトランジスタ１８のソース・ドレイン間に流れ
る電流もＩ2 に比べ小さくなり、ｎチャネルトランジス
タ４３，５１，５９およびｐチャネルトランジスタ４
１，４９，５７のソース・ドレイン間に流れる電流もＩ
2 に比べ小さくなる。
【０１１４】昇圧電圧Ｖｐｐが、Ｖｃｃ＋４Ｖｔｈｐよ
り大きくなったときに第１レベル検知回路９のすべての
ｐチャネルトランジスタ２１，２３，２５，２７はオン
になる。
り大きくなったときに第１レベル検知回路９のすべての
ｐチャネルトランジスタ２１，２３，２５，２７はオン
になる。
【０１１５】この場合には、第２レベルに検知回路１１
および第３レベル検知回路１３もオンとなっており、３
つのレベル検知回路からノードＮＤ１に電流が流れこ
み、ｐチャネルトランジスタ１４はオフとなり、ｎチャ
ネルトランジスタ１５，１６，４３，５１，５９および
ｐチャネルトランジスタ１８，４１，４９，５７のソー
ス・ドレイン間に流れる電流も０となり、後で説明する
が、ポンプ回路１９の動作も停止し、昇圧電圧Ｖｐｐの
発生も止まる。
および第３レベル検知回路１３もオンとなっており、３
つのレベル検知回路からノードＮＤ１に電流が流れこ
み、ｐチャネルトランジスタ１４はオフとなり、ｎチャ
ネルトランジスタ１５，１６，４３，５１，５９および
ｐチャネルトランジスタ１８，４１，４９，５７のソー
ス・ドレイン間に流れる電流も０となり、後で説明する
が、ポンプ回路１９の動作も停止し、昇圧電圧Ｖｐｐの
発生も止まる。
【０１１６】すなわち、ここでは、発生目標とする昇圧
電圧Ｖｐｐの値をＶｃｃ＋４Ｖｔｈｐとした。昇圧電圧
Ｖｐｐが目標とする電圧Ｖｃｃ＋４Ｖｔｈｐより小さく
なったときには、再び、第１レベル検知回路９のｐチャ
ネルトランジスタ２１，２３，２５，２７はオフにな
り、ｐチャネルトランジスタ１４はオンになり電流Ｉ3
が流れることになる。これにより、ｎチャネルトランジ
スタ１５，１６，４３，５１，５９およびｐチャネルト
ランジスタ１８，４１，４９，５９のソース・ドレイン
間にも電流が流れることになる。
電圧Ｖｐｐの値をＶｃｃ＋４Ｖｔｈｐとした。昇圧電圧
Ｖｐｐが目標とする電圧Ｖｃｃ＋４Ｖｔｈｐより小さく
なったときには、再び、第１レベル検知回路９のｐチャ
ネルトランジスタ２１，２３，２５，２７はオフにな
り、ｐチャネルトランジスタ１４はオンになり電流Ｉ3
が流れることになる。これにより、ｎチャネルトランジ
スタ１５，１６，４３，５１，５９およびｐチャネルト
ランジスタ１８，４１，４９，５９のソース・ドレイン
間にも電流が流れることになる。
【０１１７】さらに、昇圧電圧Ｖｐｐが、Ｖｃｃ＋３Ｖ
ｔｈｐより小さくなったときには、再び、第２レベル検
知回路１１のｐチャネルトランジスタ２９，３１，３３
もオフし、ｐチャネルトランジスタ１４には、第１レベ
ル検知回路９がオフしていたときに流れる電流Ｉ3 より
大きい電流Ｉ2 の電流が流れることになる。これによ
り、ｎチャネルトランジスタ１５，１６，４３，５１，
５９およびｐチャネルトランジスタ１８，４１，４９，
５７のソース・ドレイン間にも、第１レベル検知回路９
のみがオフしていたときに流れる電流Ｉ3 に比べ大きな
電流Ｉ2 が流れることになる。
ｔｈｐより小さくなったときには、再び、第２レベル検
知回路１１のｐチャネルトランジスタ２９，３１，３３
もオフし、ｐチャネルトランジスタ１４には、第１レベ
ル検知回路９がオフしていたときに流れる電流Ｉ3 より
大きい電流Ｉ2 の電流が流れることになる。これによ
り、ｎチャネルトランジスタ１５，１６，４３，５１，
５９およびｐチャネルトランジスタ１８，４１，４９，
５７のソース・ドレイン間にも、第１レベル検知回路９
のみがオフしていたときに流れる電流Ｉ3 に比べ大きな
電流Ｉ2 が流れることになる。
【０１１８】以上のように、第１レベル検知回路９、第
２レベル検知回路１１および第３レベル検知回路１３の
３つの検知レベル（Ｖｃｃ＋２Ｖｔｈ，Ｖｃｃ＋３Ｖｔ
ｈ，Ｖｃｃ＋４Ｖｔｈ）と昇圧電圧Ｖｐｐを比較して、
昇圧電圧Ｖｐｐが目標電圧Ｖｃｃ＋４Ｖｔｈより小さい
ときにはｐチャネルトランジスタ１４のドレイン・ソー
ス間には検知レベルに応じて段階的に電流が流れ、昇圧
電圧Ｖｐｐが目標の電圧値に達すると電流は流れなくな
る。
２レベル検知回路１１および第３レベル検知回路１３の
３つの検知レベル（Ｖｃｃ＋２Ｖｔｈ，Ｖｃｃ＋３Ｖｔ
ｈ，Ｖｃｃ＋４Ｖｔｈ）と昇圧電圧Ｖｐｐを比較して、
昇圧電圧Ｖｐｐが目標電圧Ｖｃｃ＋４Ｖｔｈより小さい
ときにはｐチャネルトランジスタ１４のドレイン・ソー
ス間には検知レベルに応じて段階的に電流が流れ、昇圧
電圧Ｖｐｐが目標の電圧値に達すると電流は流れなくな
る。
【０１１９】すなわち、昇圧電圧Ｖｐｐが目標電圧Ｖｃ
ｃ＋４Ｖｔｈｐより小さいときには、検知レベルに応じ
て段階的にｐチャネルトランジスタ４１，４９，５７お
よびｎチャネルトランジスタ４３，５１，５９のソース
・ドレイン間に電流が流れ、昇圧電圧Ｖｐｐが目標の電
圧値Ｖｃｃ＋４Ｖｔｈｐに達したときにはｐチャネルト
ランジスタ４１，４９，５７およびｎチャネルトランジ
スタ４３，５１，５９のソース・ドレイン間の電流は０
となる。
ｃ＋４Ｖｔｈｐより小さいときには、検知レベルに応じ
て段階的にｐチャネルトランジスタ４１，４９，５７お
よびｎチャネルトランジスタ４３，５１，５９のソース
・ドレイン間に電流が流れ、昇圧電圧Ｖｐｐが目標の電
圧値Ｖｃｃ＋４Ｖｔｈｐに達したときにはｐチャネルト
ランジスタ４１，４９，５７およびｎチャネルトランジ
スタ４３，５１，５９のソース・ドレイン間の電流は０
となる。
【０１２０】なお、検知レベルは、レベル検知回路を構
成するＰチャネルトランジスタの数により調節できる。
成するＰチャネルトランジスタの数により調節できる。
【０１２１】次に、ポンプ駆動信号発生回路１７の動作
について説明する。ポンプ駆動信号発生回路１７におい
て、インバータ４６，５４，６２はリング発振回路を構
成し、ポンプ回路１９にパルス電圧を発生する。パルス
電圧の周波数は、インバータ４６，５４，６２の駆動力
を変えることにより調節する。
について説明する。ポンプ駆動信号発生回路１７におい
て、インバータ４６，５４，６２はリング発振回路を構
成し、ポンプ回路１９にパルス電圧を発生する。パルス
電圧の周波数は、インバータ４６，５４，６２の駆動力
を変えることにより調節する。
【０１２２】インバータ４６，５４，６２の動作はそれ
ぞれ同様であるので、インバータ４６の動作について代
表して説明する。
ぞれ同様であるので、インバータ４６の動作について代
表して説明する。
【０１２３】インバータ４６のｐチャネルトランジスタ
３９およびｎチャネルトランジスタ４５はインバータ機
能をになう能動素子である。ｐチャネルトランジスタ４
１およびｎチャネルトランジスタ４３は可変抵抗素子と
して働く。すなわち、ゲートに印加される電圧によって
ソース・ドレイン間の抵抗が異なってくる。
３９およびｎチャネルトランジスタ４５はインバータ機
能をになう能動素子である。ｐチャネルトランジスタ４
１およびｎチャネルトランジスタ４３は可変抵抗素子と
して働く。すなわち、ゲートに印加される電圧によって
ソース・ドレイン間の抵抗が異なってくる。
【０１２４】ｐチャネルトランジスタ４１およびｎチャ
ネルトランジスタ４３のソース・ドレイン間に流れる電
流が大きいとき、インバータ４６の駆動力が大きくな
る。ｐチャネルトランジスタ４１およびｎチャネルトラ
ンジスタ４３のソース・ドレイン間の電流が小さくなっ
たとき、インバータ４６の駆動力も小さくなる。
ネルトランジスタ４３のソース・ドレイン間に流れる電
流が大きいとき、インバータ４６の駆動力が大きくな
る。ｐチャネルトランジスタ４１およびｎチャネルトラ
ンジスタ４３のソース・ドレイン間の電流が小さくなっ
たとき、インバータ４６の駆動力も小さくなる。
【０１２５】インバータ，５４，６２の動作も同様であ
るため、ｐチャネルトランジスタ４１，４９，５７およ
びｎチャネルトランジスタ４３，５１，５９のソース・
ドレイン間の電流が大きいときは、インバータ４６，５
４，６２が直列に接続された、リング発振回路からな
る、ポンプ駆動信号発生回路１７から発生されるパルス
電圧の周波数は高く、電流が小さいときは、低い。
るため、ｐチャネルトランジスタ４１，４９，５７およ
びｎチャネルトランジスタ４３，５１，５９のソース・
ドレイン間の電流が大きいときは、インバータ４６，５
４，６２が直列に接続された、リング発振回路からな
る、ポンプ駆動信号発生回路１７から発生されるパルス
電圧の周波数は高く、電流が小さいときは、低い。
【０１２６】すなわち、ｐチャネルトランジスタ４１，
４９，５７およびｎチャネルトランジスタ４３，５１，
５９のソース・ドレイン間の電流の大きさによってイン
バータ４６，５４，６２の駆動力、すなわち、ポンプ駆
動信号発生回路１７の発振周波数を調節する。
４９，５７およびｎチャネルトランジスタ４３，５１，
５９のソース・ドレイン間の電流の大きさによってイン
バータ４６，５４，６２の駆動力、すなわち、ポンプ駆
動信号発生回路１７の発振周波数を調節する。
【０１２７】したがって、レベル検知回路９，１１，１
３からｐチャネルトランジスタ１４のゲートに流れる電
流が段階的に大きくなるにつれ（昇圧電圧が大きくなる
につれ）、ポンプ駆動信号発生回路１７の発振周波数は
段階的に低くなり、ｐチャネルトランジスタ１４のゲー
トに流れる電流が段階的に小さくなるにつれ（昇圧電圧
が小さくなるにつれ）、ポンプ駆動信号発生回路の発振
周波数は段階的に高くなる。
３からｐチャネルトランジスタ１４のゲートに流れる電
流が段階的に大きくなるにつれ（昇圧電圧が大きくなる
につれ）、ポンプ駆動信号発生回路１７の発振周波数は
段階的に低くなり、ｐチャネルトランジスタ１４のゲー
トに流れる電流が段階的に小さくなるにつれ（昇圧電圧
が小さくなるにつれ）、ポンプ駆動信号発生回路の発振
周波数は段階的に高くなる。
【０１２８】ｐチャネルトランジスタ４１およびｎチャ
ネルトランジスタ４３のソース・ドレイン間の電流が０
のとき、すなわち、昇圧電圧Ｖｐｐが目標の電圧Ｖｃｃ
＋４Ｖｔｈｐに達したときはインバータ４６、５４、６
２の動作は停止する。すなわち、昇圧電圧Ｖｐｐが目標
の電圧に達したときにはポンプ駆動信号発生回路１７か
らポンプ回路１９へはパルス電圧は発振されない。
ネルトランジスタ４３のソース・ドレイン間の電流が０
のとき、すなわち、昇圧電圧Ｖｐｐが目標の電圧Ｖｃｃ
＋４Ｖｔｈｐに達したときはインバータ４６、５４、６
２の動作は停止する。すなわち、昇圧電圧Ｖｐｐが目標
の電圧に達したときにはポンプ駆動信号発生回路１７か
らポンプ回路１９へはパルス電圧は発振されない。
【０１２９】ポンプ回路１９は、ポンプ駆動信号発生回
路１７からのパルス電圧の周波数が高いときにはポンプ
能力が大きくなり、ポンプ駆動信号発生回路１７からの
パルス電圧の周波数が低いときにはポンプ能力が小さく
なる。
路１７からのパルス電圧の周波数が高いときにはポンプ
能力が大きくなり、ポンプ駆動信号発生回路１７からの
パルス電圧の周波数が低いときにはポンプ能力が小さく
なる。
【０１３０】なお、第２の実施例による昇圧電圧発生回
路は、半導体記憶装置の待機時においても昇圧電圧Ｖｐ
ｐを発生し、所定の目標値を維持している。
路は、半導体記憶装置の待機時においても昇圧電圧Ｖｐ
ｐを発生し、所定の目標値を維持している。
【０１３１】以上のように第２の実施例による昇圧電圧
発生回路においては、異なる検知レベルを有する３つの
レベル検知回路９，１１，１３により昇圧電圧Ｖｐｐの
レベルを段階的に検知する。そして、検知したレベルに
応じた量の電流を、ポンプ駆動信号発生回路１７のｐチ
ャネルトランジスタ４１，４９，５７およびｎチャネル
トランジスタ４３，５１，５９のソース・ドレイン間に
段階的に流すことにより、目標とする昇圧電圧Ｖｐｐを
発生または維持するために最低限必要なポンプ回路１９
の動作能力を段階的に設定する。このため、昇圧電圧発
生回路の消費電力の低減を図ることができ、半導体記憶
装置の待機時における消費電流の低減が可能となる。
発生回路においては、異なる検知レベルを有する３つの
レベル検知回路９，１１，１３により昇圧電圧Ｖｐｐの
レベルを段階的に検知する。そして、検知したレベルに
応じた量の電流を、ポンプ駆動信号発生回路１７のｐチ
ャネルトランジスタ４１，４９，５７およびｎチャネル
トランジスタ４３，５１，５９のソース・ドレイン間に
段階的に流すことにより、目標とする昇圧電圧Ｖｐｐを
発生または維持するために最低限必要なポンプ回路１９
の動作能力を段階的に設定する。このため、昇圧電圧発
生回路の消費電力の低減を図ることができ、半導体記憶
装置の待機時における消費電流の低減が可能となる。
【０１３２】（第３の実施例）図４は、本発明の第３の
実施例による内部電圧発生回路としての昇圧電圧発生回
路の詳細を示す回路図である。
実施例による内部電圧発生回路としての昇圧電圧発生回
路の詳細を示す回路図である。
【０１３３】図４において第３の実施例による昇圧電圧
発生回路は、レベル検知回路６３、ポンプ駆動信号発生
回路１７およびポンプ回路１９からなる。レベル検知回
路６３は、ｐチャネルトランジスタ６５，６７，６８，
７１およびｎチャネルトランジスタ６９，７３からな
る。なお、Ｐチャネルトランジスタ６７は高抵抗であ
る。
発生回路は、レベル検知回路６３、ポンプ駆動信号発生
回路１７およびポンプ回路１９からなる。レベル検知回
路６３は、ｐチャネルトランジスタ６５，６７，６８，
７１およびｎチャネルトランジスタ６９，７３からな
る。なお、Ｐチャネルトランジスタ６７は高抵抗であ
る。
【０１３４】ポンプ駆動信号発生回路１７の構成および
動作は図３の第２の実施例による昇圧電圧発生回路のポ
ンプ駆動信号発生回路１７と同様である。ポンプ回路１
９の構成および動作は図１１および図１２の従来の昇圧
電圧発生回路の第１ポンプ回路１３９と同様である。
動作は図３の第２の実施例による昇圧電圧発生回路のポ
ンプ駆動信号発生回路１７と同様である。ポンプ回路１
９の構成および動作は図１１および図１２の従来の昇圧
電圧発生回路の第１ポンプ回路１３９と同様である。
【０１３５】レベル検知回路６３のｐチャネルトランジ
スタ６５およびｐチャネルトランジスタ６７は、ポンプ
回路１９の出力ノードと接地ノードとの間に直列に接続
され、ゲートは共通に接地される。ｐチャネルトランジ
スタ６５のドレインおよびｐチャネルトランジスタ６７
のソースはｐチャネルトランジスタ６８のゲートに接続
される。
スタ６５およびｐチャネルトランジスタ６７は、ポンプ
回路１９の出力ノードと接地ノードとの間に直列に接続
され、ゲートは共通に接地される。ｐチャネルトランジ
スタ６５のドレインおよびｐチャネルトランジスタ６７
のソースはｐチャネルトランジスタ６８のゲートに接続
される。
【０１３６】ｐチャネルトランジスタ６８とｎチャネル
トランジスタ６９は内部電源電圧Ｖｃｃを発生する内部
電源ノードと接地ノードとの間に直列に接続される。ｐ
チャネルトランジスタ６８およびｎチャネルトランジス
タ６９のドレインは、ｎチャネルトランジスタ６９，７
３，４３，５１，５９のゲートに接続される。
トランジスタ６９は内部電源電圧Ｖｃｃを発生する内部
電源ノードと接地ノードとの間に直列に接続される。ｐ
チャネルトランジスタ６８およびｎチャネルトランジス
タ６９のドレインは、ｎチャネルトランジスタ６９，７
３，４３，５１，５９のゲートに接続される。
【０１３７】ｐチャネルトランジスタ７１とｎチャネル
トランジスタ７３は内部電源電圧Ｖｃｃを発生する内部
電源ノードと接地ノードとの間に直列に接続される。ｐ
チャネルトランジスタ７１およびｎチャネルトランジス
タ７３のドレインはｐチャネルトランジスタ７１，４
１，４９，５７のゲートに接続される。
トランジスタ７３は内部電源電圧Ｖｃｃを発生する内部
電源ノードと接地ノードとの間に直列に接続される。ｐ
チャネルトランジスタ７１およびｎチャネルトランジス
タ７３のドレインはｐチャネルトランジスタ７１，４
１，４９，５７のゲートに接続される。
【０１３８】レベル検知回路６３の動作について説明す
る。半導体記憶装置の電源投入時、すなわち、昇圧電圧
Ｖｐｐが０のときには、ｐチャネルトランジスタ６５は
オフしており、ｐチャネルトランジスタ６８は強くオン
し、そのドレイン・ソース間には大きな電流が流れるこ
とになる。
る。半導体記憶装置の電源投入時、すなわち、昇圧電圧
Ｖｐｐが０のときには、ｐチャネルトランジスタ６５は
オフしており、ｐチャネルトランジスタ６８は強くオン
し、そのドレイン・ソース間には大きな電流が流れるこ
とになる。
【０１３９】さらに、ｎチャネルトランジスタ６９のド
レイン・ソース間にも大きな電流が流れる。したがっ
て、ｎチャネルトランジスタ６９と７３，６９と４３，
６９と５１，６９と５９はカレントミラー回路を構成し
ているため、ｎチャネルトランジスタ７３，４３，５
１，５９のドレイン・ソース間にも大きな電流が流れる
ことになる。
レイン・ソース間にも大きな電流が流れる。したがっ
て、ｎチャネルトランジスタ６９と７３，６９と４３，
６９と５１，６９と５９はカレントミラー回路を構成し
ているため、ｎチャネルトランジスタ７３，４３，５
１，５９のドレイン・ソース間にも大きな電流が流れる
ことになる。
【０１４０】さらに、ｐチャネルトランジスタ７１のド
レイン・ソース間にも大きな電流が流れる。したがっ
て、ｐチャネルトランジスタ７１と４１，７１と４９，
７１と５７はカレントミラー回路を構成しているため、
ｐチャネルトランジスタ４１，４９，５７にも大きな電
流が流れることになる。
レイン・ソース間にも大きな電流が流れる。したがっ
て、ｐチャネルトランジスタ７１と４１，７１と４９，
７１と５７はカレントミラー回路を構成しているため、
ｐチャネルトランジスタ４１，４９，５７にも大きな電
流が流れることになる。
【０１４１】昇圧電圧Ｖｐｐが、上昇するにつれ、それ
に合わせて、ｐチャネルトランジスタ６５も徐々にオン
になってくる。そして、ｐチャネルトランジスタ６８も
徐々にオフになり、そのドレイン・ソース間に流れる電
流も徐々に小さくなってくる。
に合わせて、ｐチャネルトランジスタ６５も徐々にオン
になってくる。そして、ｐチャネルトランジスタ６８も
徐々にオフになり、そのドレイン・ソース間に流れる電
流も徐々に小さくなってくる。
【０１４２】さらに、ｎチャネルトランジスタ６９のド
レイン・ソース間に流れる電流も徐々に小さくなってく
る。したがって、ｎチャネルトランジスタ６９と７３，
６９と４３，６９と５１，６９と５９はカレントミラー
回路を構成しているため、ｎチャネルトランジスタ７
３，４３，５１，５９のドレイン・ソース間に流れる電
流も徐々に小さくなってくる。
レイン・ソース間に流れる電流も徐々に小さくなってく
る。したがって、ｎチャネルトランジスタ６９と７３，
６９と４３，６９と５１，６９と５９はカレントミラー
回路を構成しているため、ｎチャネルトランジスタ７
３，４３，５１，５９のドレイン・ソース間に流れる電
流も徐々に小さくなってくる。
【０１４３】さらに、ｐチャネルトランジスタ７１に流
れる電流も徐々に小さくなってくる。したがって、ｐチ
ャネルトランジスタ７１と４１，７１と４９，７１と５
７はカレントミラー回路を構成しているためｐチャネル
トランジスタ４１，４９，５７のドレイン・ソース間の
電流も徐々に小さくなってくる。
れる電流も徐々に小さくなってくる。したがって、ｐチ
ャネルトランジスタ７１と４１，７１と４９，７１と５
７はカレントミラー回路を構成しているためｐチャネル
トランジスタ４１，４９，５７のドレイン・ソース間の
電流も徐々に小さくなってくる。
【０１４４】昇圧電圧Ｖｐｐが目標の電圧に到達したと
きには、ｐチャネルトランジスタ６５は強くオンにな
り、ｐチャネルトランジスタ６８は完全にオフし、その
ドレイン・ソース間には電流は流れなくなる。
きには、ｐチャネルトランジスタ６５は強くオンにな
り、ｐチャネルトランジスタ６８は完全にオフし、その
ドレイン・ソース間には電流は流れなくなる。
【０１４５】さらに、ｎチャネルトランジスタ６９のド
レイン・ソース間にも電流は流れなくなる。したがっ
て、ｎチャネルトランジスタ６９と７３，６９と４３，
６９と５１，６９と５９はカレントミラー回路を構成し
ているため、ｎチャネルトランジスタ７３，４３，５
１，５９のドレイン・ソース間にも電流は流れなくな
る。
レイン・ソース間にも電流は流れなくなる。したがっ
て、ｎチャネルトランジスタ６９と７３，６９と４３，
６９と５１，６９と５９はカレントミラー回路を構成し
ているため、ｎチャネルトランジスタ７３，４３，５
１，５９のドレイン・ソース間にも電流は流れなくな
る。
【０１４６】さらに、ｐチャネルトランジスタ７１のド
レイン・ソース間にも電流は流れない。したがって、ｐ
チャネルトランジスタ７１と４１，７１と４９，７１と
５７はカレントミラー回路を構成しているため、ｐチャ
ネルトランジスタ４１，４９，５７のドレイン・ソース
間にも電流は流れなくなる。
レイン・ソース間にも電流は流れない。したがって、ｐ
チャネルトランジスタ７１と４１，７１と４９，７１と
５７はカレントミラー回路を構成しているため、ｐチャ
ネルトランジスタ４１，４９，５７のドレイン・ソース
間にも電流は流れなくなる。
【０１４７】昇圧電圧Ｖｐｐが目標の電圧から下がるに
つれて、再びｐチャネルトランジスタ６５は徐々にオフ
していき、ｐチャネルトランジスタ６８も徐々にオンに
なる。したがって、ｐチャネルトランジスタ６８のドレ
イン・ソース間にも徐々に電流が流れだしてくる。
つれて、再びｐチャネルトランジスタ６５は徐々にオフ
していき、ｐチャネルトランジスタ６８も徐々にオンに
なる。したがって、ｐチャネルトランジスタ６８のドレ
イン・ソース間にも徐々に電流が流れだしてくる。
【０１４８】さらに、ｎチャネルトランジスタ６９のド
レイン・ソース間にも徐々に電流が流れだしてくる。し
たがって、ｎチャネルトランジスタ６９と７３，６９と
４３，６９と５１，６９と５９はカレントミラー回路を
構成しているため、ｎチャネルトランジスタ７３，４
３，５１，５９のドレイン・ソース間にも徐々に電流が
流れだしてくる。
レイン・ソース間にも徐々に電流が流れだしてくる。し
たがって、ｎチャネルトランジスタ６９と７３，６９と
４３，６９と５１，６９と５９はカレントミラー回路を
構成しているため、ｎチャネルトランジスタ７３，４
３，５１，５９のドレイン・ソース間にも徐々に電流が
流れだしてくる。
【０１４９】さらに、ｐチャネルトランジスタ７１のド
レイン・ソース間にも電流が流れだしてくる。したがっ
て、ｐチャネルトランジスタ７１と４１，７１と４９，
７１と５７はカレントミラー回路を構成しているため、
ｐチャネルトランジスタ４１，４９，５７のドレイン・
ソース間にも電流が徐々に流れだしてくる。
レイン・ソース間にも電流が流れだしてくる。したがっ
て、ｐチャネルトランジスタ７１と４１，７１と４９，
７１と５７はカレントミラー回路を構成しているため、
ｐチャネルトランジスタ４１，４９，５７のドレイン・
ソース間にも電流が徐々に流れだしてくる。
【０１５０】昇圧電圧Ｖｐｐが再び目標の電圧に達した
ときには、ｐチャネルトランジスタ６５は強くオンし、
ｐチャネルトランジスタ６８は完全にオフになる。そし
て、ｐチャネルトランジスタ７１，４１，４９，５７お
よびｎチャネルトランジスタ６９，７３，４３，５１，
５９のドレイン・ソース間にも電流は流れなくなる。
ときには、ｐチャネルトランジスタ６５は強くオンし、
ｐチャネルトランジスタ６８は完全にオフになる。そし
て、ｐチャネルトランジスタ７１，４１，４９，５７お
よびｎチャネルトランジスタ６９，７３，４３，５１，
５９のドレイン・ソース間にも電流は流れなくなる。
【０１５１】このように、レベル検知回路６３は、昇圧
電圧Ｖｐｐが大きくなるにつれて、それに合わせて、ポ
ンプ駆動信号発生回路１７のｐチャネルトランジスタ４
１，４９，５７およびｎチャネルトランジスタ４３，５
１，５９のドレイン・ソース間に流れる電流を小さくし
ていく。したがって、昇圧電圧Ｖｐｐが上昇するにつれ
て、それに合わせて、ポンプ駆動信号発生回路１７から
発振されるパルス電圧の周波数も低くなっていき、ポン
プ回路１９の動作能力も小さくなっていく。
電圧Ｖｐｐが大きくなるにつれて、それに合わせて、ポ
ンプ駆動信号発生回路１７のｐチャネルトランジスタ４
１，４９，５７およびｎチャネルトランジスタ４３，５
１，５９のドレイン・ソース間に流れる電流を小さくし
ていく。したがって、昇圧電圧Ｖｐｐが上昇するにつれ
て、それに合わせて、ポンプ駆動信号発生回路１７から
発振されるパルス電圧の周波数も低くなっていき、ポン
プ回路１９の動作能力も小さくなっていく。
【０１５２】また、昇圧電圧Ｖｐｐが低下するにつれ、
それに合わせて、レベル検知回路６３は、ポンプ駆動信
号発生回路１７のｐチャネルトランジスタ４１，４９，
５７およびｎチャネルトランジスタ４３，５１，５９の
ドレイン・ソース間に流れる電流を大きくしていく。し
たがって、昇圧電圧Ｖｐｐが低下していくにつれてそれ
に合わせて、ポンプ駆動信号発生回路１７から発振され
るパルス電圧の周波数も徐々に高くなっていき、ポンプ
回路１９の動作能力を大きくなっていく。
それに合わせて、レベル検知回路６３は、ポンプ駆動信
号発生回路１７のｐチャネルトランジスタ４１，４９，
５７およびｎチャネルトランジスタ４３，５１，５９の
ドレイン・ソース間に流れる電流を大きくしていく。し
たがって、昇圧電圧Ｖｐｐが低下していくにつれてそれ
に合わせて、ポンプ駆動信号発生回路１７から発振され
るパルス電圧の周波数も徐々に高くなっていき、ポンプ
回路１９の動作能力を大きくなっていく。
【０１５３】なお、第３の実施例による昇圧電圧発生回
路は、半導体記憶装置の待機時においても昇圧電圧Ｖｐ
ｐを発生し、所定の目標値を維持している。
路は、半導体記憶装置の待機時においても昇圧電圧Ｖｐ
ｐを発生し、所定の目標値を維持している。
【０１５４】以上のように第３の実施例による昇圧電圧
発生回路においては、昇圧電圧Ｖｐｐの変化に応じて、
連続的に内部電圧のレベルを検知し、検知したレベルに
応じた量の電流をポンプ駆動信号発生回路１７に流し、
目標とする昇圧電圧を発生または維持するために最低限
必要なポンプ回路１９の動作能力を連続的に設定するた
め、昇圧電圧発生回路の消費電力を低減でき、半導体記
憶装置の待機時における消費電流の低減を可能にする。
発生回路においては、昇圧電圧Ｖｐｐの変化に応じて、
連続的に内部電圧のレベルを検知し、検知したレベルに
応じた量の電流をポンプ駆動信号発生回路１７に流し、
目標とする昇圧電圧を発生または維持するために最低限
必要なポンプ回路１９の動作能力を連続的に設定するた
め、昇圧電圧発生回路の消費電力を低減でき、半導体記
憶装置の待機時における消費電流の低減を可能にする。
【０１５５】（第４の実施例）図５は、本発明の第４の
実施例による内部電圧発生回路としての昇圧電圧発生回
路の詳細を示す回路図である。
実施例による内部電圧発生回路としての昇圧電圧発生回
路の詳細を示す回路図である。
【０１５６】図５において、第４の実施例による昇圧電
圧発生回路は、第１レベル検知回路７５、第２レベル検
知回路７７、第１ポンプ駆動信号発生回路７９、第２ポ
ンプ駆動発生回路位８１、選択回路８３およびポンプ回
路１９からなる。
圧発生回路は、第１レベル検知回路７５、第２レベル検
知回路７７、第１ポンプ駆動信号発生回路７９、第２ポ
ンプ駆動発生回路位８１、選択回路８３およびポンプ回
路１９からなる。
【０１５７】第１レベル検知回路７５は、ｐチャネルト
ランジスタ８５，８７，８９，９１，９３およびｎチャ
ネルトランジスタ９５からなる。第２レベル検知回路７
７は、ｐチャネルトランジスタ９７，９９およびｎチャ
ネルトランジスタ１０１からなる。
ランジスタ８５，８７，８９，９１，９３およびｎチャ
ネルトランジスタ９５からなる。第２レベル検知回路７
７は、ｐチャネルトランジスタ９７，９９およびｎチャ
ネルトランジスタ１０１からなる。
【０１５８】第１ポンプ駆動信号発生回路７９および第
２ポンプ駆動信号発生回路８１の構成および動作は図１
１の従来の昇圧電圧発生回路における第１ポンプ駆動信
号発生回路１３７と同様である。
２ポンプ駆動信号発生回路８１の構成および動作は図１
１の従来の昇圧電圧発生回路における第１ポンプ駆動信
号発生回路１３７と同様である。
【０１５９】なお、第１ポンプ駆動信号発生回路７９の
発振周波数は、第２ポンプ駆動信号発生回路８１の発振
周波数より高く設定する。
発振周波数は、第２ポンプ駆動信号発生回路８１の発振
周波数より高く設定する。
【０１６０】選択回路８３は、ｎチャネルトランジスタ
１０３およびｐチャネルトランジスタ１０５からなる第
１スイッチ回路１１３と、インバータ１１１と、ｎチャ
ネルトランジスタ１０７およびｐチャネルトランジスタ
１０９からなる第２スイッチ回路１１５とからなる。
１０３およびｐチャネルトランジスタ１０５からなる第
１スイッチ回路１１３と、インバータ１１１と、ｎチャ
ネルトランジスタ１０７およびｐチャネルトランジスタ
１０９からなる第２スイッチ回路１１５とからなる。
【０１６１】ポンプ回路１９の構成および動作は、図１
１および図１２の従来の昇圧電圧発生回路における第１
ポンプ回路１３９と同様である。
１および図１２の従来の昇圧電圧発生回路における第１
ポンプ回路１３９と同様である。
【０１６２】第１レベル検知回路７５のｐチャネルトラ
ンジスタ８５，８７，８９，９１，９３は、ポンプ回路
１９の出力ノードとｎチャネルトランジスタ９５のドレ
インとの間に直列に接続される。
ンジスタ８５，８７，８９，９１，９３は、ポンプ回路
１９の出力ノードとｎチャネルトランジスタ９５のドレ
インとの間に直列に接続される。
【０１６３】ｐチャネルトランジスタ８５，８７，８
９，９１のゲートは、それぞれのドレインに接続されて
いる。ｐチャネルトランジスタ９３のゲートは内部電圧
Ｖｃｃを発生する内部電源に接続され、ドレインは、ｎ
チャネルトランジスタ９５のドレインおよび第２ポンプ
駆動信号発生回路８１のインバータ５の入力ノードに接
続されている。
９，９１のゲートは、それぞれのドレインに接続されて
いる。ｐチャネルトランジスタ９３のゲートは内部電圧
Ｖｃｃを発生する内部電源に接続され、ドレインは、ｎ
チャネルトランジスタ９５のドレインおよび第２ポンプ
駆動信号発生回路８１のインバータ５の入力ノードに接
続されている。
【０１６４】ｎチャネルトランジスタ９５のゲートは内
部電源電圧Ｖｃｃを発生する内部電源に接続され、ドレ
インはｐチャネルトランジスタ９３のドレインおよび第
２ポンプ駆動信号発生回路８１のインバータ５の入力ノ
ードに接続され、ソースは接地される。
部電源電圧Ｖｃｃを発生する内部電源に接続され、ドレ
インはｐチャネルトランジスタ９３のドレインおよび第
２ポンプ駆動信号発生回路８１のインバータ５の入力ノ
ードに接続され、ソースは接地される。
【０１６５】第２レベル検知回路７７のｐチャネルトラ
ンジスタ９７のソースはポンプ回路１９の出力ノードに
接続され、そのゲートとドレインが接続される。ｐチャ
ネルトランジスタ９９のソースはｐチャネルトランジス
タ９７のゲートおよびドレインに接続され、ソースはｎ
チャネルトランジスタ１０１のドレインおよび第１ポン
プ駆動信号発生回路７９のインバータ５の入力ノードに
接続され、ゲートは内部電源電圧Ｖｃｃを発生する内部
電源に接続される。
ンジスタ９７のソースはポンプ回路１９の出力ノードに
接続され、そのゲートとドレインが接続される。ｐチャ
ネルトランジスタ９９のソースはｐチャネルトランジス
タ９７のゲートおよびドレインに接続され、ソースはｎ
チャネルトランジスタ１０１のドレインおよび第１ポン
プ駆動信号発生回路７９のインバータ５の入力ノードに
接続され、ゲートは内部電源電圧Ｖｃｃを発生する内部
電源に接続される。
【０１６６】ｎチャネルトランジスタ１０１のドレイン
はｐチャネルトランジスタ９９のドレインおよび第１ポ
ンプ駆動信号発生回路７９のインバータ５の入力ノード
に接続され、ソースは接地され、ゲートは内部電源電圧
Ｖｃｃを発生する内部電源に接続される。
はｐチャネルトランジスタ９９のドレインおよび第１ポ
ンプ駆動信号発生回路７９のインバータ５の入力ノード
に接続され、ソースは接地され、ゲートは内部電源電圧
Ｖｃｃを発生する内部電源に接続される。
【０１６７】選択回路８３のｎチャネルトランジスタ１
０３，１０７およびｐチャネルトランジスタ１０５およ
び１０９の一方ドレイン／ソース電極は共通にポンプ回
路１９の入力ノードに接続される。
０３，１０７およびｐチャネルトランジスタ１０５およ
び１０９の一方ドレイン／ソース電極は共通にポンプ回
路１９の入力ノードに接続される。
【０１６８】ｎチャネルトランジスタ１０３およびｐチ
ャネルトランジスタ１０９のゲートは共通にインバータ
１１１の入力ノードに接続される。インバータ１１１の
入力ノードは第１ポンプ駆動信号発生回路７９のＮＡＮ
Ｄ回路７の一方入力ノードに接続される。
ャネルトランジスタ１０９のゲートは共通にインバータ
１１１の入力ノードに接続される。インバータ１１１の
入力ノードは第１ポンプ駆動信号発生回路７９のＮＡＮ
Ｄ回路７の一方入力ノードに接続される。
【０１６９】ｐチャネルトランジスタ１０５およびｎチ
ャネルトランジスタ１０７のゲートは共通にインバータ
１１１の出力ノードに接続される。
ャネルトランジスタ１０７のゲートは共通にインバータ
１１１の出力ノードに接続される。
【０１７０】ｎチャネルトランジスタ１０３およびｐチ
ャネルトランジスタ１０５の他方ドレイン／ソース電極
は共通に第１ポンプ駆動信号発生回路７９の出力ノード
に接続される。ｎチャネルトランジスタ１０７およびｐ
チャネルトランジスタ１０９の他方ソース／ドレイン電
極は共通に第２ポンプ駆動信号発生回路８１の出力ノー
ドに接続される。
ャネルトランジスタ１０５の他方ドレイン／ソース電極
は共通に第１ポンプ駆動信号発生回路７９の出力ノード
に接続される。ｎチャネルトランジスタ１０７およびｐ
チャネルトランジスタ１０９の他方ソース／ドレイン電
極は共通に第２ポンプ駆動信号発生回路８１の出力ノー
ドに接続される。
【０１７１】第１レベル検知回路７５では、昇圧電圧Ｖ
ｐｐがＶｃｃ＋５Ｖｔｈｐより小さくなったときに、ｐ
チャネルトランジスタ８５，８７，８９，９１，９３が
すべてオフになり、ノードＮＤ１の電位が“Ｌ”レベル
となる。そして、第２ポンプ駆動信号発生回路８１から
第１ポンプ駆動信号発生回路７９より低い周波数のパル
ス電圧が発振され、選択回路８３に与えられる。
ｐｐがＶｃｃ＋５Ｖｔｈｐより小さくなったときに、ｐ
チャネルトランジスタ８５，８７，８９，９１，９３が
すべてオフになり、ノードＮＤ１の電位が“Ｌ”レベル
となる。そして、第２ポンプ駆動信号発生回路８１から
第１ポンプ駆動信号発生回路７９より低い周波数のパル
ス電圧が発振され、選択回路８３に与えられる。
【０１７２】第２レベル検知回路７７では、昇圧電圧Ｖ
ｐｐがＶｃｃ＋２Ｖｔｈｐより小さくなったときにｐチ
ャネルトランジスタ９７，９９がすべてオフになり、ノ
ードＮＤ２の電位が“Ｌ”レベルになる。これにより、
第１ポンプ駆動信号発生回路７９は第２ポンプ駆動信号
発生回路８１の周波数より高い周波数のパルス電圧を選
択回路８３に発振することになる。なお、Ｖｃｃは内部
電源電圧であり、Ｖｔｈｐはｐチャネルトランジスタ８
５，８７，８９，９１，９３，９７，９９のしきい値電
圧である。
ｐｐがＶｃｃ＋２Ｖｔｈｐより小さくなったときにｐチ
ャネルトランジスタ９７，９９がすべてオフになり、ノ
ードＮＤ２の電位が“Ｌ”レベルになる。これにより、
第１ポンプ駆動信号発生回路７９は第２ポンプ駆動信号
発生回路８１の周波数より高い周波数のパルス電圧を選
択回路８３に発振することになる。なお、Ｖｃｃは内部
電源電圧であり、Ｖｔｈｐはｐチャネルトランジスタ８
５，８７，８９，９１，９３，９７，９９のしきい値電
圧である。
【０１７３】選択回路８３は、第１ポンプ駆動信号発生
回路７９および第２ポンプ駆動信号発生回路８１の２つ
が動作しているときに、第１ポンプ駆動信号発生回路７
９から発振された高い周波数のパルス電圧のみをポンプ
回路１９に伝える。すなわち、昇圧電圧ＶｐｐがＶｃｃ
＋２Ｖｔｈｐより小さくなったとき、すなわち、昇圧電
圧Ｖｐｐが目標とする電圧より大幅に小さいときには、
高い周波数のパルス電圧がポンプ回路１９に発振される
ことになり、ポンプ回路１９の動作能力も大きくなる。
回路７９および第２ポンプ駆動信号発生回路８１の２つ
が動作しているときに、第１ポンプ駆動信号発生回路７
９から発振された高い周波数のパルス電圧のみをポンプ
回路１９に伝える。すなわち、昇圧電圧ＶｐｐがＶｃｃ
＋２Ｖｔｈｐより小さくなったとき、すなわち、昇圧電
圧Ｖｐｐが目標とする電圧より大幅に小さいときには、
高い周波数のパルス電圧がポンプ回路１９に発振される
ことになり、ポンプ回路１９の動作能力も大きくなる。
【０１７４】また、選択回路８３は、第２ポンプ駆動信
号発生回路８１のみが動作しているときには、第２ポン
プ駆動信号発生回路８１からの低い周波数のパルス電圧
のみをポンプ回路１９に伝える。すなわち、昇圧電圧Ｖ
ｐｐがＶｃｃ＋５Ｖｔｈｐより小さくＶｃｃ＋２Ｖｔｈ
より大きいときは（目標とする電圧と実際の昇圧電圧Ｖ
ｐｐとの差がそれ程大きくないとき）、低い周波数のパ
ルス電圧がポンプ回路１９に発振され、ポンプ回路１９
の動作能力も小さくなる。
号発生回路８１のみが動作しているときには、第２ポン
プ駆動信号発生回路８１からの低い周波数のパルス電圧
のみをポンプ回路１９に伝える。すなわち、昇圧電圧Ｖ
ｐｐがＶｃｃ＋５Ｖｔｈｐより小さくＶｃｃ＋２Ｖｔｈ
より大きいときは（目標とする電圧と実際の昇圧電圧Ｖ
ｐｐとの差がそれ程大きくないとき）、低い周波数のパ
ルス電圧がポンプ回路１９に発振され、ポンプ回路１９
の動作能力も小さくなる。
【０１７５】第１ポンプ駆動信号発生回路７９および第
２ポンプ駆動信号発生回路８１の２つがともに停止して
いるときには、すなわち、昇圧電圧ＶｐｐがＶｃｃ＋５
Ｖｔｈｐより大きくなったときにはポンプ回路１９は停
止する。
２ポンプ駆動信号発生回路８１の２つがともに停止して
いるときには、すなわち、昇圧電圧ＶｐｐがＶｃｃ＋５
Ｖｔｈｐより大きくなったときにはポンプ回路１９は停
止する。
【０１７６】図６は、第１ポンプ駆動信号発生回路７９
および第２ポンプ駆動信号発生回路８１の２つがともに
動作している場合の選択回路８３の動作を詳細に説明す
るための第１スイッチ回路１１３および第２スイッチ回
路１１５を示す図である。
および第２ポンプ駆動信号発生回路８１の２つがともに
動作している場合の選択回路８３の動作を詳細に説明す
るための第１スイッチ回路１１３および第２スイッチ回
路１１５を示す図である。
【０１７７】図６（ａ）は第１スイッチ回路を示す。図
６（ｂ）は、第２スイッチ回路１１５を示す。
６（ｂ）は、第２スイッチ回路１１５を示す。
【０１７８】図６（ａ）および図５において、ノードＮ
Ｄ３の電位が“Ｈ”レベルのとき、すなわち、昇圧電圧
ＶｐｐがＶｃｃ＋２Ｖｔｈｐより小さくなっているとき
は、ｎチャネルトランジスタ１０３はオンしている。
Ｄ３の電位が“Ｈ”レベルのとき、すなわち、昇圧電圧
ＶｐｐがＶｃｃ＋２Ｖｔｈｐより小さくなっているとき
は、ｎチャネルトランジスタ１０３はオンしている。
【０１７９】また、ノードＮＤ３の“Ｈ”レベルの信号
はインバータ１１１により反転されＮＤ６の電位は
“Ｌ”レベルになり、ｐチャネルトランジスタ１０５は
オンになる。したがって、第１スイッチ回路１１３はオ
ンし、第１ポンプ駆動信号発生回路からの高い周波数の
パルス電圧がポンプ回路１９に与えられることになる。
はインバータ１１１により反転されＮＤ６の電位は
“Ｌ”レベルになり、ｐチャネルトランジスタ１０５は
オンになる。したがって、第１スイッチ回路１１３はオ
ンし、第１ポンプ駆動信号発生回路からの高い周波数の
パルス電圧がポンプ回路１９に与えられることになる。
【０１８０】一方、図６（ｂ）および図５において、ノ
ードＮＤ３の電位が“Ｈ”レベルのときには、第２スイ
ッチ回路１１５のｐチャネルトランジスタ１０９はオフ
になる。また、ＮＤ３の“Ｈ”レベルの信号はインバー
タ１１１により反転されノードＮＤ６の電位が“Ｌ”レ
ベルであるため、ｎチャネルトランジスタ１０７はオフ
になる。したがって、第２スイッチ回路１１５はオフに
なり、第２ポンプ駆動信号発生回路８１からの低い周波
数のパルス電圧はポンプ回路１９には与えられない。
ードＮＤ３の電位が“Ｈ”レベルのときには、第２スイ
ッチ回路１１５のｐチャネルトランジスタ１０９はオフ
になる。また、ＮＤ３の“Ｈ”レベルの信号はインバー
タ１１１により反転されノードＮＤ６の電位が“Ｌ”レ
ベルであるため、ｎチャネルトランジスタ１０７はオフ
になる。したがって、第２スイッチ回路１１５はオフに
なり、第２ポンプ駆動信号発生回路８１からの低い周波
数のパルス電圧はポンプ回路１９には与えられない。
【０１８１】図７は、第２ポンプ駆動信号発生回路８１
のみが動作している場合の選択回路８３の動作を詳細に
説明するための第１スイッチ回路１１３および第２スイ
ッチ回路１１５を示す図である。
のみが動作している場合の選択回路８３の動作を詳細に
説明するための第１スイッチ回路１１３および第２スイ
ッチ回路１１５を示す図である。
【０１８２】図７（ａ）は図５の選択回路８３の第１ス
イッチ回路１１３を示す。図７（ｂ）は、図５の選択回
路８３の第２スイッチ回路１１５を示す。
イッチ回路１１３を示す。図７（ｂ）は、図５の選択回
路８３の第２スイッチ回路１１５を示す。
【０１８３】図７（ａ）および図５において、ノードＮ
Ｄ３の電位が“Ｌ”レベルのとき、すなわち、昇圧電圧
ＶｐｐがＶｃｃ＋２Ｖｔｈｐより大きいときには、ｎチ
ャネルトランジスタ１０３はオフになる。また、ノード
ＮＤ３の“Ｌ”レベルの信号はインバータ１１１により
反転されノードＮＤ６の電位は“Ｈ”レベルになるので
ｐチャネルトランジスタ１０５はオフになる。したがっ
て、第１スイッチ回路１１３はオフである。
Ｄ３の電位が“Ｌ”レベルのとき、すなわち、昇圧電圧
ＶｐｐがＶｃｃ＋２Ｖｔｈｐより大きいときには、ｎチ
ャネルトランジスタ１０３はオフになる。また、ノード
ＮＤ３の“Ｌ”レベルの信号はインバータ１１１により
反転されノードＮＤ６の電位は“Ｈ”レベルになるので
ｐチャネルトランジスタ１０５はオフになる。したがっ
て、第１スイッチ回路１１３はオフである。
【０１８４】一方、図７（ｂ）および図５において、ノ
ードＮＤ３の電位が“Ｌ”レベルのときには、すなわ
ち、昇圧電圧ＶｐｐがＶｃｃ＋２Ｖｔｈｐより大きいと
きには、ｐチャネルトランジスタ１０９はオンになる。
また、インバータ１１１によりノードＮＤ６の電位は
“Ｈ”レベルになるので、ｎチャネルトランジスタ１０
７はオンになる。
ードＮＤ３の電位が“Ｌ”レベルのときには、すなわ
ち、昇圧電圧ＶｐｐがＶｃｃ＋２Ｖｔｈｐより大きいと
きには、ｐチャネルトランジスタ１０９はオンになる。
また、インバータ１１１によりノードＮＤ６の電位は
“Ｈ”レベルになるので、ｎチャネルトランジスタ１０
７はオンになる。
【０１８５】したがって、第２スイッチ回路１１５はオ
ンになり、昇圧電圧ＶｐｐがＶｃｃ＋５Ｖｔｈｐより小
さく、かつ、Ｖｃｃ＋２Ｖｔｈｐより大きいときには第
２ポンプ駆動信号発生回路８１から周波数の低いパルス
電圧がポンプ回路１９に与えられる。
ンになり、昇圧電圧ＶｐｐがＶｃｃ＋５Ｖｔｈｐより小
さく、かつ、Ｖｃｃ＋２Ｖｔｈｐより大きいときには第
２ポンプ駆動信号発生回路８１から周波数の低いパルス
電圧がポンプ回路１９に与えられる。
【０１８６】図８は、第１ポンプ駆動信号発生回路７２
および第２ポンプ駆動信号発生回路８１がともに停止し
ている場合の選択回路８３の動作を詳細に説明するため
の第１スイッチ回路１１３および第２スイッチ回路１１
５を示す図である。
および第２ポンプ駆動信号発生回路８１がともに停止し
ている場合の選択回路８３の動作を詳細に説明するため
の第１スイッチ回路１１３および第２スイッチ回路１１
５を示す図である。
【０１８７】図８（ａ）は図５の選択回路８３の第１ス
イッチ回路１１３を示す図である。図８（ｂ）は図５の
選択回路８３の第２スイッチ回路１１５を示す。
イッチ回路１１３を示す図である。図８（ｂ）は図５の
選択回路８３の第２スイッチ回路１１５を示す。
【０１８８】図８（ａ）および図５において、ノードＮ
Ｄ３の電位が“Ｌ”レベルのとき、すなわち、昇圧電圧
ＶｐｐがＶｃｃ＋２Ｖｔｈｐより大きいときには、ｎチ
ャネルトランジスタ１０３はオフになる。また、ノード
ＮＤ６の電位は“Ｈ”レベルになり、ｐチャネルトラン
ジスタ１０５はオフになる。したがって第１スイッチ回
路１１３はオフである。
Ｄ３の電位が“Ｌ”レベルのとき、すなわち、昇圧電圧
ＶｐｐがＶｃｃ＋２Ｖｔｈｐより大きいときには、ｎチ
ャネルトランジスタ１０３はオフになる。また、ノード
ＮＤ６の電位は“Ｈ”レベルになり、ｐチャネルトラン
ジスタ１０５はオフになる。したがって第１スイッチ回
路１１３はオフである。
【０１８９】一方、図８（ｂ）および図５において、ス
イッチ回路１１５はオン状態にあるが、昇圧電圧Ｖｐｐ
がＶｃｃ＋５Ｖｔｈｐより大きいときには、第２ポンプ
駆動信号発生回路８１は停止しているため、ポンプ回路
１９は動作しない。
イッチ回路１１５はオン状態にあるが、昇圧電圧Ｖｐｐ
がＶｃｃ＋５Ｖｔｈｐより大きいときには、第２ポンプ
駆動信号発生回路８１は停止しているため、ポンプ回路
１９は動作しない。
【０１９０】なお、第４の実施例による昇圧電圧発生回
路は、半導体記憶装置の待機時においても昇圧電圧Ｖｐ
ｐを発生し、所定の目標値を維持している。
路は、半導体記憶装置の待機時においても昇圧電圧Ｖｐ
ｐを発生し、所定の目標値を維持している。
【０１９１】以上のように、第４の実施例による昇圧電
圧発生回路においては、昇圧電圧Ｖｐｐのレベルを検知
し、２つの周波数の異なる第１ポンプ駆動信号発生回路
７９または第２ポンプ駆動信号発生回路８１のうち、目
標とする昇圧電圧を発生または維持するために最低限必
要な周波数のパルス電圧を発生する１つのポンプ駆動信
号発生回路のみを選択して、１つのポンプ回路１９を動
作させるため、昇圧電圧発生回路の消費電力の低減を図
ることができ、半導体記憶装置の待機時における消費電
流の低減が可能となる。
圧発生回路においては、昇圧電圧Ｖｐｐのレベルを検知
し、２つの周波数の異なる第１ポンプ駆動信号発生回路
７９または第２ポンプ駆動信号発生回路８１のうち、目
標とする昇圧電圧を発生または維持するために最低限必
要な周波数のパルス電圧を発生する１つのポンプ駆動信
号発生回路のみを選択して、１つのポンプ回路１９を動
作させるため、昇圧電圧発生回路の消費電力の低減を図
ることができ、半導体記憶装置の待機時における消費電
流の低減が可能となる。
【０１９２】（第５の実施例）図９は、本発明の第５の
実施例による内部電圧発生回路としての昇圧電圧発生回
路の詳細を示す回路図である。
実施例による内部電圧発生回路としての昇圧電圧発生回
路の詳細を示す回路図である。
【０１９３】図９において、第５の実施例による昇圧電
圧発生回路は、間欠信号発生回路１１６、レベル検知回
路１１７、ポンプ駆動信号発生回路１７およびポンプ回
路１９からなる。レベル検知回路１１７は、ｐチャネル
トランジスタ１１９，１２１，１２５および高抵抗のｎ
チャネルトランジスタ１２３からなる。
圧発生回路は、間欠信号発生回路１１６、レベル検知回
路１１７、ポンプ駆動信号発生回路１７およびポンプ回
路１９からなる。レベル検知回路１１７は、ｐチャネル
トランジスタ１１９，１２１，１２５および高抵抗のｎ
チャネルトランジスタ１２３からなる。
【０１９４】ポンプ駆動信号発生回路１７の構成および
動作は、図１１の従来の昇圧電圧発生回路における第１
ポンプ駆動信号発生回路１３７と同様である。ポンプ回
路１９の構成および動作は、図１１および図１２の従来
の昇圧電圧発生回路における第１ポンプ回路１３９と同
様である。
動作は、図１１の従来の昇圧電圧発生回路における第１
ポンプ駆動信号発生回路１３７と同様である。ポンプ回
路１９の構成および動作は、図１１および図１２の従来
の昇圧電圧発生回路における第１ポンプ回路１３９と同
様である。
【０１９５】間欠信号発生回路１１６は間欠信号φを発
生し、ｐチャネルトランジスタ１２５およびｎチャネル
トランジスタ１２３のゲートに間欠信号φを与える。な
お、間欠信号φは、所定の周波数を有するパルス電圧で
ある。
生し、ｐチャネルトランジスタ１２５およびｎチャネル
トランジスタ１２３のゲートに間欠信号φを与える。な
お、間欠信号φは、所定の周波数を有するパルス電圧で
ある。
【０１９６】レベル検知回路１１７のｐチャネルトラン
ジスタ１１９のソースはポンプ回路１９の出力ノードに
接続され、ドレインはｐチャネルトランジスタ１２１の
ソースおよび自らのゲートに接続される。
ジスタ１１９のソースはポンプ回路１９の出力ノードに
接続され、ドレインはｐチャネルトランジスタ１２１の
ソースおよび自らのゲートに接続される。
【０１９７】ｐチャネルトランジスタ１２１のゲートは
内部電源電圧Ｖｃｃを発生する内部電源に接続される。
ｐチャネルトランジスタ１２１、１２５およびｎチャネ
ルトランジスタ１２３のドレインは共通にインバータ５
の入力ノードに接続される。
内部電源電圧Ｖｃｃを発生する内部電源に接続される。
ｐチャネルトランジスタ１２１、１２５およびｎチャネ
ルトランジスタ１２３のドレインは共通にインバータ５
の入力ノードに接続される。
【０１９８】ｎチャネルトランジスタ１２３のソースは
接地され、ゲートは間欠信号発生回路１１６かの間欠信
号φを受ける。ｐチャネルトランジスタ１２５のソース
は内部電源電圧Ｖｃｃを発生する内部電源に接続され、
ゲートはパルス信号φを受ける。
接地され、ゲートは間欠信号発生回路１１６かの間欠信
号φを受ける。ｐチャネルトランジスタ１２５のソース
は内部電源電圧Ｖｃｃを発生する内部電源に接続され、
ゲートはパルス信号φを受ける。
【０１９９】レベル検知回路１１７の動作について説明
する。昇圧電圧ＶｐｐがＶｃｃ＋２Ｖｔｈｐより小さく
なったときには、ｐチャネルトランジスタ１１９，１２
１がオフになり、ポンプ駆動信号発生回路１７に“Ｌ”
レベルの信号を与える。これにより、ポンプ駆動信号発
生回路１７はパルス電圧をポンプ回路１９に発振し、ポ
ンプ回路１９は動作することになる。なお、Ｖｔｈｐは
ｐチャネルトランジスタ１１９，１２１のしきい値電圧
である。
する。昇圧電圧ＶｐｐがＶｃｃ＋２Ｖｔｈｐより小さく
なったときには、ｐチャネルトランジスタ１１９，１２
１がオフになり、ポンプ駆動信号発生回路１７に“Ｌ”
レベルの信号を与える。これにより、ポンプ駆動信号発
生回路１７はパルス電圧をポンプ回路１９に発振し、ポ
ンプ回路１９は動作することになる。なお、Ｖｔｈｐは
ｐチャネルトランジスタ１１９，１２１のしきい値電圧
である。
【０２００】ここで、検知レベル（ここでは、Ｖｃｃ＋
２Ｖｔｈｐである）は、ｐチャネルトランジスタをポン
プ回路１９の出力ノードとｐチャネルトランジスタ１１
９のソースとの間に直列に接続し、その数を変えること
により調節できる。なおこの場合、それぞれのｐチャネ
ルトランジスタはダイオード接続されることを要する。
また、ｐチャネルトランジスタ１１９を除くことによっ
ても検知レベルを変えることができる。
２Ｖｔｈｐである）は、ｐチャネルトランジスタをポン
プ回路１９の出力ノードとｐチャネルトランジスタ１１
９のソースとの間に直列に接続し、その数を変えること
により調節できる。なおこの場合、それぞれのｐチャネ
ルトランジスタはダイオード接続されることを要する。
また、ｐチャネルトランジスタ１１９を除くことによっ
ても検知レベルを変えることができる。
【０２０１】ｎチャネルトランジスタ１２３およびｐチ
ャネルトランジスタ１２５のゲートは間欠信号φが印加
されているため、間欠信号φが“Ｈ”レベルのときに
は、ｎチャネルトランジスタ１２３はオンし、ｐチャネ
ルトランジスタ１２５はオフになる。したがって、レベ
ル検知回路１１７は上述したような動作を行なう。
ャネルトランジスタ１２５のゲートは間欠信号φが印加
されているため、間欠信号φが“Ｈ”レベルのときに
は、ｎチャネルトランジスタ１２３はオンし、ｐチャネ
ルトランジスタ１２５はオフになる。したがって、レベ
ル検知回路１１７は上述したような動作を行なう。
【０２０２】一方、間欠信号φが“Ｌ”レベルのときに
は、ｎチャネルトランジスタ１２３はオフしており、レ
ベル検知回路１１７は検知動作を停止する。なお、ｐチ
ャネルトランジスタ１２５はオンしており、インバータ
５の入力ノードの電圧を固定している。
は、ｎチャネルトランジスタ１２３はオフしており、レ
ベル検知回路１１７は検知動作を停止する。なお、ｐチ
ャネルトランジスタ１２５はオンしており、インバータ
５の入力ノードの電圧を固定している。
【０２０３】すなわち、間欠信号発生回路１１６から発
生される間欠信号φをレベル検知回路１１７のｎチャネ
ルトランジスタ１２３およびｐチャネルトランジスタ１
２５のゲートに与えることにより、間欠信号φの周波数
に応じてレベル検知回路１１７は間欠的に動作する。こ
こで、間欠信号φの周波数の大きさにより、昇圧電圧Ｖ
ｐｐのレベルの検知間隔を調節することができる。
生される間欠信号φをレベル検知回路１１７のｎチャネ
ルトランジスタ１２３およびｐチャネルトランジスタ１
２５のゲートに与えることにより、間欠信号φの周波数
に応じてレベル検知回路１１７は間欠的に動作する。こ
こで、間欠信号φの周波数の大きさにより、昇圧電圧Ｖ
ｐｐのレベルの検知間隔を調節することができる。
【０２０４】なお、第５の実施例による昇圧電圧発生回
路は、半導体記憶装置の待機時においても昇圧電圧Ｖｐ
ｐを発生し、所定の目標値を維持している。
路は、半導体記憶装置の待機時においても昇圧電圧Ｖｐ
ｐを発生し、所定の目標値を維持している。
【０２０５】以上のように、本発明の第５の実施例によ
る昇圧電圧発生回路においては、パルス電圧である間欠
信号φにより、レベル検知回路１１７は間欠的に動作
し、ポンプ駆動信号発生回路１７およびポンプ回路１９
も間欠的に動作するため、昇圧電圧発生回路の消費電力
を低減でき、半導体記憶装置の待機時における消費電流
の低減が可能となる。
る昇圧電圧発生回路においては、パルス電圧である間欠
信号φにより、レベル検知回路１１７は間欠的に動作
し、ポンプ駆動信号発生回路１７およびポンプ回路１９
も間欠的に動作するため、昇圧電圧発生回路の消費電力
を低減でき、半導体記憶装置の待機時における消費電流
の低減が可能となる。
【０２０６】（第６の実施例）図１０は、本発明の第６
の実施例による内部電圧発生回路としての昇圧電圧発生
回路の詳細を示す回路図である。
の実施例による内部電圧発生回路としての昇圧電圧発生
回路の詳細を示す回路図である。
【０２０７】図１０において、第６の実施例による昇圧
電圧発生回路は、間欠信号発生回路１１６、レベル検知
回路１２７、ポンプ駆動信号発生回路Ｒ１〜Ｒｎおよび
ポンプ回路Ｐ１〜Ｐｎからなる。レベル検知回路１２７
は、ｐチャネルトランジスタ３，ｐチャネルトランジス
タＴＰ１〜ＴＰｎおよびｎチャネルトランジスタＴＮ１
〜ＴＮｎからなる。
電圧発生回路は、間欠信号発生回路１１６、レベル検知
回路１２７、ポンプ駆動信号発生回路Ｒ１〜Ｒｎおよび
ポンプ回路Ｐ１〜Ｐｎからなる。レベル検知回路１２７
は、ｐチャネルトランジスタ３，ｐチャネルトランジス
タＴＰ１〜ＴＰｎおよびｎチャネルトランジスタＴＮ１
〜ＴＮｎからなる。
【０２０８】ポンプ駆動信号発生回路Ｒ１〜Ｒｎの構成
および動作は図１の第１の実施例による昇圧電圧発生回
路のポンプ駆動信号発生回路Ｒ１〜Ｒｎと同様である。
ポンプ回路Ｐ１〜Ｐｎの構成および動作は、図１の第１
の実施例による昇圧電圧発生回路のポンプ回路Ｐ１〜Ｐ
ｎと同様である。間欠信号発生回路１１６は、間欠信号
φを発生し、ｎチャネルトランジスタＴＮ１〜ＴＮｎお
よびｐチャネルトランジスタＴＰ１〜ＴＰｎに間欠信号
φを与える。なお、間欠信号φは、所定の周波数を有す
るパルス電圧である。
および動作は図１の第１の実施例による昇圧電圧発生回
路のポンプ駆動信号発生回路Ｒ１〜Ｒｎと同様である。
ポンプ回路Ｐ１〜Ｐｎの構成および動作は、図１の第１
の実施例による昇圧電圧発生回路のポンプ回路Ｐ１〜Ｐ
ｎと同様である。間欠信号発生回路１１６は、間欠信号
φを発生し、ｎチャネルトランジスタＴＮ１〜ＴＮｎお
よびｐチャネルトランジスタＴＰ１〜ＴＰｎに間欠信号
φを与える。なお、間欠信号φは、所定の周波数を有す
るパルス電圧である。
【０２０９】レベル検知回路１２７のｐチャネルトラン
ジスタ３のソースはポンプ回路Ｐ１〜Ｐｎの共通の出力
ノードに接続され、ゲートは自らのドレインに接続され
る。ｐチャネルトランジスタ３，ＴＰ１およびｎチャネ
ルトランジスタＴＮ１のドレインは共通にポンプ駆動信
号発生回路Ｒ１のインバータ５の入力ノードに接続され
る。
ジスタ３のソースはポンプ回路Ｐ１〜Ｐｎの共通の出力
ノードに接続され、ゲートは自らのドレインに接続され
る。ｐチャネルトランジスタ３，ＴＰ１およびｎチャネ
ルトランジスタＴＮ１のドレインは共通にポンプ駆動信
号発生回路Ｒ１のインバータ５の入力ノードに接続され
る。
【０２１０】ｐチャネルトランジスタＴＰ１のソースは
内部電源電圧Ｖｃｃを発生する内部電源に接続され、ゲ
ートには間欠信号φを受ける。ｎチャネルトランジスタ
ＴＮ１〜ＴＮｎはｐチャネルトランジスタ３のドレイン
と接地との間に直列に接続され、ゲートには間欠信号φ
を受ける。
内部電源電圧Ｖｃｃを発生する内部電源に接続され、ゲ
ートには間欠信号φを受ける。ｎチャネルトランジスタ
ＴＮ１〜ＴＮｎはｐチャネルトランジスタ３のドレイン
と接地との間に直列に接続され、ゲートには間欠信号φ
を受ける。
【０２１１】ノードＮＤ１〜ＮＤｎは、それぞれ対応す
るポンプ駆動信号発生回路Ｒ１〜Ｒｎのインバータ５の
入力ノードおよびｐチャネルトランジスタＴＰ１〜ＴＰ
ｎのドレインに接続される。ｐチャネルトランジスタＴ
Ｐ１〜ＴＰｎのソースは内部電源電圧Ｖｃｃを発生する
内部電源に接続され、ゲートには間欠信号φを受ける。
るポンプ駆動信号発生回路Ｒ１〜Ｒｎのインバータ５の
入力ノードおよびｐチャネルトランジスタＴＰ１〜ＴＰ
ｎのドレインに接続される。ｐチャネルトランジスタＴ
Ｐ１〜ＴＰｎのソースは内部電源電圧Ｖｃｃを発生する
内部電源に接続され、ゲートには間欠信号φを受ける。
【０２１２】レベル検知回路１２７の動作について説明
する。レベル検知回路１２７のｎチャネルトランジスタ
ＴＮ１〜ＴＮｎおよびｐチャネルトランジスタＴＰ１〜
ＴＰｎのゲートに印加される間欠信号φが“Ｈ”レベル
のときには、ｎチャネルトランジスタＴＮ１〜ＴＮｎは
すべてオンし、ｐチャネルトランジスタＴＰ１〜ＴＰｎ
はすべてオフし、レベル検知回路１２７は図１の第１の
実施例による昇圧電圧発生回路のレベル検知回路１と同
様の動作をする。
する。レベル検知回路１２７のｎチャネルトランジスタ
ＴＮ１〜ＴＮｎおよびｐチャネルトランジスタＴＰ１〜
ＴＰｎのゲートに印加される間欠信号φが“Ｈ”レベル
のときには、ｎチャネルトランジスタＴＮ１〜ＴＮｎは
すべてオンし、ｐチャネルトランジスタＴＰ１〜ＴＰｎ
はすべてオフし、レベル検知回路１２７は図１の第１の
実施例による昇圧電圧発生回路のレベル検知回路１と同
様の動作をする。
【０２１３】間欠信号φが“Ｌ”レベルのときには、ｎ
チャネルトランジスタＴＮ１〜ＴＮｎはすべてオフし、
レベル検知回路１２７は動作をしないため、昇圧電圧発
生回路全体もオフしている。なお、ｐチャネルトランジ
スタＴＰ１〜ＴＰｎはオンになり、ポンプ駆動信号発生
回路Ｒ１〜Ｒｎのインバータ５の入力ノードの電圧を固
定している。
チャネルトランジスタＴＮ１〜ＴＮｎはすべてオフし、
レベル検知回路１２７は動作をしないため、昇圧電圧発
生回路全体もオフしている。なお、ｐチャネルトランジ
スタＴＰ１〜ＴＰｎはオンになり、ポンプ駆動信号発生
回路Ｒ１〜Ｒｎのインバータ５の入力ノードの電圧を固
定している。
【０２１４】すなわち、レベル検知回路１２７は間欠的
に動作し、昇圧電圧発生回路も間欠的に動作することに
なる。レベル検知回路１２７が昇圧電圧Ｖｐｐのレベル
を検知する間隔は、パルス電圧である間欠信号φの周波
数を変えることにより調節することができる。ここで、
第６の実施例による昇圧電圧発生回路は半導体記憶装置
の待機時においても昇圧電圧Ｖｐｐを発生している。
に動作し、昇圧電圧発生回路も間欠的に動作することに
なる。レベル検知回路１２７が昇圧電圧Ｖｐｐのレベル
を検知する間隔は、パルス電圧である間欠信号φの周波
数を変えることにより調節することができる。ここで、
第６の実施例による昇圧電圧発生回路は半導体記憶装置
の待機時においても昇圧電圧Ｖｐｐを発生している。
【０２１５】以上のように、本発明の第６の実施例によ
る昇圧電圧発生回路においては、昇圧電圧Ｖｐｐのレベ
ルを検知し、複数のポンプ回路Ｐ１〜Ｐｎおよびポンプ
駆動信号発生回路Ｒ１〜Ｒｎのうち、目標とする昇圧電
圧を発生または維持するために最低限必要な数のポンプ
駆動信号発生回路およびポンプ回路のみが動作し、さら
に、昇圧電圧Ｖｐｐのレベルを間欠的に検知し、ポンプ
回路を間欠的に動作させるため、昇圧電圧発生回路の消
費電力を低減でき、半導体記憶装置における待機時の消
費電流の低減が可能となる。
る昇圧電圧発生回路においては、昇圧電圧Ｖｐｐのレベ
ルを検知し、複数のポンプ回路Ｐ１〜Ｐｎおよびポンプ
駆動信号発生回路Ｒ１〜Ｒｎのうち、目標とする昇圧電
圧を発生または維持するために最低限必要な数のポンプ
駆動信号発生回路およびポンプ回路のみが動作し、さら
に、昇圧電圧Ｖｐｐのレベルを間欠的に検知し、ポンプ
回路を間欠的に動作させるため、昇圧電圧発生回路の消
費電力を低減でき、半導体記憶装置における待機時の消
費電流の低減が可能となる。
【０２１６】
【発明の効果】以上のように、本発明の請求項１の内部
電圧発生回路においては、内部電圧のレベルを検知し、
複数の電圧発生手段および発振手段のうち、目標とする
内部電圧を発生または維持するために最低限必要な数の
電圧発生手段のみが動作するため、内部電圧発生回路の
消費電力を低減でき、半導体記憶装置の待機時における
消費電流の低減が可能となる。
電圧発生回路においては、内部電圧のレベルを検知し、
複数の電圧発生手段および発振手段のうち、目標とする
内部電圧を発生または維持するために最低限必要な数の
電圧発生手段のみが動作するため、内部電圧発生回路の
消費電力を低減でき、半導体記憶装置の待機時における
消費電流の低減が可能となる。
【０２１７】本発明の請求項２の内部電圧発生回路にお
いては、異なる検知レベルを有する検知手段により内部
電圧のレベルを段階的に検知し、検知したレベルに応じ
た量の電流を、発振手段に流すことにより、目標とする
内部電圧を発生または維持するために最低限必要な電圧
発生手段の動作能力を段階的に設定するため内部電圧発
生回路の消費電力を低減することができ、半導体記憶装
置の待機時における消費電流の低減も可能となる。
いては、異なる検知レベルを有する検知手段により内部
電圧のレベルを段階的に検知し、検知したレベルに応じ
た量の電流を、発振手段に流すことにより、目標とする
内部電圧を発生または維持するために最低限必要な電圧
発生手段の動作能力を段階的に設定するため内部電圧発
生回路の消費電力を低減することができ、半導体記憶装
置の待機時における消費電流の低減も可能となる。
【０２１８】本発明の請求項３の内部電圧発生回路にお
いては、内部電圧の変化に応じて、連続的に内部電圧の
レベルを検知し、検知したレベルに応じた量の電流を発
振手段に流し、目標とする内部電圧を発生または維持す
るために最低限必要な電圧発生手段の動作能力を連続的
に設定するため、内部電圧発生回路の消費電力を低減で
き、半導体記憶装置の待機中における消費電流の低減が
可能となる。
いては、内部電圧の変化に応じて、連続的に内部電圧の
レベルを検知し、検知したレベルに応じた量の電流を発
振手段に流し、目標とする内部電圧を発生または維持す
るために最低限必要な電圧発生手段の動作能力を連続的
に設定するため、内部電圧発生回路の消費電力を低減で
き、半導体記憶装置の待機中における消費電流の低減が
可能となる。
【０２１９】本発明の請求項４の内部電圧発生回路にお
いては、内部電圧のレベルを検知し、複数の発振手段の
うち目標とする内部電圧を発生または維持するために最
低限必要な周波数のパルス電圧を発生する１つの発振手
段のみを選択して、１つの電圧発生手段を動作させるた
め、内部電圧発生回路の消費電力を低減することがで
き、半導体記憶装置の待機時における消費電流の低減も
可能となる。
いては、内部電圧のレベルを検知し、複数の発振手段の
うち目標とする内部電圧を発生または維持するために最
低限必要な周波数のパルス電圧を発生する１つの発振手
段のみを選択して、１つの電圧発生手段を動作させるた
め、内部電圧発生回路の消費電力を低減することがで
き、半導体記憶装置の待機時における消費電流の低減も
可能となる。
【０２２０】本発明の請求項５の内部電圧発生回路にお
いては、間欠信号により検知手段は間欠的に動作し、発
振手段および電圧発生手段も間欠的に動作するため、内
部電圧発生回路の消費電力を低減でき、半導体記憶装置
の待機時における消費電流の低減も可能となる。
いては、間欠信号により検知手段は間欠的に動作し、発
振手段および電圧発生手段も間欠的に動作するため、内
部電圧発生回路の消費電力を低減でき、半導体記憶装置
の待機時における消費電流の低減も可能となる。
【０２２１】本発明の請求項６の内部電圧発生回路にお
いては、内部電圧のレベルを間欠的に検知し、目標とす
る内部電圧を発生または維持する電圧発生手段を間欠的
に動作させるため、内部電圧発生回路の消費電力を低減
でき、半導体記憶装置の待機時における消費電流の低減
も可能となる。
いては、内部電圧のレベルを間欠的に検知し、目標とす
る内部電圧を発生または維持する電圧発生手段を間欠的
に動作させるため、内部電圧発生回路の消費電力を低減
でき、半導体記憶装置の待機時における消費電流の低減
も可能となる。
【図１】 本発明の第１の実施例による内部電圧発生回
路としての昇圧電圧発生回路の詳細を示す回路図であ
る。
路としての昇圧電圧発生回路の詳細を示す回路図であ
る。
【図２】 図１の昇圧電圧発生回路の動作を説明するた
めの、昇圧電圧発生回路から発生する昇圧電圧と時間と
の関係を示す図である。
めの、昇圧電圧発生回路から発生する昇圧電圧と時間と
の関係を示す図である。
【図３】 本発明の第２の実施例による内部電圧発生回
路としての昇圧電圧発生回路の詳細を示す回路図であ
る。
路としての昇圧電圧発生回路の詳細を示す回路図であ
る。
【図４】 本発明の第３の実施例による内部電圧発生回
路としての昇圧電圧発生回路の詳細を示す回路図であ
る。
路としての昇圧電圧発生回路の詳細を示す回路図であ
る。
【図５】 本発明の第４の実施例による内部電圧発生回
路としての昇圧電圧発生回路の詳細を示す回路図であ
る。
路としての昇圧電圧発生回路の詳細を示す回路図であ
る。
【図６】 図５における第１ポンプ駆動信号発生回路お
よび第２ポンプ駆動信号発生回路がともに動作している
場合の選択回路の動作を詳細に説明するための第１スイ
ッチ回路および第２スイッチ回路を示す図である。
よび第２ポンプ駆動信号発生回路がともに動作している
場合の選択回路の動作を詳細に説明するための第１スイ
ッチ回路および第２スイッチ回路を示す図である。
【図７】 図５における第２ポンプ駆動信号発生回路の
みが動作している場合の選択回路の動作を詳細に説明す
るための第１スイッチ回路および第２スイッチ回路を示
す図である。
みが動作している場合の選択回路の動作を詳細に説明す
るための第１スイッチ回路および第２スイッチ回路を示
す図である。
【図８】 第１ポンプ駆動信号発生回路および第２ポン
プ駆動信号発生回路がともに停止している場合の選択回
路の動作を詳細に説明するための第１スイッチ回路およ
び第２スイッチ回路を示す図である。
プ駆動信号発生回路がともに停止している場合の選択回
路の動作を詳細に説明するための第１スイッチ回路およ
び第２スイッチ回路を示す図である。
【図９】 本発明の第５の実施例による内部電圧発生回
路としての昇圧電圧発生回路の詳細を示す回路図であ
る。
路としての昇圧電圧発生回路の詳細を示す回路図であ
る。
【図１０】 本発明の第６の実施例による内部電圧発生
回路としての昇圧電圧発生回路の詳細を示す回路図であ
る。
回路としての昇圧電圧発生回路の詳細を示す回路図であ
る。
【図１１】 従来の内部電圧発生回路としての昇圧電圧
発生回路の詳細を示す回路図である。
発生回路の詳細を示す回路図である。
【図１２】 図１１における従来の昇圧電圧発生回路の
第１ポンプ回路を詳細に示す回路図である。
第１ポンプ回路を詳細に示す回路図である。
【図１３】 図１１および図１２の第１ポンプ回路の動
作を説明するためのタイミング図である。
作を説明するためのタイミング図である。
【図１４】 図１１の従来の昇圧電圧発生回路の動作を
説明するための昇圧電圧発生回路から発生される昇圧電
圧Ｖｐｐと時間との関係を示す図である。
説明するための昇圧電圧発生回路から発生される昇圧電
圧Ｖｐｐと時間との関係を示す図である。
１，６３，１１７，１２７，１３５ レベル検知回路、
３，１４，１８，２１〜４１，４７，４９，５５，５
７，６５，６７，６８，７１，８５〜９３，９７，９
９，１０５，１０９，１１９，１２１，１２５，１４
５，１４７ ｐチャネルトランジスタ、５，４６，５
４，６２，１１１，１５１〜１５７ インバータ、７
ＮＡＮＤ回路、８ 制御回路、９，７５ 第１レベル検
知回路、１１，７７ 第２レベル検知回路、１３ 第３
レベル検知回路、１５，１６，４３，４５，５１，５
３，５９，６１，６９，７３，９５，１０１，１０３，
１０７，１２３，１４９，１６１，１６７〜１７１ ｎ
チャネルトランジスタ、１７ ポンプ駆動信号発生回
路、１９ ポンプ回路、７９，１３７ 第１ポンプ駆動
信号発生回路、８１，１４１ 第２ポンプ駆動信号発生
回路、８３ 選択回路、１１３第１スイッチ回路、１１
５ 第２スイッチ回路、１１６ 間欠信号発生回路、１
３９ 第１ポンプ回路、１４３ 第２ポンプ回路、１５
９，１６３，１６５ キャパシタ、Ｒ１〜Ｒｎ ポンプ
駆動信号発生回路、Ｐ１〜Ｐｎ ポンプ回路、ＴＮ１〜
ＴＮｎ ｎチャネルトランジスタ、Ｉ１〜Ｉｎ インバ
ータ。
３，１４，１８，２１〜４１，４７，４９，５５，５
７，６５，６７，６８，７１，８５〜９３，９７，９
９，１０５，１０９，１１９，１２１，１２５，１４
５，１４７ ｐチャネルトランジスタ、５，４６，５
４，６２，１１１，１５１〜１５７ インバータ、７
ＮＡＮＤ回路、８ 制御回路、９，７５ 第１レベル検
知回路、１１，７７ 第２レベル検知回路、１３ 第３
レベル検知回路、１５，１６，４３，４５，５１，５
３，５９，６１，６９，７３，９５，１０１，１０３，
１０７，１２３，１４９，１６１，１６７〜１７１ ｎ
チャネルトランジスタ、１７ ポンプ駆動信号発生回
路、１９ ポンプ回路、７９，１３７ 第１ポンプ駆動
信号発生回路、８１，１４１ 第２ポンプ駆動信号発生
回路、８３ 選択回路、１１３第１スイッチ回路、１１
５ 第２スイッチ回路、１１６ 間欠信号発生回路、１
３９ 第１ポンプ回路、１４３ 第２ポンプ回路、１５
９，１６３，１６５ キャパシタ、Ｒ１〜Ｒｎ ポンプ
駆動信号発生回路、Ｐ１〜Ｐｎ ポンプ回路、ＴＮ１〜
ＴＮｎ ｎチャネルトランジスタ、Ｉ１〜Ｉｎ インバ
ータ。
Claims (6)
- 【請求項１】 半導体記憶装置の待機時においても動作
状態にあり、前記半導体記憶装置の内部電圧を発生する
内部電圧発生回路であって、 前記内部電圧のレベルを検知し、前記検知したレベルに
応じて、検知信号を段階的に出力する検知手段と、 前記検知信号に応じて、パルス電圧を段階的に発振する
複数の発振手段と、 前記複数の発振手段のそれぞれに接続され、前記パルス
電圧の周波数に応じて前記内部電圧を共通の出力に発生
する複数の電圧発生手段とを備えた、内部電圧発生回
路。 - 【請求項２】 半導体記憶装置の待機時においても動作
状態にあり、前記半導体記憶装置の内部電圧を発生する
内部電圧発生回路であって、 異なる検知レベルを有し、前記内部電圧のレベルを検知
して、前記検知したレベルに応じて、共通の出力に電流
を流す複数の検知手段と、 前記電流の量に応じた周波数のパルス電圧を発振する発
振手段と、 前記パルス電圧の周波数に応じて、前記内部電圧を発生
する電圧発生手段とを備えた、内部電圧発生回路。 - 【請求項３】 半導体記憶装置の待機時においても動作
状態にあり、前記半導体記憶装置の内部電圧を発生する
内部電圧発生回路であって、 前記内部電圧の変化に応じて、連続的に前記内部電圧の
レベルを検知して、前記検知したレベルに応じた量の電
流を流す検知手段と、 前記電流の量に応じた周波数のパルス電圧を発振する発
振手段と、 前記パルス電圧の周波数に応じて内部電圧を発生する電
圧発生手段とを備えた、内部電圧発生回路。 - 【請求項４】 半導体記憶装置の待機時においても動作
状態にあり、前記半導体記憶装置の内部電圧を発生する
内部電圧発生回路であって、 異なる検知レベルを有し、前記内部電圧のレベルを検知
し、前記検知したレベルに応じて、検知信号を出力する
複数の検知手段と、 複数の検知手段のそれぞれに接続され、前記検知信号に
応じて、それぞれ異なる周波数のパルス電圧を発振する
複数の発振手段と、 前記複数の発振手段のうち、前記内部電圧のレベルに応
じて、いずれか１つの前記発振手段を選択し、前記選択
された発振手段からの前記パルス電圧のみを出力する選
択手段と、 前記選択された発振手段からの前記パルス電圧の周波数
に応じて前記内部電圧を発生する電圧発生手段とを備え
た、内部電圧発生回路。 - 【請求項５】 前記検知手段は、 間欠信号に応じて間欠的に動作し、前記間欠信号を出力
する間欠信号発生手段をさらに備えた、請求項１から４
のいずれか１項に記載の内部電圧発生回路。 - 【請求項６】 半導体記憶装置の待機時においても動作
状態にあり、前記半導体記憶装置の内部電圧を発生する
内部電圧発生回路であって、 所定の間欠信号を発生する間欠信号発生手段と、 前記間欠信号に応じて、間欠的に動作し、前記内部電圧
のレベルを検知し、前記検知したレベルに応じて、検知
信号を出力する検知手段と、 前記検知信号に応じて、パルス電圧を発振する発振手段
と、 前記パルス電圧の周波数に応じて、前記内部電圧を発生
する電圧発生手段とを備えた、内部電圧発生回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4070595A JPH08237938A (ja) | 1995-02-28 | 1995-02-28 | 内部電圧発生回路 |
| DE19606700A DE19606700A1 (de) | 1995-02-28 | 1996-02-22 | Interne Spannungserzeugungsschaltung, die eine Spannung entsprechend einem gemessenen Pegel erzeugt |
| KR1019960004732A KR960032904A (ko) | 1995-02-28 | 1996-02-27 | 감지된 레벨에 따라 전압을 발생하는 내부전압발생회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4070595A JPH08237938A (ja) | 1995-02-28 | 1995-02-28 | 内部電圧発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08237938A true JPH08237938A (ja) | 1996-09-13 |
Family
ID=12587997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4070595A Withdrawn JPH08237938A (ja) | 1995-02-28 | 1995-02-28 | 内部電圧発生回路 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH08237938A (ja) |
| KR (1) | KR960032904A (ja) |
| DE (1) | DE19606700A1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5969565A (en) * | 1996-05-17 | 1999-10-19 | Nec Corporation | Voltage booster circuit |
| US6104659A (en) * | 1998-07-16 | 2000-08-15 | Fujitsu Limited | Memory device |
| KR100319164B1 (ko) * | 1997-12-31 | 2002-04-22 | 박종섭 | 다중레벨검출에의한다중구동장치및그방법 |
| US6771115B2 (en) | 2002-07-30 | 2004-08-03 | Renesas Technology Corp. | Internal voltage generating circuit with variable reference voltage |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6275096B1 (en) * | 1999-12-14 | 2001-08-14 | International Business Machines Corporation | Charge pump system having multiple independently activated charge pumps and corresponding method |
| KR101094903B1 (ko) | 2009-07-30 | 2011-12-15 | 주식회사 하이닉스반도체 | 반도체 집적 회로의 테스트 장치 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910004737B1 (ko) * | 1988-12-19 | 1991-07-10 | 삼성전자 주식회사 | 백바이어스전압 발생회로 |
| US5003197A (en) * | 1989-01-19 | 1991-03-26 | Xicor, Inc. | Substrate bias voltage generating and regulating apparatus |
-
1995
- 1995-02-28 JP JP4070595A patent/JPH08237938A/ja not_active Withdrawn
-
1996
- 1996-02-22 DE DE19606700A patent/DE19606700A1/de not_active Ceased
- 1996-02-27 KR KR1019960004732A patent/KR960032904A/ko active IP Right Grant
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5969565A (en) * | 1996-05-17 | 1999-10-19 | Nec Corporation | Voltage booster circuit |
| KR100319164B1 (ko) * | 1997-12-31 | 2002-04-22 | 박종섭 | 다중레벨검출에의한다중구동장치및그방법 |
| US6104659A (en) * | 1998-07-16 | 2000-08-15 | Fujitsu Limited | Memory device |
| KR100566351B1 (ko) * | 1998-07-16 | 2006-03-31 | 후지쯔 가부시끼가이샤 | 메모리 디바이스 |
| US6771115B2 (en) | 2002-07-30 | 2004-08-03 | Renesas Technology Corp. | Internal voltage generating circuit with variable reference voltage |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19606700A1 (de) | 1996-08-29 |
| KR960032904A (ko) | 1996-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5694072A (en) | Programmable substrate bias generator with current-mirrored differential comparator and isolated bulk-node sensing transistor for bias voltage control | |
| EP0609497B1 (en) | A device and method for maintaining a high voltage for low power applications | |
| US5003197A (en) | Substrate bias voltage generating and regulating apparatus | |
| JP2005278378A (ja) | チャージポンプ回路 | |
| JP2001095234A (ja) | 半導体集積回路 | |
| JPH09198887A (ja) | 高電圧発生回路 | |
| JP2005278383A (ja) | 電源回路 | |
| US6809573B2 (en) | Circuit for generating high voltage | |
| JP2004355788A (ja) | 高電圧発生器 | |
| JPH08279289A (ja) | ワード線電圧昇圧回路 | |
| KR19990045290A (ko) | 발진 회로 | |
| JPH06153493A (ja) | チャージポンプ回路 | |
| KR100279296B1 (ko) | 승압 전압 발생 회로 | |
| JPH1126701A (ja) | 揮発性半導体メモリ用高電圧発生回路 | |
| JPH08237938A (ja) | 内部電圧発生回路 | |
| JPWO2005001938A1 (ja) | 半導体集積回路 | |
| KR19990050472A (ko) | 승압전압 발생회로 | |
| JP2001111397A (ja) | 半導体集積回路 | |
| KR0174767B1 (ko) | 승압 전위 발생 기능을 갖는 반도체 기억장치 | |
| US6271718B1 (en) | Internal voltage converter for low operating voltage semiconductor memory | |
| KR0168079B1 (ko) | 클럭발생장치 | |
| JPH09294367A (ja) | 電圧供給回路 | |
| US6653889B2 (en) | Voltage generating circuits and methods including shared capacitors | |
| GB2373865A (en) | High voltage detector | |
| JPH11260053A (ja) | 半導体記憶装置の昇圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020507 |