KR101094903B1 - 반도체 집적 회로의 테스트 장치 - Google Patents

반도체 집적 회로의 테스트 장치 Download PDF

Info

Publication number
KR101094903B1
KR101094903B1 KR1020090070193A KR20090070193A KR101094903B1 KR 101094903 B1 KR101094903 B1 KR 101094903B1 KR 1020090070193 A KR1020090070193 A KR 1020090070193A KR 20090070193 A KR20090070193 A KR 20090070193A KR 101094903 B1 KR101094903 B1 KR 101094903B1
Authority
KR
South Korea
Prior art keywords
signal
oscillation
divided
oscillation signal
test mode
Prior art date
Application number
KR1020090070193A
Other languages
English (en)
Other versions
KR20110012466A (ko
Inventor
홍윤석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090070193A priority Critical patent/KR101094903B1/ko
Priority to US12/843,854 priority patent/US8432179B2/en
Publication of KR20110012466A publication Critical patent/KR20110012466A/ko
Application granted granted Critical
Publication of KR101094903B1 publication Critical patent/KR101094903B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/305—Contactless testing using electron beams
    • G01R31/306—Contactless testing using electron beams of printed or hybrid circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

반도체 집적 회로의 테스트 장치는, 복수 개의 발진 회로를 구비하고, 테스트 모드 신호에 응답하여 상기 각각의 발진 회로를 활성화시켜 복수 개의 발진 신호를 생성하는 발진부, 상기 복수 개의 발진 신호 중 활성화된 신호만을 추출하는 스위칭부, 상기 스위칭부로부터 출력되는 신호를 기 설정된 분주비로 분주하여 분주 발진 신호를 생성하는 주파수 분주부, 및 상기 분주 발진 신호를 버퍼링하여 데이터 패드를 통해 출력하는 데이터 버퍼부를 포함한다.
Figure R1020090070193
반도체 집적 회로, 테스트, 발진

Description

반도체 집적 회로의 테스트 장치{Test Apparatus in Semiconductor Integrated Circuit}
본 발명은 반도체 집적 회로에 관한 것으로, 보다 상세하게는 반도체 집적 회로의 테스트 장치에 관한 것이다.
일반적으로 반도체 집적 회로를 생산하기 위해서는 설계시에 이용한 시뮬레이션 결과와 실제 제품에 사용되는 칩의 동작이 다를 수 있기 때문에 테스트하는 단계가 반드시 필요하다. 실제 반도체 집적 회로의 불량률을 감소시키기 위해 많은 종류의 테스트가 실시되고 있다.
반도체 집적 회로는 수많은 트랜지스터들을 포함하여 구성되는데, 각 트랜지스터들이 제 성능을 발휘하는지에 대한 테스트 또한 중요한 테스트로서 부각되고 있다. 특히, 반도체 집적 회로가 점점 더 소형화 및 고속화되어 가면서, 공정상의 미세한 차이가 불량을 초래하는 빈도가 높아지게 되고, 이에 따라 트랜지스터들이 설계 단계에서 예측한 대로 정상적인 기능을 수행하는지에 대해 파악할 필요가 발생하게 된 것이다.
본 발명은 하나의 데이터 패드를 이용하여 트랜지스터의 성능 테스트 결과를 출력 가능하게 하는 반도체 집적 회로의 테스트 장치를 제공하는 데에 그 기술적 과제가 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 집적 회로의 테스트 장치는, 복수 개의 발진 회로를 구비하고, 테스트 모드 신호에 응답하여 상기 각각의 발진 회로를 활성화시켜 복수 개의 발진 신호를 생성하는 발진부; 상기 복수 개의 발진 신호 중 활성화된 신호만을 추출하는 스위칭부; 상기 스위칭부로부터 출력되는 신호를 기 설정된 분주비로 분주하여 분주 발진 신호를 생성하는 주파수 분주부; 및 상기 분주 발진 신호를 버퍼링하여 데이터 패드를 통해 출력하는 데이터 버퍼부;를 포함한다.
또한, 본 발명의 다른 실시예에 따른 반도체 집적 회로의 테스트 장치는, 제 1 테스트 모드 신호에 응답하여 제 1 발진 신호를 생성하는 제 1 발진 회로; 제 2 테스트 모드 신호에 응답하여 제 2 발진 신호를 생성하는 제 2 발진 회로; 상기 제 1 테스트 모드 신호의 인에이블시 상기 제 1 발진 신호를 제 1 분주비로 분주하여 분주 발진 신호를 생성하고, 상기 제 2 테스트 모드 신호의 인에이블시 상기 제 2 발진 신호를 제 2 분주비로 분주하여 상기 분주 발진 신호를 생성하는 주파수 분주부; 및 상기 분주 발진 신호를 버퍼링하여 데이터 패드를 통해 출력하는 데이터 버 퍼부;를 포함한다.
본 발명의 반도체 집적 회로의 테스트 장치는, 복수 개의 발진 회로를 이용하여 복수 개의 발진 신호를 생성하고, 그 중 하나의 신호를 주파수 분주한 후 데이터 패드를 통해 외부로 출력함으로써, 외부에서 발진 신호의 주파수를 통해 트랜지스터들의 성능을 모니터링할 수 있도록 하는 효과를 창출한다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 집적 회로의 테스트 장치의 구성을 나타낸 블록도이다.
도시한 바와 같이, 본 발명의 일 실시예에 따른 반도체 집적 회로의 테스트 장치는, 제 1 내지 제 4 테스트 모드 신호(TM1 ~ TM4)에 응답하여 제 1 내지 제 4 발진 신호(OSC1 ~ OSC4)를 생성하는 발진부(10); 상기 제 1 내지 제 4 발진 신호(OSC1 ~ OSC4) 중 활성화된 신호만을 추출하는 스위칭부(20); 상기 제 1 내지 제 4 테스트 모드 신호(TM1 ~ TM4)에 응답하여, 상기 스위칭부(20)로부터 출력되는 신호를 기 설정된 분주비로 분주하여 분주 발진 신호(OSC_DIV)를 생성하는 주파수 분주부(30); 및 상기 분주 발진 신호(OSC_DIV)를 버퍼링하여 데이터 패드(PAD)를 통해 출력하는 데이터 버퍼부(40);를 포함한다.
여기에서, 상기 발진부(10)는 제 1 내지 제 4 발진 회로(110 ~ 140)를 구비 하며, 각각의 발진 회로(110 ~ 140)는 상기 제 1 내지 제 4 테스트 모드 신호(TM1 ~ TM4)에 각각 응답하여 활성화된다. 제 1 내지 제 4 발진 회로(110 ~ 140)는 서로 다른 특성을 갖는 소자들로 구성되며, 이에 따라 각각 다른 주파수를 갖는 발진 신호들(OSC1 ~ OSC4)을 생성하게 된다. 상기 제 1 내지 제 4 테스트 모드 신호(TM1 ~ TM4)는 각각 한 번에 하나씩 인에이블 되는 신호이며, 따라서 제 1 내지 제 4 발진 회로(110 ~ 140)는 동시에 활성화되지는 않는다. 즉, 상기 제 1 내지 제 4 발진 회로(110 ~ 140)는 상기 제 1 내지 제 4 테스트 모드 신호(TM1 ~ TM4)의 제어에 따라 각각 개별적으로 활성화되며, 이에 따라 상기 제 1 내지 제 4 발진 신호들(OSC1 ~ OSC4)은 한 번의 테스트에 하나씩만 활성화된다. 이 때, 비활성화된 신호들은 토글(Toggle)하지 않고, 고정적으로 일정 레벨(여기에서는 하이 레벨(High Level))을 갖게 된다.
상기 스위칭부(20)는 상기 제 1 내지 제 4 발진 신호(OSC1 ~ OSC4) 중 활성화된 신호만을 추출하여 출력한다. 이후, 상기 주파수 분주부(30)는 상기 스위칭부(20)로부터 전달되는 신호를 소정의 분주비로 분주하여 상기 분주 발진 신호(OSC_DIV)를 생성하는데, 이 때 스위칭부(20)로부터 전달되는 신호의 주파수에 따라 다른 분주비를 적용할 수 있다. 예를 들어, 상기 제 1 발진 신호(OSC1)가 상기 제 4 발진 신호(OSC4)에 비해 수 내지 수십 배 높은 주파수를 갖는다면, 상기 제 1 발진 신호(OSC1)를 상기 제 4 발진 신호(OSC4)에 비해 더 큰 분주비를 적용하는 것이다. 이렇게 되면, 외부에서 상기 분주 발진 신호(OSC_DIV)의 주파수를 판별함에 있어서, 일정 주파수 대역 내에서 모니터링하는 것이 가능해지므로, 보다 효 율적인 테스트의 수행이 가능하게 된다.
상기 분주 발진 신호(OSC_DIV)는 상기 데이터 버퍼(40)에서 버퍼링 된 후 상기 데이터 패드(PAD)를 통해 출력된다. 실험자는 상기 데이터 패드(PAD)를 통해 출력되는 신호의 주파수를 판별함으로써, 상기 발진부(10) 내의 각 발진 회로들의 동작 특성을 파악하고, 트랜지스터들의 성능을 모니터링할 수 있다.
상기 주파수 분주부(30)의 구성은 일반적으로 리프레쉬 신호를 생성하는 구성을 이용하여 구현할 수도 있다. 즉, 일반적으로 리프레쉬 신호를 생성하는 회로는 임의의 펄스 신호를 소정의 분주비로 분주하여 낮은 주파수의 펄스 신호를 생성한 뒤, 이를 이용하여 리프레쉬의 주기를 설정하는 구성을 갖는데, 이와 같은 구성을 본 발명에서 상기 주파수 분주부(30)로서 이용하는 것이 가능하다. 이를 구현하기 위해서는 별도의 보완 장치들이 필요하나, 그에 대한 상세한 설명은 생략하기로 한다. 이와 같은 구성을 이용함으로써, 본 발명의 반도체 집적 회로의 테스트 장치는 그 점유 면적의 증가를 억제할 수 있다.
도 2a 내지 도 2b는 도 1에 도시한 제 1 내지 제 4 발진 회로의 구성도이다.
도 2a를 참조하면, 상기 제 1 발진 회로(110)는 낸드게이트(ND1)와 직렬 연결된 짝수 개의 인버터들(IV1)로 이루어지는 피드백 루프 구조로 구성되며, 상기 낸드게이트(ND1)와 각 인버터들(IV1)의 사이사이에는 각각 캐패시터(C1)가 구비된다. 이와 같은 구성에 의해, 상기 제 1 발진 회로(110)는 상기 제 1 테스트 모드 신호(TM1)가 인에이블 되면 소정의 주기를 갖는 상기 제 1 발진 신호(OSC1)를 생성하는데, 이 때 상기 제 1 발진 신호(OSC1)의 주기는 상기 캐패시터들(C1)이 갖는 지연량에 따라 결정된다.
도 2b를 참조하면, 상기 제 2 발진 회로(120)는 낸드게이트(ND2), 인버터들(IV2) 및 캐패시터들(C2)을 포함하여 구성되며, 상기 제 1 발진 회로(110)와 유사한 형태를 갖는다. 단, 여기에서 상기 제 1 발진 회로(110)의 캐패시터들(C1)은 슬림 트랜지스터(Slim Transistor)로서 구현되고, 상기 제 2 발진 회로(120)의 캐패시터들(C2)은 씨크 트랜지스터(Thick Transistor)로서 구현된다고 가정하기로 한다. 이와 같은 가정에 따르면, 상기 제 2 발진 회로(120)로부터 생성되는 상기 제 2 발진 신호(OSC2)는 상기 제 1 발진 신호(OSC1)에 비해 더 긴 주기를 갖게 된다고 볼 수 있다.
도 2c를 참조하면, 상기 제 3 발진 회로(130)는 낸드게이트(ND3)와 직렬 연결된 짝수 개의 인버터들(IV3)로 이루어지는 피드백 루프 구조로 구성되며, 상기 낸드게이트(ND3)와 각 인버터들(IV3)의 사이사이에는 각각 저항(R1)과 캐패시터(C3)가 구비된다. 여기에서, 상기 복수 개의 저항(R1)과 복수 개의 캐패시터(C3)는 RC-지연기들을 형성하는데, 이와 같은 구성에 의해 상기 제 3 발진 회로(130)는 상기 제 3 테스트 모드 신호(TM3)가 인에이블 되면 소정의 주기를 갖는 상기 제 3 발진 신호(OSC3)를 생성하되, 상기 RC-지연기들에 의해 그 주기가 결정되는 상기 제 3 발진 신호(OSC3)를 생성하게 된다. 상기 제 3 발진 회로(130)의 인버터(IV3)의 개수가 상기 제 1 발진 회로(110)의 인버터(IV1)의 개수와 같은 경우에도, 상기와 같은 RC-지연에 의해 상기 제 3 발진 신호(OSC3)의 주기는 상기 제 1 발진 신호(OSC1)의 주기에 비해 비약적으로 커지게 된다.
도 2d를 참조하면, 상기 제 4 발진 회로(140)는 낸드게이트(ND4), 인버터들(IV4), 저항들(R2) 및 캐패시터들(C4)을 포함하여 구성되며, 상기 제 3 발진 회로(130)와 유사한 형태를 갖는다. 여기에서도, 상기 제 3 발진 회로(130)의 캐패시터들(C3)은 슬림 트랜지스터로서 구현되고, 상기 제 4 발진 회로(140)의 캐패시터들(C4)은 씨크 트랜지스터로서 구현된다고 가정하면, 상기 제 4 발진 회로(140)로부터 생성되는 상기 제 4 발진 신호(OSC4)는 상기 제 3 발진 신호(OSC3)에 비해 더 긴 주기를 갖게 된다고 볼 수 있다. 또한, 상기 제 4 발진 회로(140)에 포함되는 RC-지연기들에 의해 상기 제 4 발진 신호(OSC4)는 상기 제 3 발진 신호(OSC3)에 비해 상당히 큰 주기를 갖게 된다는 것은 용이하게 추론 가능한 사항이다.
도 3은 도 1에 도시한 스위칭부의 상세 구성도이다.
도시한 바와 같이, 상기 스위칭부(20)는 두 개의 낸드게이트(ND5, ND6)와 노어게이트(NR1)의 조합에 의해 구현될 수 있다. 이와 같은 구성에 의해, 상기 제 1 내지 제 4 발진 신호(OSC1 ~ OSC4)가 모두 하이 레벨의 전위를 갖는 경우, 상기 스위칭부(20)는 로우 레벨(Low Level)의 신호를 출력하게 되나, 상기 제 1 내지 제 4 발진 신호(OSC1 ~ OSC4) 중 어느 하나라도 활성화되어 주기적으로 토글하게 되면, 상기 스위칭부(20)는 이를 비반전 구동하여 출력 신호(OSC<i>)를 출력한다.
도 4는 도 1에 도시한 주파수 분주부의 상세 구성도이다.
도시한 바와 같이, 상기 주파수 분주부(30)는, 상기 스위칭부(20)로부터 전달되는 발진 신호(OSC<i>)를 제 1 분주비 및 제 2 분주비로 분주하여 제 1 분주 신호(DIV1)와 제 2 분주 신호(DIV2)를 생성하는 분주부(310); 및 상기 제 1 내지 제 4 테스트 모드 신호(TM1 ~ TM4)에 응답하여 상기 제 1 분주 신호(DIV1) 또는 상기 제 2 분주 신호(DIV2)를 선택적으로 상기 분주 발진 신호(OSC_DIV)로서 출력하는 선택부(320);를 포함한다.
상기 분주부(310)는 도시한 것과 같이 직렬 연결된 8개의 2분주기(312)를 포함하여 구성될 수 있다. 이 때, 상기 제 1 분주 신호(DIV1)는 7번째 2분주기(312)로부터 출력되고, 상기 제 2 분주 신호(DIV2)는 8번째 2분주기(312)로부터 출력된다. 상기 제 1 분주 신호(DIV1)는 상기 발진 신호(OSC<i>)에 비해 128배 큰 주기를 갖는 신호로서 구현되고, 상기 제 2 분주 신호(DIV2)는 상기 발진 신호(OSC<i>)에 비해 256배 큰 주기를 갖는 신호로서 구현된다.
도 5는 도 4에 도시한 선택부의 상세 구성도이다.
도시한 바와 같이, 상기 선택부(320)는, 상기 제 1 테스트 모드 신호(TM1)와 상기 제 2 테스트 모드 신호(TM2)를 입력 받는 제 1 노어게이트(NR2); 상기 제 1 노어게이트(NR2)의 출력 신호를 입력 받는 제 1 인버터(IV5); 상기 제 1 노어게이트(NR2)의 출력 신호와 상기 제 1 인버터(IV5)의 출력 신호에 응답하여 상기 제 2 분주 신호(DIV2)를 제 1 노드(N1)에 전달하는 제 1 패스게이트(PG1); 상기 제 3 테스트 모드 신호(TM3)와 상기 제 4 테스트 모드 신호(TM4)를 입력 받는 제 2 노어게이트(NR3); 상기 제 2 노어게이트(NR3)의 출력 신호를 입력 받는 제 2 인버터(IV6); 상기 제 2 노어게이트(NR3)의 출력 신호와 상기 제 2 인버터(IV6)의 출력 신호에 응답하여 상기 제 1 분주 신호(DIV1)를 상기 제 1 노드(N1)에 전달하는 제 2 패스게이트(PG2); 상기 제 1 노드(N1)에 형성되는 전위를 입력 받는 제 3 인버 터(IV7); 상기 제 3 인버터(IV7)와 래치 구조를 형성하는 제 4 인버터(IV8); 및 상기 제 3 인버터(IV7)의 출력 신호를 입력 받아 상기 분주 발진 신호(OSC_DIV)를 출력하는 제 5 인버터(IV9);를 포함한다.
이와 같은 구성에 의해, 상기 선택부(320)는 상기 제 1 테스트 모드 신호(TM1) 또는 상기 제 2 테스트 모드 신호(TM2)가 인에이블 되는 경우, 즉 상기 제 1 발진 신호(OSC1) 또는 상기 제 2 발진 신호(OSC2)가 활성화되는 경우, 상기 제 2 분주 신호(DIV2)를 비반전 구동하여 상기 분주 발진 신호(OSC_DIV)로서 출력한다. 반면에, 상기 선택부(320)는 상기 제 3 테스트 모드 신호(TM3) 또는 상기 제 4 테스트 모드 신호(TM4)가 인에이블 되는 경우, 즉 상기 제 3 발진 신호(OSC3) 또는 상기 제 4 발진 신호(OSC4)가 활성화되는 경우, 상기 제 1 분주 신호(DIV1)를 비반전 구동하여 상기 분주 발진 신호(OSC_DIV)로서 출력한다.
앞서 언급한 바와 같이, 상기 제 1 발진 신호(OSC1)와 상기 제 2 발진 신호(OSC2)는 상기 제 3 발진 신호(OSC3)와 상기 제 4 발진 신호(OSC4)에 비해, 현저하게 주기가 짧은 신호들이다. 따라서, 상기 제 1 발진 신호(OSC1) 또는 상기 제 2 발진 신호(OSC2)가 활성화되어 상기 발진 신호(OSC<i>)로서 구현되는 경우, 이에 대한 분주 동작을 수행하되, 상기 제 3 발진 신호(OSC3) 또는 상기 제 4 발진 신호(OSC4)가 활성화되어 상기 발진 신호(OSC<i>)로서 구현되는 경우에 비해 2분주 동작을 한 번 더 수행하여 상기 분주 발진 신호(OSC_DIV)로서 출력한다. 이에 따라, 상기 데이터 패드(PAD)를 통해 상기 분주 발진 신호(OSC_DIV)를 전달 받는 실험자가, 일정한 주파수 대역 내에서 상기 분주 발진 신호(OSC_DIV)의 주기를 판별 하는 동작을 수행하는 것이 가능하게 된다.
실험자는 이처럼 상기 제 1 내지 제 4 테스트 모드 신호(TM1 ~ TM4)를 각각 인에이블 시키고, 상기 데이터 패드(PAD)를 통해 출력되는 상기 분주 발진 신호(OSC_DIV)의 주기를 판별할 수 있으며, 각각의 경우에 상기 분주 발진 신호(OSC_DIV)의 주파수가 예상보다 높은지 낮은지에 따라 상기 반도체 집적 회로 내의 트랜지스터들의 성능을 모니터링할 수 있다.
상술한 바와 같이, 본 발명의 반도체 집적 회로의 테스트 장치는, 복수 개의 발진 회로를 이용하여 각각 다른 주파수를 갖는 복수 개의 발진 신호를 생성하고, 그 중 하나의 신호를 주파수 분주한 후 데이터 패드를 통해 외부로 출력하도록 구성된다. 따라서, 데이터 패드를 통해 출력되는 신호의 주파수를 판별함으로써, 반도체 집적 회로 내부의 트랜지스터들의 성능을 파악할 수 있으며, 나아가 트랜지스터들의 공정이 제대로 수행되는지 여부까지 모니터링하는 것이 가능하게 된다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 집적 회로의 테스트 장치의 구성을 나타낸 블록도,
도 2a 내지 도 2d는 도 1에 도시한 제 1 내지 제 4 발진 회로의 구성도,
도 3은 도 1에 도시한 스위칭부의 상세 구성도,
도 4는 도 1에 도시한 주파수 분주부의 상세 구성도,
도 5는 도 4에 도시한 선택부의 상세 구성도이다.
<도면의 주요 부분에 대한 부호 설명>
10 : 발진부 20 : 스위칭부
30 : 주파수 분주부 40 : 데이터 버퍼부

Claims (7)

  1. 복수 개의 발진 회로를 구비하고, 테스트 모드 신호에 응답하여 상기 각각의 발진 회로를 활성화시켜 복수 개의 발진 신호를 생성하는 발진부;
    상기 복수 개의 발진 신호 중 활성화된 신호만을 추출하는 스위칭부;
    상기 스위칭부로부터 출력되는 신호를 기 설정된 분주비로 분주하여 분주 발진 신호를 생성하는 주파수 분주부; 및
    상기 분주 발진 신호를 버퍼링하여 데이터 패드를 통해 출력하는 데이터 버퍼부;
    를 포함하는 반도체 집적 회로의 테스트 장치.
  2. 제 1 항에 있어서,
    상기 복수 개의 발진 회로는 서로 다른 특성을 갖는 소자들로 구성되며, 서로 다른 주파수를 갖는 각각의 발진 신호를 생성하도록 구성됨을 특징으로 하는 반도체 집적 회로의 테스트 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 복수 개의 발진 회로는, 상기 테스트 모드 신호의 제어에 따라 한 번의 테스트에 하나씩 활성화됨을 특징으로 하는 반도체 집적 회로의 테스트 장치.
  4. 제 1 항에 있어서,
    상기 주파수 분주부는,
    상기 스위칭부로부터 전달되는 신호를 제 1 분주비 및 제 2 분주비로 분주하여 제 1 분주 신호와 제 2 분주 신호를 생성하는 분주부; 및
    상기 테스트 모드 신호에 응답하여 상기 제 1 분주 신호 또는 상기 제 2 분주 신호를 선택적으로 상기 분주 발진 신호로서 출력하는 선택부;
    를 포함하는 것을 특징으로 하는 반도체 집적 회로의 테스트 장치.
  5. 제 1 테스트 모드 신호에 응답하여 제 1 발진 신호를 생성하는 제 1 발진 회로;
    제 2 테스트 모드 신호에 응답하여 제 2 발진 신호를 생성하는 제 2 발진 회로;
    상기 제 1 테스트 모드 신호의 인에이블시 상기 제 1 발진 신호를 제 1 분주비로 분주하여 분주 발진 신호를 생성하고, 상기 제 2 테스트 모드 신호의 인에이블시 상기 제 2 발진 신호를 제 2 분주비로 분주하여 상기 분주 발진 신호를 생성하는 주파수 분주부; 및
    상기 분주 발진 신호를 버퍼링하여 데이터 패드를 통해 출력하는 데이터 버퍼부;
    를 포함하는 반도체 집적 회로의 테스트 장치.
  6. 제 5 항에 있어서,
    상기 제 1 발진 회로와 상기 제 2 발진 회로는 서로 다른 특성을 갖는 소자들로 구성되며, 서로 다른 주파수를 갖는 상기 제 1 발진 신호와 상기 제 2 발진 신호를 생성하도록 구성됨을 특징으로 하는 반도체 집적 회로의 테스트 장치.
  7. 제 5 항에 있어서,
    상기 주파수 분주부는,
    상기 제 1 발진 신호를 상기 제 1 분주비로 분주하여 제 1 분주 신호를 생성하고, 상기 제 2 발진 신호를 상기 제 2 분주비로 분주하여 제 2 분주 신호를 생성하는 분주부; 및
    상기 제 1 테스트 모드 신호와 상기 제 2 테스트 모드 신호에 응답하여 상기 제 1 분주 신호 또는 상기 제 2 분주 신호를 선택적으로 상기 분주 발진 신호로서 출력하는 선택부;
    를 포함하는 것을 특징으로 하는 반도체 집적 회로의 테스트 장치.
KR1020090070193A 2009-07-30 2009-07-30 반도체 집적 회로의 테스트 장치 KR101094903B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090070193A KR101094903B1 (ko) 2009-07-30 2009-07-30 반도체 집적 회로의 테스트 장치
US12/843,854 US8432179B2 (en) 2009-07-30 2010-07-26 Test device for testing transistor characteristics in semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090070193A KR101094903B1 (ko) 2009-07-30 2009-07-30 반도체 집적 회로의 테스트 장치

Publications (2)

Publication Number Publication Date
KR20110012466A KR20110012466A (ko) 2011-02-09
KR101094903B1 true KR101094903B1 (ko) 2011-12-15

Family

ID=43526400

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090070193A KR101094903B1 (ko) 2009-07-30 2009-07-30 반도체 집적 회로의 테스트 장치

Country Status (2)

Country Link
US (1) US8432179B2 (ko)
KR (1) KR101094903B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103064004A (zh) * 2012-12-17 2013-04-24 深圳深爱半导体股份有限公司 芯片级测试装置
CN108770125B (zh) * 2018-06-26 2024-03-19 宗仁科技(平潭)股份有限公司 用于生成非规律随机信号的控制电路及照明系统
CN113131929A (zh) * 2020-01-15 2021-07-16 夏泰鑫半导体(青岛)有限公司 分频电路及具有该分频电路的环形振荡器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62228177A (ja) * 1986-03-29 1987-10-07 Toshiba Corp 半導体集積回路用許容入力電圧検査回路
JP2821278B2 (ja) * 1991-04-15 1998-11-05 日本電気アイシーマイコンシステム株式会社 半導体集積回路
JPH08237938A (ja) 1995-02-28 1996-09-13 Mitsubishi Electric Corp 内部電圧発生回路
US5901105A (en) * 1995-04-05 1999-05-04 Ong; Adrian E Dynamic random access memory having decoding circuitry for partial memory blocks
JP3607760B2 (ja) 1995-10-13 2005-01-05 富士通株式会社 半導体集積回路装置
KR100339687B1 (ko) 1998-04-23 2002-08-28 전자부품연구원 다중대역을갖는위상잠금주파수합성장치
JP2000012639A (ja) * 1998-06-24 2000-01-14 Toshiba Corp モニターｔｅｇのテスト回路
US6792374B2 (en) * 2001-10-30 2004-09-14 Micron Technology, Inc. Apparatus and method for determining effect of on-chip noise on signal propagation
KR100505702B1 (ko) 2003-08-20 2005-08-02 삼성전자주식회사 웨이퍼 테스트와 포스트 패키지 테스트에서 선택적으로프로그램 가능한 반도체 메모리 장치의 리페어 장치 및 그리페어 방법
US7265639B2 (en) * 2005-08-05 2007-09-04 International Business Machines Corporation Methods and apparatus for ring oscillator based MOSFET gate capacitance measurements
KR100801054B1 (ko) 2005-10-08 2008-02-04 삼성전자주식회사 반도체 회로의 타이밍 마진 측정 장치 및 이를 포함한 온칩특성 측정 장치
KR100939169B1 (ko) 2007-11-30 2010-01-28 주식회사 하이닉스반도체 전압 발생 장치

Also Published As

Publication number Publication date
US8432179B2 (en) 2013-04-30
US20110025366A1 (en) 2011-02-03
KR20110012466A (ko) 2011-02-09

Similar Documents

Publication Publication Date Title
US10444280B2 (en) Independent test partition clock coordination across multiple test partitions
US10254339B2 (en) Addressable test chip test system
US11374561B2 (en) Integrated circuit and method of testing
US7526700B2 (en) Semiconductor integrated circuit device
KR101094903B1 (ko) 반도체 집적 회로의 테스트 장치
US11519961B2 (en) Extended JTAG controller and method for functional debugging using the extended JTAG controller
US20080077830A1 (en) Internal signal monitoring device in semiconductor memory device and method for monitoring the same
US7930608B2 (en) Circuit for controlling voltage fluctuation in integrated circuit
KR101180405B1 (ko) 반도체 메모리 장치 및 이의 테스트 방법
JP2023067828A (ja) 集積回路、集積回路をテストするテスト装置および方法
US20220170982A1 (en) Method and circuit for at-speed testing of multicycle path circuits
US6909301B2 (en) Oscillation based access time measurement
US20110234282A1 (en) Method And Circuit For Testing And Characterizing High Speed Signals Using An ON-Chip Oscilloscope
US6891442B2 (en) Ring oscillator gates in a matrix for aberrant logic gate timing detection
US7619937B2 (en) Semiconductor memory device with reset during a test mode
KR100728564B1 (ko) 반도체 메모리 장치의 테스트 모드 신호 발생 장치
US6535440B2 (en) Apparatus and method for package level burn-in test in semiconductor device
KR101096273B1 (ko) 데이터스트로브신호 생성회로
US6734743B2 (en) Oscillation based cycle time measurement
KR100871641B1 (ko) 데이터 스트로빙신호 생성장치를 포함하는반도체메모리소자
KR19980060724A (ko) 반도체 메모리장치의 dc 신호 측정회로
KR100674988B1 (ko) 패키지 번인 테스트가 가능한 반도체 집적 회로 및 번인테스트 방법
KR100843207B1 (ko) 전송지연시간 측정 장치
KR100892671B1 (ko) Ｄｌｌ 회로의 테스트 장치 및 방법
KR20160056755A (ko) 반도체 장치의 빌트 인 테스트 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141126

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191125

Year of fee payment: 9