CN103064004A

CN103064004A - 芯片级测试装置

Info

Publication number: CN103064004A
Application number: CN2012105482590A
Authority: CN
Inventors: 王云锋
Original assignee: SHENZHEN SI SEMICONDUCTORS CO Ltd
Current assignee: SHENZHEN SI SEMICONDUCTORS CO Ltd
Priority date: 2012-12-17
Filing date: 2012-12-17
Publication date: 2013-04-24

Abstract

本发明公开了一种芯片级测试装置，包括测试针、测试模块和击穿模块，击穿模块提供击穿电流击穿测试针与芯片连接处的接触电阻，使测试模块与芯片之间接触良好，测试模块在击穿模块击穿测试针与芯片的接触电阻后对芯片进行芯片级测试。该芯片级测试装置，通过设置击穿模块击穿测试针与芯片的测试位置接触时的接触电阻，避免了因测试针氧化造成与芯片接触不良引起的误测；并且该芯片级测试装置在不改变硬件条件的情况下实现了降低接触电阻，避免了探卡的使用降低了成本。

Description

芯片级测试装置

技术领域

本发明涉及芯片测试领域，特别是涉及一种芯片级测试装置。

背景技术

随着电子技术的发展，电子芯片的应用越来越广泛。在使用芯片前需要对芯片的参数进行测试，以便在封装前，剔出失效芯片，降低封装成本。使用测试针对芯片进行测试时，测试针经常使用会造成其针尖氧化，出现针尖氧化现象会影响测试针与芯片压焊区的接触性，造成接触不良、接触电阻大，影响芯片测试参数的准确性。

一般的测试使用开尔文测试法，从硬件的角度出发解决接触电阻的问题，针对芯片级大功率的晶体管进行测试时需要四根测试针，在晶体管的基区压焊区和发射区的压焊区各扎两根进行测试。

但是，使用开尔文法进行测试，当压焊区的面积很小时，需要使用昂贵的探卡固定测试针，探卡的维护成本很高；当更换测试的产品时需要同步更换探卡，效率较低；针对芯片级大功率晶体管进行测试时需要使用四根测试针，成本较高。

发明内容

基于此，有必要针对使用开尔文测试法对芯片进行测试成本较高、效率较低的问题，提供一种成本低且效率高的芯片级测试装置。

一种芯片级测试装置，用于测试芯片的电气特性参数，包括测试针和测试模块，所述测试模块通过所述测试针连接所述芯片的测试位置，还包括击穿模块，所述击穿模块的击穿电流输出端连接所述测试针；

所述击穿模块用于提供击穿电流，击穿所述测试针与所述芯片的测试位置的接触电阻；

所述测试模块用于在所述击穿模块击穿所述测试针与所述芯片的测试位置的接触电阻后对所述芯片进行芯片级测试。

在其中一个实施例中，所述击穿模块为电流源模块或电压模块。

在其中一个实施例中，所述电流源模块提供的击穿电流小于所述芯片的安全电流，所述电压模块提供的击穿电压小于所述芯片的安全电压。

在其中一个实施例中，所述电压模块、所述电流源模块均为可调电源。

在其中一个实施例中，所述芯片为芯片级晶体管。

在其中一个实施例中，测试所述芯片级晶体管的电气特性参数时，所述测试针分别连接所述芯片级晶体管的基区压焊区和发射区压焊区。

在其中一个实施例中，还包括测试针架，用于将所述测试针固定在所述芯片所在的承片台上方。

在其中一个实施例中，所述测试针为高电流测试针。

在其中一个实施例中，还包括显示模块，所述显示模块连接所述测试模块，用于显示测试模块测试的数据。

在其中一个实施例中，还包括存储模块，所述存储模块连接所述测试模块，用于存储所述测试模块的测试数据。

上述芯片级测试装置，包括测试针、测试模块和击穿模块，击穿模块提供击穿电流击穿测试针与芯片连接处的接触电阻，使测试模块与芯片之间接触良好，测试模块在击穿模块击穿测试针与芯片的接触电阻后对芯片进行芯片级测试。该芯片级测试装置，通过设置击穿模块击穿测试针与芯片的测试位置接触时的接触电阻，避免了因测试针氧化造成与芯片接触不良引起的误测；并且该芯片级测试装置在不改变硬件条件的情况下实现了降低接触电阻，避免了探卡的使用降低了成本。

附图说明

图1为本发明一实施例的芯片级测试装置结构示意图；

图2为本发明一实施例测试三极管集电极-发射极间饱和压降电路原理图；

图3为本发明一实施例测试三极管基极-发射极电压电路原理图；

图4为本发明又一实施例的芯片级测试装置结构示意图。

具体实施方式

一种芯片级测试装置，通过设置击穿模块，将因经常使用产生针尖氧化的测试针击穿，在不改变装置的硬件情况下使测试模块与芯片的测试位置接触良好，避免了常规的开尔文测试需要使用四根测试针成本高，当芯片的引脚的压焊区很小时开尔文测试需要使用高成本、高维护费用探卡的问题，且该芯片级测试装置仅使用常见的测试针架，比较灵活且成本低。

下面结合附图和实施例对本发明进行进一步详细的说明。

图1所示，为本发明一实施例的芯片级测试装置结构示意图。一种芯片级测试装置，用于测试芯片10的电气特性参数，包括测试针220、测试模块240和击穿模块260。击穿模块260的击穿电流输出端连接测试针220，通过提供击穿电流击穿测试针220与芯片10的测试位置的接触电阻；测试模块240通过测试针220连接芯片10的测试位置，在击穿模块260完成击穿测试针220与芯片10之间的接触电阻后，对芯片10进行电气特性参数测试。

对于芯片级的晶体管，其电气特性参数一般包括正向压降Vfbe、反向击穿电压如Bvcbo与Bvceo、饱和压降如Vcesat、漏电如Icbo及放大倍数Hfe等。芯片使用前一般会对其进行电性参数测试，如果出现不合格的情况会停止使用或者停止下一步操作，避免不必要的操作、以节省成本。

进行测试时，长期使用的测试针220会产生针尖氧化，针尖氧化后的测试针220连接芯片的测试位置时，测试针220针尖氧化层和测试针220的针尖与芯片10的测试位置的接触点电阻形成较大的接触电阻，测试模块240对芯片10的电气特性参数进行测试时，因为接触电阻的压降作用使测试数据产生误差，影响芯片10的正常测试。

上述芯片级测试装置，通过设置击穿模块260提供击穿电流，能够击穿测试针220与芯片10之间的接触电阻，包括测试针220的针尖氧化层和针尖与芯片10的测试位置的接触点电阻。击穿后，测试模块240对芯片10的电气特性参数进行测试，既保证了芯片10电气特性参数测试的准确性，又无装置硬件改动，相对于传统的开尔文测试，减少了测试针使用，避免了昂贵的探卡的使用，降低了成本，且测试精确度高。

上述击穿模块260可为电压模块（图未示）或电流源模块（图未示），相应的，通过提供瞬间高压或瞬间电流使测试针220与芯片10的测试位置的接触电阻上产生一个瞬时功率，因测试针220与芯片10的接触面相当小，产生的瞬间电功率会击穿测试针220针尖氧化层和针尖与芯片10间接触点电阻形成的接触电阻。

一般的芯片都会有一个安全电压或电流范围，当小于该安全范围的电压或小于该安全范围的电流作用于该芯片引脚时，不会影响芯片的正常使用。上述提供击穿电流的电压模块提供的瞬间电压小于上述安全电压或电流源模块提供的击穿电流小于上述安全电流，保证测试准确性的同时保证芯片10的安全性。

具体的，上述测试针220为高电流测试针，上述通过施加瞬间电流或瞬间电压产生瞬间电功率击穿测试针220与芯片10间的接触电阻时，会产生较大的电流，测试针220为高电流测试针时，能够不受上述高电流影响正常使用，保证测试数据的准确性。

如图2所示，上述电流源模块为可调电流源。对于上述进行测试的芯片10，芯片10的型号不同，相应的安全电压或者安全电流范围不相同，上述电流源模块为可调电流源时，可针对不同型号的芯片10对击穿电流进行调节，保证测试芯片的安全。在对晶体管参数进行测试时，晶体管的基极、集电极接电流，使用可调电流源既可以提供击穿电流，在击穿接触电阻后还可通过调节可调电流源的电流值提供测试模块240电流，使测试电路设计更加简单、使用方便。

上述的芯片10的测试位置一般指芯片引脚的接触焊点，如果是芯片级的晶体管，测试位置一般为基区压焊区和发射区压焊区。在对芯片或晶体管施加压力进行焊接时，压力范围内的焊接点、面即为压焊区。

图2所示，芯片10为芯片级晶体管Q1，测试晶体管Q1的集电极-发射极间饱和压降时，测试针220分别连接晶体管Q1的发射区压焊区和基区压焊区。可调电流源P1、P2与开关K1、K2、K3、K4、K5、K6构成击穿模块（图未标）；击穿后可调电流源P1、P2、开关K1、K2、K3、K4、K5、K6、K7、K8、K9、K10和电压表V1一起构成测试模块（图未标）。

图2所示的实施例中，测试上述晶体管Q1的集电极-发射极间饱和压降时，闭合开关K1、K2、K3、K4、K5、K6，可调电流源P1、P2提供击穿电流，击穿测试针220分别与发射区压焊区和基区压焊区间的接触电阻；击穿后，调整可调电流源P1、P2的电流值，闭合开关K7、K8、K9、K10，通过电压表V1测试晶体管Q1的集电极-发射极间饱和压降。

图3所示，芯片10为芯片级晶体管Q2，测试上述晶体管Q2的基极-发射极电压时，使用2根测试针220，测试针220分别连接晶体管Q2的基区压焊区和发射区压焊区。可调电流源P3与开关K11、K12、K13、K14构成击穿模块（图未标）；击穿后可调电流源P3、开关K11、K12、K13、K14、K15、K16、K17、K18和电压表V2一起构成测试模块（图未标）。

图3所示的实施例中，测试上述晶体管Q2的基极-发射极电压时，闭合开关K11、K12、K13、K14，可调电流源P3提供击穿电流，击穿测试针220与晶体管Q2的基区压焊区和发射区压焊区的接触电阻；击穿后，调整可调电流源P3的电流，闭合开关K15、K16、K17、K18，通过电压表V2测试晶体管Q2的基极-发射极电压。

由上可知，在对晶体管Q的其他参数进行测试时，分别选择相应的测试区进行测试。在其他的实施例中，击穿模块还可以其他具有同样功效的元件替代，比如使用可调电压源替代可调电流源提供击穿电压，击穿接触电阻，并在击穿接触电阻后，通过调节可调电压源的电压值提供测试模块测试电压。

由于测试针220针尖较细，为了进行测试时测试针220能够稳定，采用测试针架270（如图4所示）将测试针220固定在芯片10所在的承片台上方。使用测试针架270固定测试针220，相对于使用开尔文四线法进行测试时需要使用探卡稳定测试针，成本减低；当更换测试的产品时，测试针架270更加灵活且效率更高。

如图4所示，该芯片级测试装置还包括显示模块280，对芯片10进行测试时，通过显示模块280实时显示测试数据，方便检测人员实时读取检测数据，对芯片10的特性进行判断以便进一步操作。

如图4所示，该芯片级测试装置还包括存储模块290，当对大量的芯片或者晶体管进行测试时，需要将测试数据进行存储，方便检测人员集中比较所检测的芯片或者晶体管的电性参数数据，也方便日后进行查询。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims

1.一种芯片级测试装置，用于测试芯片的电气特性参数，包括测试针和测试模块，所述测试模块通过所述测试针连接所述芯片的测试位置，其特征在于，还包括击穿模块，所述击穿模块的击穿电流输出端连接所述测试针；

2.根据权利要求1所述的芯片级测试装置，其特征在于，所述击穿模块为电流源模块或电压模块。

3.根据权利要求2所述的芯片级测试装置，其特征在于，所述电流源模块提供的击穿电流小于所述芯片的安全电流，所述电压模块提供的击穿电压小于所述芯片的安全电压。

4.根据权利要求2所述的芯片级测试装置，其特征在于，所述电压模块、所述电流源模块均为可调电源。

5.根据权利要求1所述的芯片级测试装置，其特征在于，所述芯片为芯片级晶体管。

6.根据权利要求5所述的芯片级测试装置，其特征在于，测试所述芯片级晶体管的电气特性参数时，所述测试针分别连接所述芯片级晶体管的基区压焊区和发射区压焊区。

7.根据权利要求1所述的芯片级测试装置，其特征在于，还包括测试针架，用于将所述测试针固定在所述芯片所在的承片台上方。

8.根据权利要求1所述的芯片级测试装置，其特征在于，所述测试针为高电流测试针。

9.根据权利要求1所述的芯片级测试装置，其特征在于，还包括显示模块，所述显示模块连接所述测试模块，用于显示测试模块测试的数据。

10.根据权利要求1所述的芯片级测试装置，其特征在于，还包括存储模块，所述存储模块连接所述测试模块，用于存储所述测试模块的测试数据。