CN108398627A - 芯片引脚电路、芯片和芯片测试方法 - Google Patents

Abstract

本申请涉及一种芯片引脚电路、芯片和芯片测试方法。其芯片引脚电路包括电源管脚、芯片信号引脚、地信号引脚，所述芯片引脚电路还包括连接在所述芯片信号引脚对所述电源管脚的电路中的第一可断组件，或者/和连接在所述芯片信号引脚对所述地信号引脚的电路中的第二可断组件；所述第一可断组件或者/和所述第二可断组件用于在控制信号的作用后处于不可恢复的断路状态。采用本芯片引脚电路能够便于对未通过测试验证的芯片进行标记并便于复测，节约复测成本。

Description

芯片引脚电路、芯片和芯片测试方法

技术领域

本申请涉及芯片技术领域，特别是涉及一种芯片引脚电路、芯片和芯片测试方法。

背景技术

随着自动控制技术的发展，各种控制芯片在市场中都占有着巨大的份额。为了确保芯片的准确性和性能的达标可靠，在芯片导入市场之前，需要进行详细仔细的测试。对于芯片的测试主要包括对未封装芯片(即wafer级别芯片)的测试和对封装芯片(即package级别芯片)的测试。

对于未封装芯片，选择合适的ATE(automatic test equipment，自动测试装置)机台，再根据芯片的测试需求，制定一个完整的测试计划。之后在此基础上，设计一个外围电路，以连接ATE机台的仪器和芯片本身。同时需要进行测试程序的开发，根据每一个测试项，进行编程，操控ATE机台上的仪器连接到芯片的引脚，给予特定的激励条件，然后去捕捉芯片引脚的反应，例如给一个电信号，可以是特定的电流、电压或者是一个电压波形，然后捕捉其反应。根据结果，判定这一个测试项是通过或者失败，然后对被测芯片进行分类。对于封装芯片，根据封装形式，选择合适的插座和分选机，确定测试项目，然后设计一个专用的搭载基板，以连接测试机台和插座。同时需要进行测试项目的测试向量开发，控制测试机台连接到插座的引脚，按照测试向量给予芯片一定的激励信号，然后采集芯片的电性反应，例如电平信号，或者电压、电流，进而判断芯片的好坏。最后根据测试结果，分选机对芯片进行分开摆放。

在对芯片进行批量测试过程中，包括对未封装芯片的测试和对封装芯片的测试，未通过测试验证的芯片会存在一定多的数量，而且该类芯片中每一个芯片的测试失败项也可能各不相同；同时在整个测试过程中产生的测试报告繁杂，由于没有明显的标识区分好片和坏片，在复查芯片时，很多时候需要重新复测芯片的各个功能项或者性能项，不但复测成本高，且稍有不慎就可能将一个未通过测试验证的芯片(简称坏片)混入到已通过测试验证的芯片中(简称好片)，造成较大损失，如增加维护成本。

发明内容

基于此，有必要针对上述技术问题，提供一种能够便于对未通过测试验证的芯片进行标记并便于复测的芯片引脚电路、芯片和芯片测试方法，可以节约成本。

一种芯片引脚电路，其包括电源管脚、芯片信号引脚、地信号引脚，芯片引脚电路还包括连接在芯片信号引脚对电源管脚的电路中的第一可断组件，或者/和连接在芯片信号引脚对地信号引脚的电路中的第二可断组件；第一可断组件或者/和第二可断组件用于在控制信号的作用后处于不可恢复的断路状态。

在其中一个实施例中，第一可断组件包括第一可控断器件，或者包括第一辅控制电路和第一可断器件；或者/和第二可断组件包括第二可控断器件，或者包括第二辅控制电路和第二可断器件；第一可控断器件或者/和第二可控断器件用于在控制信号的直接作用后处于不可恢复的断路状态；第一辅控制电路用于在控制信号的直接作用后，改变第一可断器件的连接状态，以使第一可断器件处于不可恢复的断路状态；或者/和第二辅控制电路用于在控制信号的直接作用后，改变第二可断器件的连接状态，以使第二可断器件处于不可恢复的断路状态。

在其中一个实施例中，第一可控断器件或者/和第二可控断器件在控制信号的直接作用后，从未接入状态或者正常通路状态改变为异常通路状态，以处于不可恢复的断路状态。

在其中一个实施例中，第一辅控制电路用于在控制信号的直接作用后，使得第一可断器件从未接入状态或者正常通路状态改变为异常通路状态，以处于不可恢复的断路状态；

或者/和

第二辅控制电路用于在控制信号的直接作用后，使得第二可断器件从未接入状态或者正常通路状态改变为异常通路状态，以处于不可恢复的断路状态；

在其中一个实施例中，第一可控断器件或者/和第二可控断器件分别包括可熔断器件、电阻和开关管；第一可断器件或者/和第二可断器件分别包括可熔断器件、开关管或者电阻。

在其中一个实施例中，第一可断组件和第二可断组件分别低于设定阻值门限值。

在其中一个实施例中，第一可断组件为电阻值低于设定阻值门限值的第一电阻，或者/和第二可断组件为电阻值低于设定阻值门限值的第二电阻；

第一电阻或者/和第二电阻在控制信号的作用后发生损坏，并且损坏后处于不可恢复的断路状态。

在其中一个实施例中，控制信号包括电流值高于设定电流值门限值的电流信号或者电压值高于设定电压值门限值的电压信号。

上述的芯片引脚电路，由于在芯片信号引脚对电源管脚的电路中增设了第一可断组件，在芯片信号引脚对地信号引脚的电路中增设了第二可断组件，且第一可断组件和第二可断组件在控制信号的作用后处于不可恢复的断路状态，如此，对于未通过测试验证的芯片可以通过施加控制信号就可以标记出来，而且由于在施加控制信号后，第一可断组件和第二可断组件处于不可恢复的断路状态，也就使得芯片信号引脚对电源管脚的电路和芯片信号引脚对地信号引脚的电路处于不可恢复的断路状态，如此，只需要对芯片进行开短路测试就可以将未通过测试验证的芯片复测出来，不但可以降低复测成本，而且也有效避免将未通过测试验证的芯片混入到已通过测试验证的芯片中，减少损失。

一种芯片，该芯片包括如上任意一个实施例中的芯片引脚电路。由于该芯片包括如上的芯片引脚电路，因此，也可以降低复测成本，且有效避免将未通过测试验证的芯片混入到已通过测试验证的芯片中，减少损失。

一种芯片测试方法，其芯片包括如上任意一个实施例中的芯片引脚电路；其测试方法包括：分别对其芯片中的第一可断组件或者/和第二可断组件施加控制信号，以使第一可断组件或者/和第二可断组件处于不可恢复的断路状态。

其中一个实施例中，上述的芯片测试方法还包括：对施加控制信号后的芯片进行正向开短路测试或者/和反向开短路测试，得到芯片的复测结果。

如上的芯片测试方法，可以将未通过测试验证的芯片进行标记出来，简单方便，可以降低复测成本，且有效避免将未通过测试验证的芯片混入到已通过测试验证的芯片中，减少损失。

附图说明

图1为芯片单个引脚电路的抽象模型图；

图2为芯片单个引脚正向开短路测试原理图；

图3为芯片单个引脚反向开短路测试原理图；

图4为一个实施例中的芯片引脚电路的抽象模型图；

图5为另一个实施例中的芯片引脚电路的抽象模型图；

图6为又一个实施例中的芯片引脚电路的抽象模型图；

图7为再一个实施例中的芯片引脚电路的抽象模型图；

图8是图7中的电阻断开的芯片单个引脚电路的抽象模型图；

图9是图7中的电阻断开后芯片单个引脚正向开短路测试原理图；

图10是图7中的电阻断开后芯片单个引脚反向开短路测试原理图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

芯片在特定条件下需要进行复测操作，必然大大增加芯片的成本，对于某些特定的封装，甚至无法进行复测。特别是在对芯片进行批量测试过程中产生的一定多数量的问题芯片进行复测，不但复测成本高，且稍有不慎就可能将一个未通过测试验证的芯片(简称坏片)混入到已通过测试验证的芯片中(简称好片)，造成较大损失，如增加维护成本。

本发明实施例对芯片引脚电路进行优化，以利用芯片引脚电路的开短路(open/short，O/S)测试的原理，提高复测效率，降低复测成本。

如图1所示，为芯片单个引脚电路的抽象模型图。如图1所示，VDDIO、PAD、VSS均为芯片的引脚。其中，VSS为数字(或模拟)地信号引脚，PAD为芯片数字(或模拟)信号引脚，VDDIO为数字(或模拟)信号引脚的电源管脚。在芯片内部，PAD对VDDIO的电路可以简单等效为一个正向二极管D1，PAD对VSS的电路可以简单等效为一个反向二极管D2。

图2为芯片单个引脚正向开短路测试原理图。如图2所示，在芯片引脚PAD端提供一个正向测试电流，电流从VDDIO端流出，形成一个测试环路，令PAD对VDDIO的正向二极管D1产生正向电流，使二极管D1导通，从而产生导通压降。此时在PAD端对VDDIO可以测量到一个正值电压，从而判断该芯片引脚PAD正向电路正常。

图3为芯片单个引脚反向开短路测试原理。如图3所示，在芯片引脚PAD端供一个反向测试电流，电流从VSS端流入，形成一个测试环路，令PAD对VSS的反向二极管D2产生正向电流，使二极管D2导通，从而产生导通压降。此时在PAD端对VSS可以测量到一个负值电压，从而判断该芯片引脚PAD反向电路正常。

本发明实施例中，对芯片单个引脚电路进行了改进，在原来的单个引脚电路的基础上，在PAD的正反两端各增加一个可断组件，该可断组件可以在控制信号的作用后处于不可恢复的断路状态，也即永久性断开。如此，仅需要判定芯片引脚PAD反向电路异常或者/和PAD正向电路异常与否就可以确定一个芯片是坏片了。

在一个实施例中，如图4所示，提供了一种芯片引脚电路，该芯片引脚电路包括电源管脚VDDIO、芯片信号引脚PAD和地信号引脚VSS，芯片引脚电路还包括连接在芯片信号引脚PAD对电源管脚VDDIO的电路中的第一可断组件KDZ1和连接在芯片信号引脚PAD对地信号引脚VSS的电路中的第二可断组件KDZ2；第一可断组件KDZ1和第二可断组件KDZ2用于在控制信号的作用后处于不可恢复的断路状态。

其中，第一可断组件KDZ1处于不可恢复的断路状态，使得芯片信号引脚PAD对电源管脚VDDIO的电路处于不可恢复的断路状态；第二可断组件KDZ2处于不可恢复的断路状态，使得芯片信号引脚PAD对地信号引脚VSS的电路处于不可恢复的断路状态。

本实施例的中的芯片引脚电路，由于在芯片信号引脚PAD对电源管脚VDDIO的电路中增设了第一可断组件KDZ1，芯片信号引脚PAD对地信号引脚VSS的电路中增设了第二可断组件KDZ2，且第一可断组件KDZ1和第二可断组件KDZ2在控制信号的作用后处于不可恢复的断路状态，如此，对于未通过测试验证的芯片可以通过施加控制信号作用于第一可断组件KDZ1或者/和第二可断组件KDZ2上就可以将一个坏片可以标记出来，使得坏片的测试结果跟随着芯片本身，可靠性高。而且由于在施加控制信号后，第一可断组件KDZ1或者第二可断组件KDZ2处于不可恢复的断路状态，也就使得芯片信号引脚PAD对电源管脚VDDIO的电路或者/和芯片信号引脚PAD对地信号引脚VSS的电路处于不可恢复的断路状态，如此，只需要对芯片进行开短路测试就可以将未通过测试验证的芯片复测出来，无需编写程序，降低测试者的测试难度，也可以降低复测成本，而且也有效避免将未通过测试验证的芯片混入到已通过测试验证的芯片中，减少损失。且适用于任何封装的芯片，可测试性为100％。也可以使得芯片满足断开单个或者多个管脚的需求。

在本发明实施例中，电源管脚VDDIO、芯片信号引脚PAD、地信号引脚VSS可以分别是数字信号引脚的电源管脚、芯片数字信号引脚和数字地信号引脚；电源管脚VDDIO、芯片信号引脚PAD、地信号引脚VSS也可以分别是模拟信号引脚的电源管脚、芯片模拟信号引脚和模拟地信号引脚。

在本发明实施例中，上述的第一可断组件KDZ1和第二可断组件KDZ2一般需要均低于设定电阻门限值，即具有超低阻特性，以使得第一可断组件KDZ1和第二可断组件KDZ2的接入对芯片的正常使用几乎没有影响。其中，设定电阻门限值的大小根据实际需要设定。

需要说明的是，在图4中的是一个实施例中的芯片引脚电路的抽象模型图，即在芯片内部，将芯片信号引脚PAD对电源管脚VDDIO的电路等效为一个正向二极管D1，芯片信号引脚PAD对地信号引脚VSS的电路可以简单等效为一个反向二极管D2。

另外，在图4中示出的是包含有第一可断组件KDZ1和第二可断组件KDZ2的情况。根据实际需要，也可以选择性地只包含第一可断组件KDZ1，例如，提供一种芯片引脚电路，该芯片引脚电路包括电源管脚VDDIO、芯片信号引脚PAD和地信号引脚VSS，芯片引脚电路还包括连接在芯片信号引脚PAD对电源管脚VDDIO的电路中的第一可断组件KDZ1；第一可断组件KDZ1用于在控制信号的作用后处于不可恢复的断路状态。如此，可以通过控制信号作用于第一可断组件KDZ1的方式将一个坏片标记出来，通过对芯片进行正向开短路测试的方式实现对该芯片的复测。

根据实际需要，也可以选择性地只包含第二可断组件KDZ2，例如，提供一种芯片引脚电路，该芯片引脚电路包括电源管脚VDDIO、芯片信号引脚PAD和地信号引脚VSS，芯片引脚电路还包括和连接在芯片信号引脚PAD对地信号引脚VSS的电路中的第二可断组件KDZ2；第二可断组件KDZ2用于在控制信号的作用后处于不可恢复的断路状态。如此，可以通过控制信号作用于第二可断组件KDZ2的方式将一个坏片标记出来，通过对芯片进行反向开短路测试的方式实现对该芯片的复测。

本发明实施例中的控制信号可以是从芯片信号引脚PAD接入的，也可以是从第一可断组件KDZ1和第二可断组件KDZ2的控制端上接入的，还可以是施加在第一可断组件KDZ1和第二可断组件KDZ2的两端的。

在以下实施例中，多是以含有第一可断组件KDZ1和第二可断组件KDZ2为例进行说明，但这并不构成对本发明方案的限定。

在本发明实施例中，第一可断组件KDZ1和第二可断组件KDZ2是指由于其物理特性能够发生不可恢复的断路状态的器件，或者是指由于其所包括的内部器件的物理特性能够发生不可恢复的断路状态的器件。

其中，不可恢复的断路状态是指在第一可断组件KDZ1和第二可断组件KDZ2在发生断路状态后，即便再次连接至相应的电路中，第一可断组件和第二可断组件不受控且维持之前发生的断路状态。

在其中一个实施例中，如图5所示，第一可断组件KDZ1可以包括第一可控断器件KDD1，第二可断组件KDZ2可以包括第二可控断器件KDD2，第一可控断器件KDD1和第二可控断器件KDD2用于在所述控制信号的作用后处于不可恢复的断路状态。

例如，第一可控断器件KDD1和第二可控断器件KDD2可以分别为可熔断器件(比如熔丝)，该可熔断器件在控制信号(比如高电压或者高电流)的直接作用后被熔断，处于不可恢复的断路状态。第一可控断器件KDD1和第二可控断器件KDD2也可以分别为电阻，该电阻在在控制信号(比如高电压或者高电流)的直接作用后永久性断开处于不可恢复的断路状态。第一可控断器件KDD1和第二可控断器件KDD2还可以分别为开关管，开关管该在控制信号的直接作用后处于不可恢复的断路状态。

其中，第一可控断器件KDD1、第二可控断器件KDD2可以是在上述控制信号的直接作用后，从未接入状态或者正常通路状态改变为异常通路状态，以处于不可恢复的断路状态。例如，所述异常通路状态会使得第一可控断器件KDD1、第二可控断器件KDD2烧坏。

需要说明的是，虽然图5中示出的是包括第一可控断器件KDD1和第二可控断器件KDD2的情况。但根据需要，也可以只包括第一可控断器件KDD1和第二可控断器件KDD2中的一个。

例如，在其中一个实施例中，第一可断组件KDZ1包括第一可控断器件KDD1，第一可控断器件KDD1用于在所述控制信号的作用后处于不可恢复的断路状态。或者，在其中一个实施例中，第二可断组件KDZ2包括第二可控断器件KDD2，第二可控断器件KDD2用于在所述控制信号的作用后处于不可恢复的断路状态。

在其中一个实施例中，如图6所示，第一可断组件KDZ1可以包括第一辅控制电路FK1和第一可断器件KD1；第二可断组件KDZ2可以包括第二辅控制电路FK2和第二可断器件KD2；第一辅控制电路FK1用于在所述控制信号的作用后，改变第一可断器件KD1的连接状态，以使第一可断器件KD1处于不可恢复的断路状态；第二辅控制电路FK2用于在所述控制信号的作用后，改变第二可断器件KD2的连接状态，以使第二可断器件KD2处于不可恢复的断路状态。

例如，第一可断器件KD1和第二可断器件KD2可以分别为可熔断器件(比如熔丝)，第一辅控制电路FK1和第二辅控制电路FK2在所述控制信号的作用后，改变可熔断器件的连接状态(被烧断)，以使得该可熔断器件处于不可恢复的断路状态。第一可断器件KD1和第二可断器件KD2也可以分别为电阻，第一辅控制电路FK1和第二辅控制电路FK2在所述控制信号的作用后，改变该电阻的连接状态(永久性断开)以使得该电阻处于不可恢复的断路状态。第一可断器件KD1和第二可断器件KD2还可以分别为开关管，第一辅控制电路FK1(例如开关管的驱动电路)和第二辅控制电路FK2(例如开关管的驱动电路)在所述控制信号的作用后，改变该开关管连接状态(使开关管断开)以使得该开关管处于不可恢复的断路状态。

其中，第一可断器件KD1的连接状态和第二可断器件KD2的连接状态的改变，可以是从未接入状态或者正常通路状态改变为异常通路状态，以处于不可恢复的断路状态。例如，所述异常通路状态会使得第一可断器件KD1的连接状态和第二可断器件KD2烧坏。

需要说明的是，图6中示出的是包括第一辅控制电路FK1、第一可断器件KD1、第二辅控制电路FK2和第二可断器件KD2的情况，根据实际需要，也可以只包括第一辅控制电路FK1和第一可断器件KD1，或者只包括第二辅控制电路FK2和第二可断器件KD2。

例如，在其中一个实施例中，第一可断组件KDZ1包括第一辅控制电路FK1和第一可断器件KD1；第一辅控制电路FK1用于在所述控制信号的作用后，改变第一可断器件KD1的连接状态，以使第一可断器件KD1处于不可恢复的断路状态。或者，在其中一个实施例中，第二可断组件KDZ2包括第二辅控制电路FK2和第二可断器件KD2；第二辅控制电路FK2用于在所述控制信号的作用后，改变第二可断器件KD2的连接状态，以使第二可断器件KD2处于不可恢复的断路状态。

在其中一个实施例中，如图7所示，第一可断组件KDZ1为电阻值低于设定阻值门限值的第一电阻R1，第二可断组件KDZ2为电阻值低于所述设定阻值门限值的第二电阻R2；第一电阻R1和第二电阻R2在所述控制信号的作用后发生损坏，并且损坏后处于不可恢复的断路状态。

本实施例中，第一电阻R1和第二电阻R2低于设定阻值门限值，即具有超低阻特性，以使得第一可断组件KDZ1和第二可断组件KDZ2的接入对芯片的正常使用几乎没有影响。且对于第一电阻R1和第二电阻R2，较易实现永久性断开，例如，通过大电流、两端施加高电压等方法。

虽然图7中示出的是包括第一电阻R1和第二电阻R2的情况，但也可以仅包括第一电阻R1和第二电阻R2中的一个。例如，在其中一个实施例中，第一可断组件KDZ1为电阻值低于设定阻值门限值的第一电阻R1，第一电阻R1在所述控制信号的作用后发生损坏，并且损坏后处于不可恢复的断路状态。在其中一个实施例中，第二可断组件KDZ2为电阻值低于所述设定阻值门限值的第二电阻R2；第二电阻R2在所述控制信号的作用后发生损坏，并且损坏后处于不可恢复的断路状态。

在本发明实施例中，上述的控制信号可以包括电流值高于设定电流值门限值的电流信号或者电压值高于设定电压值门限值的电压信号。但控制信号的类型并不限于此。

其中，设定电流值门限值和设定电压值门限值可以根据实际需要设定。对于电流信号，可以是从芯片信号引脚PAD接入的；对于电压信号，可以是施加到对应的第一可断组件KDZ1或者第二可断组件KDZ2两端的。

根据上述实施例中的芯片引脚电路，在其中一个实施例中，还提供一种芯片，该芯片包括如上任意一个实施例中的芯片引脚电路。采用该芯片，也可以降低复测成本，且有效避免将未通过测试验证的芯片混入到已通过测试验证的芯片中，减少损失。

根据上述实施例中的芯片引脚电路，在其中一个实施例中，还提供一种芯片测试方法，其芯片包括如上任意一个实施例中的芯片引脚电路；其测试方法包括：分别对其芯片中的第一可断组件或者/和第二可断组件施加控制信号，以使第一可断组件或者/和第二可断组件处于不可恢复的断路状态。

例如，以图7中的芯片引脚电路为例，在wafer级别测试、封装片测试等测试流程后，对测试结果显示为坏片的芯片进行操作(包括但不限于：通过大电流、两端施加高电压)，使得第一电阻R1和第二电阻R2断开，如图8所示，可以方便快捷地对一个坏片进行标记。

在其中一个实施例中，上述的测试方法还包括：对施加所述控制信号后的所述芯片进行正向开短路测试或者/和反向开短路测试，得到所述芯片的复测结果。

例如，如图8所示，在第一电阻R1和第二电阻R2断开，对施加所述控制信号后的所述芯片进行正向开短路测试，如图9所示，对施加所述控制信号后的所述芯片进行反向开短路测试，如图10所示，由于第一电阻R1和第二电阻R2断开，无法形成测试环路，二极管D1、二极管D2均无法导通，因此芯片信号引脚PAD端对电源管脚VDDIO、芯片信号引脚PAD端对地信号引脚VSS均不能测量到电压值，从而可以判断芯片为坏片。可以降低复测成本，且有效避免将坏片混入到好片中，减少损失。

需要说明的是，当一个元件被称为“连接”另一个元件，根据需要，它可以是直接连接到另一个元件或者间接连接至该另一个元件上。术语“第一”、“第二”仅用于描述目的，而不能理解为指示或者暗示相对重要性。“或者/和”表示可以两者取其一也可以两者全部包括，例如，A或者/和B，可以是只包括A，也可以是只包括B，还可以是包括A和B。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种芯片引脚电路，其特征在于，所述芯片引脚电路包括电源管脚、芯片信号引脚、地信号引脚，所述芯片引脚电路还包括连接在所述芯片信号引脚对所述电源管脚的电路中的第一可断组件，或者/和连接在所述芯片信号引脚对所述地信号引脚的电路中的第二可断组件；所述第一可断组件或者/和所述第二可断组件用于在控制信号的作用后处于不可恢复的断路状态。

2.根据权利要求1所述的芯片引脚电路，其特征在于，所述第一可断组件包括第一可控断器件，或者包括第一辅控制电路和第一可断器件；或者/和所述第二可断组件包括第二可控断器件，或者包括第二辅控制电路和第二可断器件；

所述第一可控断器件或者/和所述第二可控断器件用于在所述控制信号的直接作用后处于不可恢复的断路状态；

所述第一辅控制电路用于在所述控制信号的直接作用后，改变所述第一可断器件的连接状态，以使所述第一可断器件处于不可恢复的断路状态；或者/和所述第二辅控制电路用于在所述控制信号的直接作用后，改变所述第二可断器件的连接状态，以使所述第二可断器件处于不可恢复的断路状态。

3.根据权利要求2所述的芯片引脚电路，其特征在于，所述第一可控断器件或者/和所述第二可控断器件在所述控制信号的直接作用后，从未接入状态或者正常通路状态改变为异常通路状态，以处于不可恢复的断路状态；

或者

所述第一辅控制电路用于在所述控制信号的直接作用后，使得所述第一可断器件从未接入状态或者正常通路状态改变为异常通路状态，以处于不可恢复的断路状态；或者/和，所述第二辅控制电路用于在所述控制信号的直接作用后，使得所述第二可断器件从未接入状态或者正常通路状态改变为异常通路状态，以处于不可恢复的断路状态。

4.根据权利要求2所述的芯片引脚电路，其特征在于，所述第一可控断器件或者/和所述第二可控断器件分别包括可熔断器件、电阻和开关管；所述第一可断器件或者/和所述第二可断器件分别包括可熔断器件、开关管或者电阻。

5.根据权利要求1所述的芯片引脚电路，其特征在于，所述第一可断组件和所述第二可断组件分别低于设定阻值门限值。

6.根据权利要求1所述的芯片引脚电路，其特征在于，所述第一可断组件为电阻值低于设定阻值门限值的第一电阻，或者/和所述第二可断组件为电阻值低于所述设定阻值门限值的第二电阻；

所述第一电阻或者/和所述第二电阻在所述控制信号的作用后发生损坏，并且损坏后处于不可恢复的断路状态。

7.根据权利要求1至6任意一项所述的芯片引脚电路，其特征在于，所述控制信号包括电流值高于设定电流值门限值的电流信号或者电压值高于设定电压值门限值的电压信号。

8.一种芯片，其特征在于，所述芯片包括如权利要求1至7任意一项的所述的芯片引脚电路。

9.一种芯片测试方法，其特征在于，所述芯片包括如权利要求1至7任意一项的所述的芯片引脚电路；所述测试方法包括：分别对所述芯片中的所述第一可断组件或者/和所述第二可断组件施加所述控制信号，以使所述第一可断组件或者/和所述第二可断组件处于不可恢复的断路状态。

10.根据权利要求9所述的芯片测试方法，其特征在于，所述测试方法还包括：对施加所述控制信号后的所述芯片进行正向开短路测试或者/和反向开短路测试，得到所述芯片的复测结果。