CN110763981A - 集成电路芯片的检测系统和方法 - Google Patents
集成电路芯片的检测系统和方法 Download PDFInfo
- Publication number
- CN110763981A CN110763981A CN201911104632.1A CN201911104632A CN110763981A CN 110763981 A CN110763981 A CN 110763981A CN 201911104632 A CN201911104632 A CN 201911104632A CN 110763981 A CN110763981 A CN 110763981A
- Authority
- CN
- China
- Prior art keywords
- tested
- pin
- module
- chip
- driving source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明公开了一种集成电路芯片的检测系统和方法,该检测系统包括:为待测芯片的待测引脚提供测试信号的驱动源;根据待测引脚的类型选择驱动源的驱动源选择模块;用于将待测芯片的待测引脚连接至驱动源,并对待测芯片的其他引脚进行接地处理的引脚选择模块;用于采集待测引脚上的反馈信号,并对该待测引脚进行限压处理的电压采集与限压模块;及控制所述驱动源选择模块、引脚选择模块和电压采集与限压模块动作,并接收反馈信号以判断待测引脚的状态的处理模块。本发明可以快速检测出集成电路芯片的引脚状态,对带开路或短路引脚的芯片进行快速拦截,防止其流入下一道工序,提高芯片制造厂家的良品率,节省生产成本并保证了芯片的出厂质量。
Description
技术领域
本发明涉及集成电路制造领域,特别涉及一种集成电路芯片的检测系统和方法。
背景技术
IC(Integrated Circμit,集成电路)芯片是一种微型电子器件或部件,采用一定的工艺,把一个电路中所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起,制作在一小块或几小块半导体晶片或介质基片上,然后封装在一个管壳内,成为具有所需电路功能的微型结构。
集成电路芯片在出厂前,必须经过严格测试,测试项目包括集成电路芯片的各项性能参数,如电流和电压等。在常规的IC芯片测试中,不管是良品芯片还是不良品芯片,都需要进行性能检测,导致IC芯片在生产过程中耗费大量的时间,使得IC芯片的生产成本增加。
发明内容
本发明提供一种集成电路芯片的检测系统和方法,以在对IC芯片性能检测之前快速简单的剔除不良品,节省IC芯片的生产成本。
为解决上述技术问题,本发明提供一种集成电路芯片的检测系统,包括:
驱动源,为待测芯片的待测引脚提供测试信号;
驱动源选择模块,设置在驱动源与待测芯片之间,以根据待测引脚的类型选择驱动源,
引脚选择模块,设置在驱动源选择模块与待测芯片之间,用于将待测芯片的待测引脚连接至驱动源,并对待测芯片的其他引脚进行接地处理;
电压采集与限压模块,分别连接至所述驱动源和待测芯片,以采集待测引脚上的反馈信号,并对该待测引脚进行限压处理;
处理模块,分别与所述驱动源选择模块、引脚选择模块和电压采集与限压模块连接,并控制所述驱动源选择模块、引脚选择模块和电压采集与限压模块动作,接收反馈信号以判断待测引脚的状态。
作为优选,所述驱动源包括:电压源和电流源,所述待测引脚为供电引脚时,采用所述电压源作为驱动源,所述待测引脚为信号引脚时,采用所述电流源作为驱动源。
作为优选,所述引脚选择模块包括引脚选通模块和接地选通模块,其中,所述引脚选通模块将需要测试的待测引脚与驱动源连接,所述接地选通模块将除待测引脚外的其他引脚进行接地处理。
作为优选,所述驱动源选择模块、引脚选通模块和接地选通模块分别采用继电器、模拟开关、单路控制电路或者多路选择控制电路。
作为优选,所述电压采集与限压模块包括:电压极性选通模块、正限压模块、负限压模块和正压采集模块和负压采集模块;其中,所述电压极性选通模块根据检测信号类型,将检测信号传递至正压采集模块或负压采集模块,所述正限压模块设置在电压极性选通模块与正压采集模块之间,所述负限压模块设置在电压极性选通模块与负压采集模块之间。
作为优选,还包括与所述处理模块连接的显示模块和/或报警模块。
本发明还提供一种集成电路芯片的检测方法,包括:
步骤1:根据待测芯片类型设置驱动源的输出信号规格;
步骤2:选通待测芯片的其中一个待测引脚,并对待测芯片的其他引脚进行接地处理;
步骤3:根据待测引脚的类型,选择与该待测引脚匹配的驱动源;
步骤4:测试所述待测引脚,以判断该待测引脚是否存在开路或短路情况,若是,则待测芯片不良,测试停止;
若否,则选通待测芯片的下一待测引脚;
重复步骤2~步骤4,直至待测芯片的所有待测引脚测量完成。
作为优选,所述待测引脚包括信号引脚和供电引脚,采用电流源作为信号引脚的驱动源,采用电压源作为供电引脚的驱动源。
作为优选,步骤1中,所述电流源的输出规格为100μA~500μA,所述电压源的输出规格为-1V~-2V。
作为优选,所述步骤4具体包括:
驱动源输出检测信号,并将检测信号传递至待测引脚;
接收待测引脚上的反馈信号;
对所述反馈信号进行限压处理;
根据该反馈信号判断待测引脚是否处于开路状态;
若是,则表明待测芯片不良,测试停止;
若否,则判断待测引脚是否处于短路状态;
若是,则表明待测芯片不良,测试停止;
若否,则表明该待测引脚正常,返回步骤2,选通待测芯片的下一待测引脚,直至待测芯片的所有待测引脚均测量完成。
与现有技术相比,本发明具有以下优点:
本发明把待测芯片上除待测引脚以外的其他引脚全部接地,然后,通过驱动源为待测引脚提供合适的驱动信号;再回测待测引脚上的电压值,通过该电压值的所属范围判断该待测引脚是否存在开路或短路情况,若待测芯片的全部引脚依次测试都不存在开路或短路情况,则初步判断整颗IC为良品,可以进行下一工序的功能性测试。若检测时,存在待测芯片引脚有开路或短路情况,则可以快速拦截该不良芯片,防止其流入下一道工序,提高芯片制造厂家的良品率,节省生产成本并保证了芯片的出厂质量。
本发明使用处理模块和电压采集与限压模块进行交互通讯,将待测引脚的检测结果通过处理模块快速运算后得出结果,快速、精度高且稳定性好。
本发明的结构简单易实现,大大减少了检测系统中的器件数量,节省空间及成本。
附图说明
图1为本发明的集成电路芯片的检测系统的结构原理图;
图2为本发明的集成电路芯片的检测系统中待测芯片的信号引脚示意图;
图3为本发明的集成电路芯片的检测系统中待测芯片的供电引脚示意图;
图4为本发明的集成电路芯片的检测系统中电压采集与限压模块的结构原理图;
图5为本发明中正向电流驱动信号引脚测试原理图;
图6为本发明中反向电流驱动信号引脚测试原理图;
图7为本发明中反向电压驱动供电引脚测试原理图;
图8为本发明的集成电路芯片的检测方法的流程原理图。
图中所示:
10、驱动源;11、电流源;12、电压源;
20、驱动源选择模块;
30、引脚选通模块;
40、接地选通模块;
50、处理模块;
60、电压采集与限压模块;61、电压极性选通模块;62、正压采集模块;63、负压采集模块;64、正限压模块;65、负限压模块;
70、待测芯片;
81、信号引脚;82、供电引脚;
91、显示模块;92、报警模块。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。需说明的是,本发明附图均采用简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明提供一种集成电路芯片的检测系统,用于对待测芯片进行快速检测,以快速剔除不良芯片,避免不良芯片向下一工序流通,从而提高集成电路芯片的生产效率,降低了生产成本。
如图1所示,所述集成电路芯片的检测系统包括:驱动源10、驱动源选择模块20、引脚选择模块、电源采集与限压模块60以及处理模块50。其中,所述驱动源10用于为待测芯片70的待测引脚提供测试信号;所述驱动源选择模块20设置在驱动源10与待测芯片70之间,用于根据待测引脚的类型选择对应的驱动源10,所述引脚选择模块设置在驱动源选择模块20与待测芯片70之间,用于将待测芯片70的待测引脚连接至驱动源10,并对待测芯片70的其他引脚进行接地处理;所述电压采集与限压模块60分别连接至所述驱动源10和待测芯片70,用于采集待测引脚上的反馈信号,并对该待测引脚进行限压处理;所述处理模块50分别与所述驱动源选择模块20、引脚选择模块和电压采集与限压模块60连接,并控制所述驱动源选择模块20、引脚选择模块和电压采集与限压模块60动作,从而接收反馈信号的电压值并判断待测引脚的状态。
需要说明的是,由于集成电路芯片的内部结构不同,可以将集成电路芯片的引脚区分为信号引脚81和供电引脚82两种类型,如图2和图3所示,通常,信号引脚81与待测芯片70的内部电源连接;供电引脚82与待测芯片70内部数以万计的电晶体管连接。为了保护待测芯片70的引脚,一般IC设计时,会在引脚的焊盘与内部链路之间设置保护二极管。
如图2所示,信号引脚81的保护二极管包括分为上下两个,上面的二极管与待测芯片70的Vdd端连接,定义为上保护二极管D1;下面的二极管与待测芯片70的GND端连接,定义为下保护二极管D2。利用所述上保护二级管D1t 和下保护二极管D2的导通特性,可以对与其连接的信号引脚81进行电压回测,判断该信号引脚81是否开路或短路,从而达到判断集成电路芯片是否不良的目的。因此,本实施例以电流源11作为信号引脚81的驱动源10进行测试。
如图3所示,供电引脚82的保护二极管设置在Power Pin(正极供电引脚) 和Groμnd Pin(接地供电引脚)之间。由于供电引脚82的结构与信号引脚81 的结构不同。所述供电引脚82上串联有数以万计的电晶体,若同样采用电流源 12作为驱动源10,将无法预估待测芯片70的电流供应量,也就是说无法预估多大的电流量才能满足集成电路芯片的内部电路需要。故,本实施例以电压源 12作为供电引脚82的驱动源10进行测试。
因此,本实施例中的所述驱动源10包括:电压源12和电流源11,其中,所述电压源12用于为供电引脚82提供电压信号,所述电流源11用于为所述信号引脚81提供电流信号,故在进行测试之前,需要使用所述驱动源选择模块20 根据待测引脚类型,对驱动源10进行选通。
请继续参照图1,所述引脚选择模块包括引脚选通模块30和接地选通模块40,其中,所述引脚选通模块30由处理模块50控制,逐个将需要测试的待测引脚选通到测试电路中,使其与驱动源10连接;所述接地选通模块40需要在执行测试操作之前,将除待测引脚外的其他引脚进行接地处理,以保证驱动源 10的电流在IC芯片内部流动时有固定方向,且保证其他引脚上无电流引入,保证待测引脚上采集到电压都是基于零电位的相对电压。优选地,所述引脚选通模块30和接地选通模块40可以采用多路选择开关、单路控制开关、模拟开关或继电器开关,由于驱动源10的电流很小,故所述引脚选通模块30和接地选通模块40的内阻需尽量小。
重点参照图4,所述电压采集与限压模块60包括:电压极性选通模块61、正限压模块64、负限压模块65、正压采集模块62和负压采集模块63;其中,所述电压极性选通模块61连接至IC芯片的待测引脚,用于根据待测引脚上的反馈信号的类型,将反馈信号传递至正压采集模块62或负压采集模块63,所述正压采集模块62和负压采集模块63将从待测引脚上采集到的反馈信号传递给处理模块50,所述正限压模块64设置在电压极性选通模块61与正压采集模块 62之间,所述负限压模块65设置在电压极性选通模块61与负压采集模块63之间,用于对反馈信号的电压值进行限制,以免反馈信号电压过高,损伤处理模块50。
换句话说,电压极性选通模块61用于根据驱动源10发出的检测信号的极性选择电路走向。即当电流源11以正向电流驱动检测系统的后端电路时,处理模块50可控制所述电压极性选通模块61接收该正向电流信号,并将其选通至所述正压采集模块62,从而输出正压测试数据给处理模块50;反之,当电流源 12以反向电流驱动检测系统的后端电路时,处理模块50控制所述电压极性选通模块61将反向电流信号同步切换到所述负压采集模块63上,所述负压采集模块63即可输出负压测试数据给处理模块50。
本实施例中,通过设置所述正限压模块64和负限压模块65,可以在待测引脚开路时,保证反馈信号的电压不会无穷大。此时,正限压模块64或负限压模块65会对该反馈信号的电压值进行限制,并将限定最大值反馈给所述处理模块 50。例如:可以在正向电流驱动情况下,将反馈信号的最大电压限制在3.0V,而在反向电流驱动情况下,将反馈信号的最大电压限制在-3.0V。
进一步的,本实施例中的正压采集模块64和负压采集模块65可以采用不同的芯片实现,也可以采用既能够采集正电压,也能采集负电压的单个芯片例如型号为IN226的电压电流采集芯片实现。使用型号为IN226的电压电流采集芯片所采集回来的电压值可以直接用芯片的I2C接口直接传输给所述处理模块 50,电路简单,精准快速。
作为优选,本发明的集成电路芯片的检测系统还包括与所述处理模块 50连接的显示模块91和/或报警模块92。所述处理模块50用于设置驱动源10 的输出规格,控制驱动源选择模块20、引脚选通模块30和接地选通模块40,以便把待测引脚接入到检测系统的测试电路中组成完整回路,并和电压采集与限压模块60通讯获取返回的电压值,通过电压值给出该引脚测试的最终结果。
请参照图8,并结合图1至图7,本发明还提供一种集成电路芯片的检测方法,包括以下步骤:
步骤1:处理模块50根据待测芯片70的类型设置驱动源10的输出规格,确保驱动源10的输出信号可以与待测芯片70相适应。为适用市场上使用的大部分IC芯片,本实施例优选将电流源11的输出电流范围设定为100μA~500μA,电压源12的输出电压范围设定为-1~-2V,优选为-1.5V。
步骤2:所述引脚选通模块30由处理模块50控制,将需要测试的待测引脚选通到测试电路中,使其与驱动源10连接;与此同时,所述接地选通模块40 对待测芯片70的其他引脚进行接地处理,以保证驱动源10的电流在IC芯片内部流动时有固定方向,且保证其他引脚上无电流引入,保证待测引脚上采集到电压都是基于零电位的相对电压。
步骤3:处理模块50对待测引脚的类型进行判断,根据判断出的待测引脚类型,控制所述驱动源选择模块20选择与该待测引脚匹配的驱动源10。具体地,待测引脚为信号引脚81时,则处理模块50控制所述驱动源选择模块20选通电流源11作为驱动源。当待测引脚为供电引脚82时,则处理模块50控制所述驱动源选择模块20选通电压源12串联一个电阻R作为待测引脚的驱动源10。
步骤4:测试所述待测引脚,以判断该待测引脚是否存在开路或短路情况,若是,则待测芯片70不良,测试停止;若否,则选通待测芯片70的下一待测引脚;重复步骤2~步骤4,直至待测芯片70的所有待测引脚测量完成。
作为优选,所述步骤4具体包括:
驱动源10输出检测信号,并将该检测信号传递至待测引脚。具体地,由于驱动源10包含电压源12和电流源11两种,而电流源11的输出信号又包含正电流信号和负电流信号两种,故本实施例中的检测信号包括正电流信号、负电流信号和负电压信号。当然,采用电流源11作为驱动源10时,需要限定所述电流源11的输出电压值,避免出现因待测引脚开路导致反馈信号的电压无限大的情况。本实施例优选将电流源11的电压值限定为3.0V。
接着,接收待测引脚的反馈信号。具体地,电压极性选通模块61根据待测引脚上反馈信号的类型(即判断反馈信号是正电流信号、负电流信号还是负电压信号),将反馈信号传递给对应的正压采集模块62或负压采集模块63。当然,反馈信号传递到处理模块50之前,所述正限压模块64或负限压模块65会对反馈信号的电压进行限压处理。
接着,根据该反馈信号判断待测引脚是否处于开路状态;若是,则表明待测芯片70不良,测试停止;若否,则继续判断待测引脚是否处于短路状态;若是,则表明待测芯片70不良,测试停止;若否,则表明该待测引脚正常,返回步骤2,选通待测芯片70的下一待测引脚,直至待测芯片70的所有待测引脚均测量完成。
具体地,所述处理模块50可以对接收到的反馈信号的电压值进行设定。例如,当采用正向电流作为驱动测试信号引脚81时,可将反馈信号电压值小于0.1V 的情况,判定为短路情况,大于1.2V的情况判定为开路情况,介于0.1V~1.2V 之间为正常情况。
同理,当采用反向电流作为驱动测试信号引脚81时,可将反馈信号电压值小于-0.1V的情况,判定为短路情况,大于-1.2V的情况判定为开路情况,介于 -0.1V~-1.2V之间为正常情况。
当采用反向电压作为驱动测试所述供电引脚82时,可将反馈信号电压值小于-0.1V的情况,判定为短路情况,大于-1.2V的情况判定为开路情况,介于 -0.1V~-1.2V之间为正常情况。
当处理模块50判断完成之后,可以通过显示模块91将判断结果显示出来,也可以通过控制报警模块92报警。当然,由于集成电路芯片的引脚设置有多个,故实际测试时,需要从第一个待测引脚开始完成循环测试工作,得出最终测试结果。
请参照图5至图7,下面根据检测信号类型分别说明本实施例的集成电路芯片的检测原理。
首先,以驱动电流为100μA为例,说明所述信号引脚81的测试流程。
电流源11输出正向驱动电流时,如图5所示,电流源11输出+100μA的电流至信号引脚81,该信号引脚81会与上保护二极管D1形成一个回路,故该 +100μA电流如图5中的箭头所示,经上保护二极管D1流动至待测芯片70的其他引脚,由于待测芯片70的其他引脚均接地,故此处电压值(图5中为VDD) 为零。
当该信号引脚81的内部电路正常时,+100μA的电流横跨在所述上保护二极管D1上产生的电压差约为0.65V,故,此时检测到的反馈信号的电压值约为 0.65V;当信号引脚81开路时,其电阻接近无限大,由于正限压模块64的限制,在该信号引脚81上采集到的反馈信号的电压值应为限定最大值,例如3.0V。当信号引脚81短路时,相当于对地短接,则在该信号引脚81上采集到的反馈信号的电压值接近为0V。
同理,当电流源11输出反向电流时,如图6所示,电流源11输出-100μA 的电流至信号引脚81,该信号引脚81会与下保护二极管D2形成一个回路,故该-100μA电流如图6中的箭头所示,经下保护二极管D2流动至待测芯片70的其他引脚,由于待测芯片70的其他引脚均接地,故此处电压值(图6中为VGND) 为零。当该信号引脚81的内部电路正常时,-100μA的电流横跨在所述下保护二极管D2上产生的电压差约为-0.65V,故,此时检测到的反馈信号的电压值约为 -0.65V;当信号引脚81开路时,其电阻接近无限大,由于负限压模块65的限制,在该信号引脚81上采集到的反馈信号的电压值应为限定最大值,例如-3.0V。当信号引脚81短路时,相当于对地短接,则在该信号引脚81上采集到的反馈信号的电压值接近为0V。
接着,下面以驱动电压为-1.5V为例,说明所述供电引脚82的测试流程。
如图7所示,所述电压源12输出-1.5V电压,经过电阻R传输到供电引脚 82上,并经保护二极管D3传输到另一个待测引脚上,由于待测芯片70的其他引脚均接地,故可将另一个待测引脚视为电压值为零的接地端GND,因此,供电引脚82与保护二极管D3和接地端形成一个测试回路,测试回路中的电流如图7中的箭头所示,该电流横跨所述保护二极管D3,会产生一个电压降,约为 0.65V。
因此,当供电引脚82的内部电路正常时,则可以检测到图7中的B点(即电阻R与保护二极管D3之间)处的电压值VDD为-0.65V。若供电引脚82开路,则B点和C点(电压源12的输出端)的电压值会保持一致,为-1.5V;若供电引脚82短路,则B点的电压值会与A点(接地端GND)的电压值相同,接近于0V。
在本发明的描述中,需要说明的是,术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
还需要说明的是,在本发明的描述中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
显然,本发明的上述实施例仅仅是为清楚地说明本发明所作的举例,而并非是对本发明的实施方式的限定,对于本领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动,这里无法对所有的实施方式予以穷举,凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。
Claims (10)
1.一种集成电路芯片的检测系统,其特征在于,包括:
驱动源,为待测芯片的待测引脚提供测试信号;
驱动源选择模块,设置在驱动源与待测芯片之间,以根据待测引脚的类型选择驱动源,
引脚选择模块,设置在驱动源选择模块与待测芯片之间,用于将待测芯片的待测引脚连接至驱动源,并对待测芯片的其他引脚进行接地处理;
电压采集与限压模块,分别连接至所述驱动源和待测芯片,以采集待测引脚上的反馈信号,并对该待测引脚进行限压处理;
处理模块,分别与所述驱动源选择模块、引脚选择模块和电压采集与限压模块连接,并控制所述驱动源选择模块、引脚选择模块和电压采集与限压模块动作,接收反馈信号以判断待测引脚的状态。
2.根据权利要求1所述的集成电路芯片的检测系统,其特征在于,所述驱动源包括:电压源和电流源,所述待测引脚为供电引脚时,采用所述电压源作为驱动源,所述待测引脚为信号引脚时,采用所述电流源作为驱动源。
3.根据权利要求1所述的集成电路芯片的检测系统,其特征在于,所述引脚选择模块包括引脚选通模块和接地选通模块,其中,所述引脚选通模块将需要测试的待测引脚与驱动源连接,所述接地选通模块将除待测引脚外的其他引脚进行接地处理。
4.根据权利要求3所述的集成电路芯片的检测系统,其特征在于,所述驱动源选择模块、引脚选通模块和接地选通模块分别采用继电器、模拟开关或控制电路。
5.根据权利要求1所述的集成电路芯片的检测系统,其特征在于,所述电压采集与限压模块包括:电压极性选通模块、正限压模块、负限压模块和正压采集模块和负压采集模块;其中,所述电压极性选通模块根据检测信号类型,将检测信号传递至正压采集模块或负压采集模块,所述正限压模块设置在电压极性选通模块与正压采集模块之间,所述负限压模块设置在电压极性选通模块与负压采集模块之间。
6.根据权利要求1所述的集成电路芯片的检测系统,其特征在于,还包括与所述处理模块连接的显示模块和/或报警模块。
7.一种集成电路芯片的检测方法,其特征在于,包括:
步骤1:根据待测芯片类型设置驱动源的输出信号规格;
步骤2:选通待测芯片的其中一个待测引脚,并对待测芯片的其他引脚进行接地处理;
步骤3:根据待测引脚的类型,选择与该待测引脚匹配的驱动源;
步骤4:测试所述待测引脚,以判断该待测引脚是否存在开路或短路情况,若是,则待测芯片不良,测试停止;
若否,则选通待测芯片的下一待测引脚;
重复步骤2~步骤4,直至待测芯片的所有待测引脚测量完成。
8.根据权利要求7所述的集成电路芯片的检测方法,其特征在于,所述待测引脚包括信号引脚和供电引脚,采用电流源作为信号引脚的驱动源,采用电压源作为供电引脚的驱动源。
9.根据权利要求8所述的集成电路芯片的检测方法,其特征在于,步骤1中,所述电流源的输出规格为100μA~500μA,所述电压源的输出规格为-1V~-2V。
10.根据权利要求7所述的集成电路芯片的检测方法,其特征在于,所述步骤4具体包括:
驱动源输出检测信号,并将检测信号传递至待测引脚;
接收待测引脚上的反馈信号;
对所述反馈信号进行限压处理;
根据该反馈信号判断待测引脚是否处于开路状态;
若是,则表明待测芯片不良,测试停止;
若否,则判断待测引脚是否处于短路状态;
若是,则表明待测芯片不良,测试停止;
若否,则表明该待测引脚正常,返回步骤2,选通待测芯片的下一待测引脚,直至待测芯片的所有待测引脚均测量完成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911104632.1A CN110763981B (zh) | 2019-11-13 | 2019-11-13 | 集成电路芯片的检测系统和方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911104632.1A CN110763981B (zh) | 2019-11-13 | 2019-11-13 | 集成电路芯片的检测系统和方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110763981A true CN110763981A (zh) | 2020-02-07 |
CN110763981B CN110763981B (zh) | 2023-05-09 |
Family
ID=69337480
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911104632.1A Active CN110763981B (zh) | 2019-11-13 | 2019-11-13 | 集成电路芯片的检测系统和方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110763981B (zh) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111929562A (zh) * | 2020-07-03 | 2020-11-13 | 上海美仁半导体有限公司 | 芯片测试系统、测试方法、芯片的测试响应方法和芯片 |
CN111965563A (zh) * | 2020-07-23 | 2020-11-20 | 深圳米飞泰克科技有限公司 | 排线检测装置 |
CN112130089A (zh) * | 2020-08-27 | 2020-12-25 | 深圳市广和通无线股份有限公司 | 模块管脚连通性测试装置及系统 |
CN112630621A (zh) * | 2020-12-16 | 2021-04-09 | 北京集创北方科技股份有限公司 | 一种引脚短路检测电路及检测方法 |
CN112698240A (zh) * | 2020-11-23 | 2021-04-23 | 苏州华兴源创科技股份有限公司 | 开短路测试装置 |
CN113049946A (zh) * | 2021-03-24 | 2021-06-29 | 山东英信计算机技术有限公司 | 一种板卡测试系统 |
CN113189470A (zh) * | 2021-04-01 | 2021-07-30 | 深圳市广和通无线股份有限公司 | 测试电路、测试系统和测试方法 |
CN113219323A (zh) * | 2021-04-29 | 2021-08-06 | 深圳数马电子技术有限公司 | 一种芯片引脚连通性的测试装置、方法和可读存储介质 |
CN113886325A (zh) * | 2021-11-04 | 2022-01-04 | 珠海奔图电子有限公司 | 一种片上系统、电路及图像形成装置、供电方法 |
CN114325477A (zh) * | 2021-12-30 | 2022-04-12 | 西安紫光国芯半导体有限公司 | 三维芯片的测试方法、装置和系统 |
CN115608654A (zh) * | 2021-08-26 | 2023-01-17 | 广东汇芯半导体有限公司 | 半导体电路的测试系统和半导体电路的测试方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1632605A (zh) * | 2003-12-22 | 2005-06-29 | 威宇科技测试封装有限公司 | 芯片管脚开/短路测试机及其方法 |
CN103698654A (zh) * | 2013-12-28 | 2014-04-02 | 珠海全志科技股份有限公司 | 芯片管脚的开路短路测试装置及测试方法 |
CN103777111A (zh) * | 2014-01-24 | 2014-05-07 | 惠州三星电子有限公司 | 工程自动化短路和/或开路测试方法 |
CN205210219U (zh) * | 2015-10-30 | 2016-05-04 | 广东利扬芯片测试股份有限公司 | 一种芯片的开路短路测试板 |
CN105866656A (zh) * | 2016-03-17 | 2016-08-17 | 杭州长川科技股份有限公司 | 一种用于多引脚芯片开短路测试的控制模块电路 |
CN106569118A (zh) * | 2016-10-08 | 2017-04-19 | 芯海科技(深圳)股份有限公司 | 一种芯片短路失效检测系统及方法 |
CN108181570A (zh) * | 2017-12-20 | 2018-06-19 | 上海东软载波微电子有限公司 | 芯片接地引脚连通性测试方法及装置、可读存储介质 |
CN108398627A (zh) * | 2018-02-06 | 2018-08-14 | 珠海市杰理科技股份有限公司 | 芯片引脚电路、芯片和芯片测试方法 |
CN208043985U (zh) * | 2018-05-07 | 2018-11-02 | 泉州市桐云电子科技有限公司 | 一种集成电路引脚开短路的测试装置 |
CN109143032A (zh) * | 2018-09-03 | 2019-01-04 | 苏州华兴源创科技股份有限公司 | 一种电路板自检测系统 |
-
2019
- 2019-11-13 CN CN201911104632.1A patent/CN110763981B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1632605A (zh) * | 2003-12-22 | 2005-06-29 | 威宇科技测试封装有限公司 | 芯片管脚开/短路测试机及其方法 |
CN103698654A (zh) * | 2013-12-28 | 2014-04-02 | 珠海全志科技股份有限公司 | 芯片管脚的开路短路测试装置及测试方法 |
CN103777111A (zh) * | 2014-01-24 | 2014-05-07 | 惠州三星电子有限公司 | 工程自动化短路和/或开路测试方法 |
CN205210219U (zh) * | 2015-10-30 | 2016-05-04 | 广东利扬芯片测试股份有限公司 | 一种芯片的开路短路测试板 |
CN105866656A (zh) * | 2016-03-17 | 2016-08-17 | 杭州长川科技股份有限公司 | 一种用于多引脚芯片开短路测试的控制模块电路 |
CN106569118A (zh) * | 2016-10-08 | 2017-04-19 | 芯海科技(深圳)股份有限公司 | 一种芯片短路失效检测系统及方法 |
CN108181570A (zh) * | 2017-12-20 | 2018-06-19 | 上海东软载波微电子有限公司 | 芯片接地引脚连通性测试方法及装置、可读存储介质 |
CN108398627A (zh) * | 2018-02-06 | 2018-08-14 | 珠海市杰理科技股份有限公司 | 芯片引脚电路、芯片和芯片测试方法 |
CN208043985U (zh) * | 2018-05-07 | 2018-11-02 | 泉州市桐云电子科技有限公司 | 一种集成电路引脚开短路的测试装置 |
CN109143032A (zh) * | 2018-09-03 | 2019-01-04 | 苏州华兴源创科技股份有限公司 | 一种电路板自检测系统 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111929562A (zh) * | 2020-07-03 | 2020-11-13 | 上海美仁半导体有限公司 | 芯片测试系统、测试方法、芯片的测试响应方法和芯片 |
CN111965563A (zh) * | 2020-07-23 | 2020-11-20 | 深圳米飞泰克科技有限公司 | 排线检测装置 |
CN112130089A (zh) * | 2020-08-27 | 2020-12-25 | 深圳市广和通无线股份有限公司 | 模块管脚连通性测试装置及系统 |
CN112698240A (zh) * | 2020-11-23 | 2021-04-23 | 苏州华兴源创科技股份有限公司 | 开短路测试装置 |
CN112630621B (zh) * | 2020-12-16 | 2023-04-28 | 北京集创北方科技股份有限公司 | 一种引脚短路检测电路及检测方法 |
CN112630621A (zh) * | 2020-12-16 | 2021-04-09 | 北京集创北方科技股份有限公司 | 一种引脚短路检测电路及检测方法 |
CN113049946A (zh) * | 2021-03-24 | 2021-06-29 | 山东英信计算机技术有限公司 | 一种板卡测试系统 |
CN113189470A (zh) * | 2021-04-01 | 2021-07-30 | 深圳市广和通无线股份有限公司 | 测试电路、测试系统和测试方法 |
CN113219323A (zh) * | 2021-04-29 | 2021-08-06 | 深圳数马电子技术有限公司 | 一种芯片引脚连通性的测试装置、方法和可读存储介质 |
CN115608654A (zh) * | 2021-08-26 | 2023-01-17 | 广东汇芯半导体有限公司 | 半导体电路的测试系统和半导体电路的测试方法 |
CN115608654B (zh) * | 2021-08-26 | 2024-03-19 | 广东汇芯半导体有限公司 | 半导体电路的测试系统和半导体电路的测试方法 |
CN113886325A (zh) * | 2021-11-04 | 2022-01-04 | 珠海奔图电子有限公司 | 一种片上系统、电路及图像形成装置、供电方法 |
CN113886325B (zh) * | 2021-11-04 | 2024-01-02 | 珠海奔图电子有限公司 | 一种片上系统、电路及图像形成装置、供电方法 |
CN114325477A (zh) * | 2021-12-30 | 2022-04-12 | 西安紫光国芯半导体有限公司 | 三维芯片的测试方法、装置和系统 |
Also Published As
Publication number | Publication date |
---|---|
CN110763981B (zh) | 2023-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110763981B (zh) | 集成电路芯片的检测系统和方法 | |
CN101996912B (zh) | 集成电路晶圆级测试方法、半导体装置测试系统及其方法 | |
CN101266267B (zh) | 用于确定输出到比较器的输入电压值的方法及光驱动电路 | |
US10126177B2 (en) | Semiconductor device burn-in temperature sensing | |
CN101084445A (zh) | 用于测试半导体器件的方法和系统 | |
US20080238469A1 (en) | Semiconductor Device and Semiconductor Device Module | |
CN111551865B (zh) | 用于监测电池单元的单元阻抗测量的可靠性的设备和方法 | |
CN211426704U (zh) | 芯片的gpio的自动化测试系统 | |
CN101278204A (zh) | 管脚电路驱动器 | |
CN108490334A (zh) | 芯片引脚焊接检测方法及检测装置 | |
CN103954905A (zh) | 数字电路故障检测电路及利用该电路测试故障的方法 | |
US11187746B2 (en) | Contact quality testing | |
EP3477317B1 (en) | Method for identifying a fault at a device output and system therefor | |
EP0439922B1 (en) | Integrated circuit transfer test device system utilizing lateral transistors | |
CN100511622C (zh) | 修正半导体引脚测试电压来校正输出电流的方法 | |
EP3474027B1 (en) | Method for identifying a fault at a device output and system therefor | |
KR102006023B1 (ko) | 반도체 소자 테스트 장비 | |
EP2093580B1 (en) | Supply current based testing of CMOS output stages | |
US6420878B1 (en) | System and method of integrated circuit self-testing of circuit board connectors | |
CN112834826A (zh) | 一种利用数字测试通道测量电容量的方法 | |
CN114966220A (zh) | 一种监测接地电阻以提高芯片测试效率的方法 | |
CN101097241B (zh) | 半导体装置及半导体测定装置 | |
CN113315356A (zh) | 功率器件驱动电路 | |
CN220340377U (zh) | 一种集成电路开路检测电路 | |
CN218995566U (zh) | 一种测试系统dvi单元的检测装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |