CN112630621A - 一种引脚短路检测电路及检测方法 - Google Patents

一种引脚短路检测电路及检测方法 Download PDF

Info

Publication number
CN112630621A
CN112630621A CN202011485100.XA CN202011485100A CN112630621A CN 112630621 A CN112630621 A CN 112630621A CN 202011485100 A CN202011485100 A CN 202011485100A CN 112630621 A CN112630621 A CN 112630621A
Authority
CN
China
Prior art keywords
chip
pin
inverter
transistor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011485100.XA
Other languages
English (en)
Other versions
CN112630621B (zh
Inventor
李伟江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipone Technology Beijing Co Ltd
Original Assignee
Chipone Technology Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipone Technology Beijing Co Ltd filed Critical Chipone Technology Beijing Co Ltd
Priority to CN202011485100.XA priority Critical patent/CN112630621B/zh
Publication of CN112630621A publication Critical patent/CN112630621A/zh
Application granted granted Critical
Publication of CN112630621B publication Critical patent/CN112630621B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52—Testing for short-circuits, leakage current or ground faults
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

一种引脚短路检测电路，包括，控制开关、引脚电位控制电路，所述控制开关，其设置在芯片内部模块与芯片外部引脚之间，控制所述芯片内部模块与芯片外部引脚的断开或连接；所述引脚电位控制电路，其与芯片外部引脚相连接，对芯片外部引脚的电位进行控制。本发明还提供一种引脚短路检测方法，在芯片封装后的模组生产阶段，可快速准确地筛选出存在引脚短路异常的模组，提高了芯片生产的效率和成品率。

Description

一种引脚短路检测电路及检测方法
技术领域
本发明涉及集成电路设计技术领域，尤其涉及一种集成电路的检测电路及检测方法。
背景技术
在集成电路(芯片、IC)制造生产过程中，会出现如功能异常或性能不达标的不合格产品。对于不合格的产品，需要尽早地筛选出来，筛选越早，生产成本就会越低，影响越小，如果在终端产品生产时才发现集成电路异常，会导致整个终端设备的损坏或废弃。
现有集成电路制造生产过程，晶圆(wafer)阶段，会进行晶圆测试(circuitprobing，CP测试)，在晶圆制造完成后，对晶圆所包含的每一个裸芯片(die)进行电性测试和/或功能测试，从而将不符标准或已经毁损的裸芯片挑出，使被挑出的裸芯片不用继续进行后续的芯片封装和FT(fuctional test，功能测试)测试，达到降低成本之目的；在模组阶段，会进行封装后测试，进行芯片的筛选流程(FT卡控)。在CP阶段，通常可以对芯片所有引脚进行测试，能够很好地卡控不良产品。而在模组阶段，受限于模组形态或测试成本，很难对所有引脚(pin脚)进行电压/电流测试，通常的筛选策略是读取芯片状态、测试芯片总电流、卡控芯片输出数据等。
现有的芯片封装类型较多，如：BGA封装(球柵网格阵列封装)、LGA封装(平面网格阵列封装)、QFN封装(方形扁平无引脚封装)、COF封装(卷带式覆晶薄膜封装)、COG封装(芯片被直接绑定在玻璃上)等。在模组制造过程中，由于封装、绑定(bonding)等原因会造成引脚短路，如图11所示。
对于对功能影响较大的引脚短路，可通过全芯片电流、采集图像等方式进行筛选；但有些引脚短路影响不易直接筛选，比如两个引脚输出电压相近，短路只一定程度降低性能，不会影响功能；或者短路的引脚只在特性模式下才会触发不良，而FT量产测试中基于成本的考虑，无法包含所有模式。
现有芯片的筛选，通常采用增加卡控性能的方式进行筛选，由于阈值很难进行把控，往往导致筛选不充分或误筛，而且测试时间长，效率低。
发明内容
为了解决现有技术存在的不足，本发明的目的在于提供一种引脚检测电路及检测方法，在芯片内部，在每个需要检测外部短路的引脚上，增加一个检测电路，在芯片上电后对外部的引脚进行短路检测，进行封装后芯片的筛选。
为实现上述目的，本发明提供的一种引脚短路检测电路，包括，控制开关、引脚电位控制电路，其中，
所述控制开关，其设置在芯片内部模块与外部引脚之间，控制所述芯片内部模块与外部引脚的断开或连接；
所述引脚电位控制电路，其与芯片引脚相连接，对芯片引脚的电位进行控制。
进一步地，所述引脚电位控制电路，还包括，上拉开关和下拉开关，其中，
所述上拉开关，设置在电源正极和芯片引脚之间；所述下拉开关，设置在电源负极和芯片引脚之间。
进一步地，所述引脚电位控制电路，还包括，第一与门、第一反相器、第一晶体管、第二反相器、第二与门，以及第二晶体管，其中，
所述第一与门的一个输入端、所述第二反相器的输入端连接控制信号；所述第一与门的另一个输入端连接使能信号；
所述第一与门的输出端通过所述第一反相器连接所述第一晶体管的栅极；
所述第一晶体管的源极与电源正极相连接，其漏极与所述第二晶体管的漏极相连接，并连接到芯片引脚；
所述第二反相器的输出端与所述第二与门的一个输入端相连接；所述第二与门的另一个输入端连接使能信号；所述第二与门的输出端与所述第二晶体管的栅极相连接，所述第二晶体管的源极连接电源负极。
更进一步地，所述引脚电位控制电路，还包括，第三反相器、第四反相器、第一或门、第三晶体管、第五反相器、第二或门、第六反相器，以及第四晶体管，其中，
所述第三反相器的输入端、所述第二或门的一个输入端与控制信号相连接；
所述第四反相器、所述第五反相器的输入端连接使能信号；
所述第三反相器的输出端、所述第四反相器的输出端，分别连接到所述第一或门的两个输入端，所述第一或门的输出端与所述第三晶体管的栅极相连接；
所述第五反相器的输出端连接所述第二或门的另一个输入端；所述第二或门的输出端通过所述第六反相器与所述第四晶体管的栅极相连接；
所述第三晶体管的漏极、所述第四晶体管的漏极相连接，并连接到芯片引脚；
所述第三晶体管的源极与电源正极相连接；所述第四晶体管的源极与电源负极相连接。
为实现上述目的，本发明提供的引脚短路检测方法，包括以下步骤，
将芯片设置为低功耗模式；
断开内部模块与芯片引脚的连接；
按预设状态设置芯片引脚的电位；
检测芯片供电电流，判断芯片引脚之间是否短路。
进一步地，所述按预设状态设置芯片引脚的电位的步骤，还包括，
将相邻的芯片引脚的电位设置为相反的状态。
进一步地，所述按预设状态设置芯片引脚的电位的步骤，还包括，
将相邻行或列的芯片引脚的电位设置为相反的状态。
进一步地，所述检测为芯片供电的供电电流，判断芯片外部引脚之间是否短路的步骤，还包括，当检测芯片的供电电流大于预设的电流阈值，则认为芯片引脚之间发生了短路。
更进一步地，所述预设的电流阈值，为芯片低功耗模式下的供电电流。
为实现上述目的，本发明还提供一种芯片，包括，引脚短路检测电路及控制单元，其中，
所述引脚短路检测电路，采用上述的引脚短路检测电路；
所述控制单元，其对所述引脚短路检测电路的工作进行控制。
为实现上述目的，本发明还提供一种信息处理装置，包括，芯片以及中央处理器，其中，
所述芯片，其采用上述的芯片。
所述中央处理器与所述芯片之间进行信息交互。
为实现上述目的，本发明还提供一种电子设备，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行计算机程序以执行上述的引脚短路检测方法的步骤。
为实现上述目的，本发明还提供一种计算机可读存储介质，所述计算机可读存储介质上存储计算机程序，所述计算机程序被处理器执行时实现上述的引脚短路检测方法的步骤。
本发明的引脚短路检测电路及检测方法，可应用于芯片封装后，模组生产阶段芯片引脚短路的芯片的筛选，可快速准确将存在引脚短路异常的模组进行筛选，操作简单，不需要额外测试设备，提高了芯片生产的效率和成品率。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：
图1为根据本发明的引脚短路检测电路实施例一原理框图；
图2为根据本发明的引脚短路检测电路实施例二原理框图；
图3为根据本发明的引脚短路检测电路实施例三原理框图；
图4为根据本发明的一种芯片结构示意图；
图5为根据本发明的一种信息处理装置结构示意图；
图6为根据本发明的引脚短路检测方法流程图；
图7为根据本发明的引脚短路检测方法一种实施例示意图；
图8为根据本发明的引脚短路检测方法又一种实施例示意图；
图9为根据本发明的引脚短路检测方法又一种实施例示意图；
图10为根据本发明的一种电子设备结构示意图；
图11为引脚短路示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
本发明实施例中，所述的芯片外部引脚优选为可以与电路板焊盘焊接的芯片管脚，其与芯片内部模块相连接。所述外部引脚包括但不限于芯片封装完好状态下的管脚、芯片封装打开情况下与管脚存在电气连接的键合引线(bonding wire)等。所述的芯片内部模块，包括但不限于芯片内部的功能模块、物理单元，通过芯片外部引脚与外部电路相连接。
实施例1
本发明的实施例提供了一种引脚短路检测电路，图1为根据本发明的引脚短路检测电路实施例一原理框图，如图1所示，本发明的引脚短路检测电路10，包括上拉开关S1、下拉开关S2，以及控制开关S3，其中，
上拉开关S1的一端、下拉开关S2的一端、控制开关S3的一端以及芯片外部引脚相连接。
上拉开关S1的另一端与芯片的电源正极(高电平)相连接。
下拉开关S2的另一端与芯片的电源负极(低电平)相连接。
上拉开关S1、下拉开关S2组成引脚电位控制电路，按照预设状态将引脚的电位设置为高电平或低电平；
控制开关S3的另一端与芯片内部模块相连接，用于芯片内部模块与外部引脚的断开或接通。
实施例2
图2为根据本发明的引脚短路检测电路实施例二原理框图，如图2所示，本发明的引脚短路检测电路10，包括，控制开关S3、第一与门21、第一反相器22、第一晶体管23、第二反相器24、第二与门25，以及第二晶体管26，其中，
第一与门21的一个输入端与第二反相器24的输入端相连接并连接到控制信号R_SEL；第一与门21的另一个输入端连接使能信号R_EN。
第一与门21输出端通过第一反相器22与第一晶体管23的栅极相连接。
第一晶体管23的源极与电源正极(高电平)相连接，其漏极与第二晶体管26的漏极相连接，并作为检测电路输出端Vx与芯片外部引脚相连接。
第二反相器24的输出端与第二与门25的一个输入端相连接；第二与门25的另一个输入端连接使能信号R_EN；第二与门25的输出端与第二晶体管26的栅极相连接，第二晶体管26的源极与电源负极(低电平)相连接。
本发明实施例中，采用第一与门21、第一反相器22、第一晶体管23、第二反相器24、第二与门25，以及第二晶体管26代替了实施例1中的上拉开关S1、下拉开关S2组成引脚电位控制电路，并按照预设状态将芯片外部引脚的电位设置为高电平或低电平。
本发明实施例中，使能信号R_EN为低电平时，检测电路不受控制信号R_SEL的控制，检测电路的输出端Vx处于悬空状态(floating状态)；当使能信号R_EN为高电平时，检测电路接受控制信号R_SEL的控制，其输出端Vx根据控制信号R_SEL的状态在高电平VH和低电平VL之间切换。
本发明实施例中，VH可选择芯片内部的电源电压，VL可选择芯片内部的电源负极。
本发明实施例中，真值表如下所示：
R_EN R_SEL Vx
0 X floating
1 0 VL
1 1 VH
实施例3
图3为根据本发明的引脚短路检测电路实施例三原理框图，如图3所示，本发明的引脚短路检测电路10，包括，控制开关S3、第三反相器31、第四反相器32、第一或门33、第三晶体管34、第五反相器35、第二或门36、第六反相器37，以及第四晶体管38，其中，
第三反相器31的输入端与第二或门36的一个输入端相连接，并连接到控制信号R_SEL。
第四反相器32、第五反相器35的输入端分别连接使能信号R_EN。
第三反相器31、第四反相器32的输出端分别连接到第一或门33的两个输入端，第一或门33的输出端与第三晶体管34的栅极相连接。
第五反相器35的输出端连接第二或门36的另一个输入端；第二或门36的输出端通过第六反相器37与第四晶体管38的栅极。
第三晶体管34的漏极、第四晶体管38的漏极相连接，作为检测电路的输出端Vx连接到芯片外部引脚；
第三晶体管34的源极与电源正极(高电平)相连接；第四晶体管38的源极与电源负极(低电平)相连接。
本发明实施例中，第三反相器31、第四反相器32、第一或门33、第三晶体管34、第五反相器35、第二或门36、第六反相器37，以及第四晶体管38代替了实施例1中的上拉开关S1、下拉开关S2组成引脚电位控制电路，并按照预设状态将芯片外部引脚的电位设置为高电平或低电平。
本发明实施例中，使能信号R_EN为低电平时，检测电路不受控制信号R_SEL的控制，检测电路的输出端Vx处于悬空状态(floating状态)；当使能信号R_EN为高电平时，检测电路接受控制信号R_SEL的控制，其输出端Vx根据控制信号R_SEL的状态在高电平VH和低电平VL之间切换。
本发明实施例中，VH可选择芯片内部的电源电压，VL可选择芯片内部的电源负极。
本发明实施例中，真值表如下所示：
R_EN R_SEL Vx
0 X floating
1 0 VL
1 1 VH
实施例4
本发明的实施例还提供一种芯片。图4为根据本发明的一种芯片结构示意图，如图4所示，本发明的芯片40，包括，引脚短路检测电路41以及控制单元42，其中，
引脚短路检测电路41，具有上述实施例中的至少一个引脚短路检测电路。
控制单元42，用于控制引脚短路检测电路41对芯片引脚进行短路检测。
实施例5
本发明的实施例还提供一种信息处理装置。图5为根据本发明的信息处理装置原理框图，如图5所示，本发明的信息处理装置50，包括，芯片51以及中央处理器52，其中，
芯片51，其采用上述实施例中的芯片50。
中央处理器52与芯片51之间进行信息交互。
本发明实施例中，信息处理装置50可以为移动终端、台式终端等终端设备。
实施例6
本发明的实施例还提供一种引脚短路检测方法。图6为根据本发明的引脚短路检测方法流程图，下面将参考图6，对本发明的引脚短路检测方法进行详细描述。
首先，在步骤601，将芯片设置为低功耗模式。
本发明实施例中，因为芯片都具有不同的工作模式，可直接将芯片切换到低功耗模式。通常低功耗模式(sleep mode)功耗在uA量级。
在步骤602，断开芯片内部模块与芯片外部引脚的连接。
本发明实施例中，通过引脚短路检测电路的控制开关S3，断开芯片内部模块与芯片外部引脚之间的连接。
在步骤603，检测电路按预设状态将芯片外部引脚的电位设置为高电平或低电平。
本发明实施例中，为了对短路的芯片外部引脚进行筛选，将相邻的芯片外部引脚设置为相反状态(如高电平状态和低电平状态)。
在步骤604，检测芯片供电电流，判断相邻的芯片外部引脚之间是否存在短路情况。
本发明实施例中，利用外部电源对芯片进行供电，如果检测到外部电源为芯片供电的供电电流大于预设的电流阈值，则认为相邻的芯片外部引脚之间发生了短路情况，否则认为相邻的芯片外部引脚之间没有发生短路。
本发明实施例中，预设的电流阈值为芯片低功耗模式下的供电电流。
实施例7
图7为根据本发明的引脚短路检测方法一种实施例示意图，如图7所示，对于采用阵列封装形式的芯片，通过引脚短路检测电路将某一个芯片外部引脚与其周围相邻的芯片外部引脚的电位设置为相反电位，进行引脚是否短路检测，这样一次检测可筛选相邻的芯片外部引脚短路的情况，其中，黑色/白色表示不同的电位。
实施例8
图8为根据本发明的引脚短路检测方法又一种实施例示意图，如图8所示，对于采用阵列封装形式的芯片，也可以通过引脚短路检测电路将相邻行或列的芯片外部引脚电位设置为相反电位，进行引脚是否短路检测，水平交错检测一次，然后垂直交错检测一次，可筛选水平/垂直/斜角相邻芯片外部引脚短路情况，其中，黑色/白色表示不同的电位。
实施例9
图9为根据本发明的引脚短路检测方法又一种实施例示意图，如图9所示，对于采用单排封装形式的芯片，通过引脚短路检测电路将相邻的芯片外部引脚电位设置为相反电位，即可筛选相邻的芯片外部引脚短路情况，其中，黑色/白色表示不同的电位。
实施例10
本发明的实施例还提供一种电子设备，图10为根据本发明的一种电子设备结构示意图，如图10所示，
本发明的电子设备100，包括处理器101，以及存储器102，其中，
存储器102存储有计算机程序，计算机程序在被处理器101读取执行时，执行以下操作：
将芯片设置为低功耗模式；
断开芯片内部模块与芯片外部引脚的连接；
按预设状态将芯片外部引脚的电位设置为高电平或低电平；
检测芯片供电电流，判断相邻的芯片外部引脚之间是否存在短路情况。
实施例11
本发明的实施例还提供了一种计算机可读存储介质，该计算机可读存储介质中存储有计算机程序，其中，该计算机程序被设置为运行时执行上述引脚短路检测方法实施例中的步骤。
在本实施例中，上述计算机可读存储介质可以包括但不限于：U盘、只读存储器(Read-Only Memory，简称为ROM)、随机存取存储器(Random Access Memory，简称为RAM)、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。
本发明的引脚短路检测电路及检测方法，可应用于任何BGA、LGA、QFN、COF、COG等封装类型的芯片，在模组生产阶段进行引脚间短路的芯片筛选。
本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (13)

1.一种引脚短路检测电路，包括，控制开关、引脚电位控制电路，其特征在于，
所述控制开关，其设置在芯片内部模块与芯片外部引脚之间，控制所述芯片内部模块与芯片外部引脚的断开或连接；
所述引脚电位控制电路，其与芯片外部引脚相连接，对芯片外部引脚的电位进行控制。
2.根据权利要求1所述的引脚短路检测电路，其特征在于，所述引脚电位控制电路，还包括，上拉开关和下拉开关，其中，
所述上拉开关，设置在电源正极和芯片外部引脚之间；所述下拉开关，设置在电源负极和芯片外部引脚之间。
3.根据权利要求1所述的引脚短路检测电路，其特征在于，所述引脚电位控制电路，还包括，第一与门、第一反相器、第一晶体管、第二反相器、第二与门，以及第二晶体管，其中，
所述第一与门的一个输入端、所述第二反相器的输入端连接控制信号；所述第一与门的另一个输入端连接使能信号；
所述第一与门的输出端通过所述第一反相器连接所述第一晶体管的栅极；
所述第一晶体管的源极与电源正极相连接，其漏极与所述第二晶体管的漏极相连接，并连接到芯片外部引脚；
所述第二反相器的输出端与所述第二与门的一个输入端相连接；所述第二与门的另一个输入端连接使能信号；所述第二与门的输出端与所述第二晶体管的栅极相连接，所述第二晶体管的源极连接电源负极。
4.根据权利要求1所述的引脚短路检测电路，其特征在于，所述引脚电位控制电路，还包括，第三反相器、第四反相器、第一或门、第三晶体管、第五反相器、第二或门、第六反相器，以及第四晶体管，其中，
所述第三反相器的输入端、所述第二或门的一个输入端与控制信号相连接；
所述第四反相器、所述第五反相器的输入端连接使能信号；
所述第三反相器的输出端、所述第四反相器的输出端，分别连接到所述第一或门的两个输入端，所述第一或门的输出端与所述第三晶体管的栅极相连接；
所述第五反相器的输出端连接所述第二或门的另一个输入端；所述第二或门的输出端通过所述第六反相器与所述第四晶体管的栅极相连接；
所述第三晶体管的漏极、所述第四晶体管的漏极相连接，并连接到芯片外部引脚；
所述第三晶体管的源极与电源正极相连接；所述第四晶体管的源极与电源负极相连接。
5.一种引脚短路检测方法，包括以下步骤：
将芯片设置为低功耗模式；
断开芯片内部模块与芯片外部引脚的连接；
按预设状态设置芯片外部引脚的电位；
检测为芯片供电的供电电流，判断芯片外部引脚之间是否短路。
6.根据权利要求5所述的引脚短路检测方法，其特征在于，所述按预设状态设置芯片外部引脚的电位的步骤，还包括，
将相邻的芯片外部引脚的电位设置为相反的状态。
7.根据权利要求5所述的引脚短路检测方法，其特征在于，所述按预设状态设置芯片外部引脚的电位的步骤，还包括，
将相邻行或列的芯片外部引脚的电位设置为相反的状态。
8.根据权利要求5所述的引脚短路检测方法，其特征在于，所述检测为芯片供电的供电电流，判断芯片外部引脚之间是否短路的步骤，还包括，当检测为芯片供电的供电电流大于预设的电流阈值，则认为芯片引脚之间发生了短路。
9.根据权利要求8所述的引脚短路检测方法，其特征在于，所述预设的电流阈值，为芯片低功耗模式下的为芯片供电的供电电流。
10.一种芯片，其特征在于，包括，引脚短路检测电路及控制单元，其中，
所述引脚短路检测电路，采用权利要求1-4任一项所述的引脚短路检测电路；
所述控制单元，其对所述引脚短路检测电路的工作进行控制。
11.一种信息处理装置，其特征在于，包括，芯片以及中央处理器，其中，
所述芯片，其采用权利要求10所述的芯片；
所述中央处理器与所述芯片之间进行信息交互。
12.一种电子设备，包括存储器和处理器，其特征在于，所述存储器中存储有计算机程序，所述处理器被设置为运行计算机程序以执行权利要求5-9任一项所述的引脚短路检测方法的步骤。
13.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储计算机程序，所述计算机程序被处理器执行时实现权利要求5-9任一项所述的引脚短路检测方法的步骤。
CN202011485100.XA 2020-12-16 2020-12-16 一种引脚短路检测电路及检测方法 Active CN112630621B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011485100.XA CN112630621B (zh) 2020-12-16 2020-12-16 一种引脚短路检测电路及检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011485100.XA CN112630621B (zh) 2020-12-16 2020-12-16 一种引脚短路检测电路及检测方法

Publications (2)

Publication Number Publication Date
CN112630621A true CN112630621A (zh) 2021-04-09
CN112630621B CN112630621B (zh) 2023-04-28

Family

ID=75313644

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011485100.XA Active CN112630621B (zh) 2020-12-16 2020-12-16 一种引脚短路检测电路及检测方法

Country Status (1)

Country Link
CN (1) CN112630621B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114184936A (zh) * 2021-11-30 2022-03-15 上海儒竞智控技术有限公司 芯片连焊自检测方法、系统、介质及芯片
CN117110830A (zh) * 2023-02-08 2023-11-24 荣耀终端有限公司 一种电气检测装置及电气检测设备

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0658989A (ja) * 1992-08-10 1994-03-04 Fujitsu Ltd 配線基板のショート検出試験方法
US6229343B1 (en) * 1998-09-15 2001-05-08 Siemens Aktiengesellschaft Integrated circuit with two operating states
CN101552256A (zh) * 2008-03-31 2009-10-07 恩益禧电子股份有限公司 能够切换操作模式的半导体器件及其操作模式设置方法
US20130134985A1 (en) * 2011-11-29 2013-05-30 Infineon Technologies Austria Ag System and Method for Testing a Power Supply Controller
CN103245869A (zh) * 2013-04-10 2013-08-14 福州瑞芯微电子有限公司 一种集成电路电源管脚短路判定检测方法
CN103346771A (zh) * 2013-05-06 2013-10-09 成都默一科技有限公司 兼容两种协议的多通道切换控制电路及控制方法
CN105119240A (zh) * 2015-09-15 2015-12-02 无锡芯朋微电子股份有限公司 原边反馈电压采样电阻短路保护电路
CN109901002A (zh) * 2017-12-08 2019-06-18 英业达科技有限公司 连接器的引脚连接测试系统及其方法
CN110763981A (zh) * 2019-11-13 2020-02-07 苏州华兴源创科技股份有限公司 集成电路芯片的检测系统和方法
CN111398792A (zh) * 2020-05-08 2020-07-10 江西联智集成电路有限公司 芯片开短路测试装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0658989A (ja) * 1992-08-10 1994-03-04 Fujitsu Ltd 配線基板のショート検出試験方法
US6229343B1 (en) * 1998-09-15 2001-05-08 Siemens Aktiengesellschaft Integrated circuit with two operating states
CN101552256A (zh) * 2008-03-31 2009-10-07 恩益禧电子股份有限公司 能够切换操作模式的半导体器件及其操作模式设置方法
US20130134985A1 (en) * 2011-11-29 2013-05-30 Infineon Technologies Austria Ag System and Method for Testing a Power Supply Controller
CN103245869A (zh) * 2013-04-10 2013-08-14 福州瑞芯微电子有限公司 一种集成电路电源管脚短路判定检测方法
CN103346771A (zh) * 2013-05-06 2013-10-09 成都默一科技有限公司 兼容两种协议的多通道切换控制电路及控制方法
CN105119240A (zh) * 2015-09-15 2015-12-02 无锡芯朋微电子股份有限公司 原边反馈电压采样电阻短路保护电路
CN109901002A (zh) * 2017-12-08 2019-06-18 英业达科技有限公司 连接器的引脚连接测试系统及其方法
CN110763981A (zh) * 2019-11-13 2020-02-07 苏州华兴源创科技股份有限公司 集成电路芯片的检测系统和方法
CN111398792A (zh) * 2020-05-08 2020-07-10 江西联智集成电路有限公司 芯片开短路测试装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
张新福等: "基于4242G的大功率LED控制方案的设计与实现", 《应用科技》 *
杨健等: "用于电源管理单元的内建可测性设计", 《科技信息》 *
陆云云: "基于边界扫描技术实现电路板全面测试", 《国外电子测量技术》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114184936A (zh) * 2021-11-30 2022-03-15 上海儒竞智控技术有限公司 芯片连焊自检测方法、系统、介质及芯片
CN117110830A (zh) * 2023-02-08 2023-11-24 荣耀终端有限公司 一种电气检测装置及电气检测设备

Also Published As

Publication number Publication date
CN112630621B (zh) 2023-04-28

Similar Documents

Publication Publication Date Title
US7237158B2 (en) Intelligent binning for electrically repairable semiconductor chips
KR100245411B1 (ko) 반도체 장치의 병렬 테스트 회로
US7306957B2 (en) Fabrication method of semiconductor integrated circuit device
CN112630621B (zh) 一种引脚短路检测电路及检测方法
US20070168774A1 (en) Method for error test, recordation and repair
US5764650A (en) Intelligent binning for electrically repairable semiconductor chips
KR100493058B1 (ko) 소켓 이상 유무를 실시간으로 판단하는 반도체 소자의전기적 검사방법
US10859630B2 (en) Test methods for packaged integrated circuits
CN108181570B (zh) 芯片接地引脚连通性测试方法及装置、可读存储介质
KR20070109434A (ko) 반도체 칩의 오픈 테스트(ｏｐｅｎ ｔｅｓｔ) 및 쇼트테스트(ｓｈｏｒｔ ｔｅｓｔ) 방법 및 반도체 테스트시스템
US10048306B1 (en) Methods and apparatus for automated integrated circuit package testing
TW201901167A (zh) 元件之檢查方法
CN104751875B (zh) 应用于nvm芯片的失效位图分析方法
US20150066414A1 (en) Automatic retest method for system-level ic test equipment and ic test equipment using same
US9575114B2 (en) Test system and device
CN117648892A (zh) 一种利用ai动态调节老化测试参数的方法及系统
US9019786B2 (en) Repair system for repairing defect using E fuses and method of controlling the same
KR100576492B1 (ko) 패키지 레벨에서 반도체 소자의 내부 ｄｃ 바이어스 측정장치
CN205680445U (zh) 一种静态随机存取存储器老炼测试板及装置
KR20050087301A (ko) 소켓 관리 시스템과, 그를 포함하는 테스트 시스템
KR100821095B1 (ko) 반도체 테스트장치 및 그 테스트방법
KR20040066553A (ko) 멀티칩 패키지의 통합 번인 검사 방법
TWI755204B (zh) 引腳短路檢測電路、積體電路晶片、及資訊處理裝置
CN217085118U (zh) 新型老化板
KR100998597B1 (ko) 여분 셀 분석을 위한 웨이퍼테스트 시스템 및 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant