CN109901002A - 连接器的引脚连接测试系统及其方法 - Google Patents

连接器的引脚连接测试系统及其方法 Download PDF

Info

Publication number
CN109901002A
CN109901002A CN201711293008.1A CN201711293008A CN109901002A CN 109901002 A CN109901002 A CN 109901002A CN 201711293008 A CN201711293008 A CN 201711293008A CN 109901002 A CN109901002 A CN 109901002A
Authority
CN
China
Prior art keywords
signal
pin
measured
measured signal
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711293008.1A
Other languages
English (en)
Other versions
CN109901002B (zh
Inventor
宋平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Pudong Technology Corp
Inventec Corp
Original Assignee
Inventec Pudong Technology Corp
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Pudong Technology Corp, Inventec Corp filed Critical Inventec Pudong Technology Corp
Priority to CN201711293008.1A priority Critical patent/CN109901002B/zh
Priority to US16/009,888 priority patent/US10585141B2/en
Publication of CN109901002A publication Critical patent/CN109901002A/zh
Application granted granted Critical
Publication of CN109901002B publication Critical patent/CN109901002B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3172—Optimisation aspects, e.g. using functional pin as test pin, pin multiplexing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G01R31/31855—Interconnection testing, e.g. crosstalk, shortcircuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/68—Testing of releasable connections, e.g. of terminals mounted on a printed circuit board

Abstract

本发明涉及一种连接器的引脚连接测试系统及其方法，通过联合测试工作群组(Joint Test Action Group,JTAG)指令控制可编程逻辑元件，以便驱动解多路复用器将来自连接器的待测信号传送至第一线路或第二线路，当传送至第一线路时，将待测信号进行模数转换及编码后，传送至可编程逻辑元件的输入输出引脚以供读取，当传送至第二线路时，读取与第二线路电性连接的输入输出引脚的状态，接着，根据待测信号及读取到的输入输出引脚产生相应的测试结果，用以达成提高测试连接器引脚的连接状态的便利性的技术功效。

Description

连接器的引脚连接测试系统及其方法
技术领域
本发明涉及一种测试系统及其方法，特别是能够在边界扫描(Boundary Scan)的测试环境下，还能对输入输出(Input/Output,I/O)互连信号以外的信号，如：上拉信号、下拉信号、电源信号及接地信号进行测试的连接器的引脚连接测试系统及其方法。
背景技术
近年来，随着电子电路的普及与蓬勃发展，如何快速地且正确地测试连接器的连接状态已成为各家厂商亟欲解决的问题之一。
一般而言，连接状态包含开路(Open)及短路(Short)，其测试目的是要确认所有的连接器管脚(或称为引脚)是否正确地被连接，以及确认没有任何的管脚与其它的管脚短路，或是与电源(Power)、接地(Ground,GND)等管脚短路。传统上，其测试方式是以三用电表的探针接触待测电路的两个端点，并且施加电流，假设能够导通即视为短路，反之若未导通即视为开路。然而，此方式难以在复杂的电路上进行测试，故具有测试连接器的连接状态不便的问题。
有鉴于此，便有厂商提出边界扫描的技术手段，将可编程逻辑元件的输入输出引脚连接至连接器，以便测试输入输出互连信号的连接状态，然而，此方式无法针对非单纯的输入输出互连信号，如：上拉信号、下拉信号、电源信号及接地信号等等进行测试。因此，仍然无法有效解决测试连接器的连接状态不便的问题。
综上所述，可知现有技术中长期以来一直存在测试连接器的连接状态不便的问题，因此实有必要提出改进的技术手段，来解决此问题。
发明内容
本发明说明一种连接器的引脚连接测试系统及其方法。
首先，本发明说明一种连接器的引脚连接测试系统，应用在边界扫描的测试环境下，此系统包含：待测单元及测试单元。所述待测单元具有连接器，此连接器包含多个连接引脚，每一连接引脚具有相应的待测信号。
接着，所述测试单元包含：解多路复用器、模数转换器、微控制器及可编程逻辑元件。其中，每一解多路复用器电性连接所述连接器，用以选择将来自连接器的待测信号传送至第一线路或第二线路；每一模数转换器具有一组模拟输入引脚电性连接第一线路，用以将待测信号转换为相应的数字电压值；微控制器电性连接模数转换器，用以将数字电压值编码转换为N位输出，其中N为正整数；可编程逻辑元件具有一组输入输出引脚，其中，通过K个引脚电性连接解多路复用器以控制解多路复用器选择第一线路或第二线路、通过M个引脚电性连第二线路以读取每一待测信号的状态，以及通过N个引脚电性连接微控制器以读取N位的数字电压值，当待测信号为输入输出互连信号时，执行边界扫描互连测试以检测每一待测信号的状态并产生连接信息，当待测信号为电源信号或上拉信号时，控制解多路复用器选择第一线路，并且从微控制器读取数字电压值，当读取到的数字电压值为数值零时，产生第一开路信息，当待测信号为接地信号或下拉信号时，控制解多路复用器选择第二线路，并且执行边界扫描读取对应所述待测信号的电位状态，当电位状态不为低电位时，产生第二开路信息，其中，K及M为正整数。
另外，本发明说明一种连接器的引脚连接测试方法，应用在边界扫描的测试环境下，其步骤包括：提供待测单元，此待测单元具有连接器，连接器包含多个连接引脚，每一连接引脚具有相应的待测信号；提供测试单元，此测试单元通过连接器与待测单元电性连接，用以接收待测信号；测试单元在待测信号为输入输出互连信号时，执行边界扫描互连测试以检测每一待测信号的状态并产生连接信息；测试单元在待测信号为电源信号或上拉信号时，将待测信号传送至第一线路，用以将待测信号转换为数字电压值，当数字电压值为数值零时，产生第一开路信息；测试单元在待测信号为接地信号或下拉信号时，将待测信号传送至第二线路，用以执行边界扫描读取对应所述待测信号的电位状态，当电位状态不为低电位时，产生第二开路信息。
本发明所说明的系统与方法如上，与现有技术的差异在于本发明是通过JTAG指令控制可编程逻辑元件，以便驱动解多路复用器将来自连接器的待测信号传送至第一线路或第二线路，当传送至第一线路时，将待测信号进行模数转换及编码后，传送至可编程逻辑元件的输入输出引脚以供读取，当传送至第二线路时，读取与第二线路电性连接的输入输出引脚的状态，接着，根据待测信号及读取到的输入输出引脚产生相应的测试结果。
通过上述的技术手段，本发明可以达成提高测试连接器引脚的连接状态的便利性的技术功效。
附图说明
图1为本发明连接器的引脚连接测试系统的系统方框图。
图2A及图2B为本发明连接器的引脚连接测试方法的方法流程图。
图3为应用本发明以JTAG指令控制可编程逻辑元件的示意图。
图4为应用本发明测试存储器插槽的示意图。
【附图标记列表】
110 待测单元
111 连接器
120 测试单元
121 解多路复用器
122 模数转换器
123 微控制器
124 可编程逻辑元件
151 第一线路
152 第二线路
300 终端
301 JTAG接口
310 JTAG装置
320 下拉电阻
401 解多路复用器IC
402 模数转换IC
410 中央处理器
420 240pin存储器插槽
430 边界扫描I/O扩展连接器
具体实施方式
以下将配合图式及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题并达成技术功效的实现过程能充分理解并据以实施。
在说明本发明所说明的连接器的引脚连接测试系统及其方法之前，先对本发明所应用的环境作说明，本发明是应用在边界扫描的测试环境下，用以通过测试单元来测试待测单元上的连接器引脚，判断其是否有开路、与接地线短路、引脚相互短路等错误情况，其中，待测单元与测试单元通过连接器相互电性连接，并且通过联合测试工作群组(JointTest Action Group,JTAG)指令控制测试单元的可编程逻辑元件，用以设定及读取其输入输出引脚。
以下配合图式对本发明连接器的引脚连接测试系统及其方法做进一步说明，请先参阅图1，图1为本发明连接器的引脚连接测试系统的系统方框图，应用在边界扫描的测试环境下，此系统包含：待测单元110及测试单元120。其中，待测单元110具有连接器111，此连接器111包含多个连接引脚，每一连接引脚具有相应的待测信号。在实际实施上，所述待测信号可由设置在待测单元110上的JTAG装置、中央处理器等等所产生。另外，所述连接器111可以是各种插槽，例如：外部元件互连(Peripheral Component Interconnect,PCI)、PCIe(PCI Express)、双列直插式存储器模块(Dual In-line Memory Module,DIMM)、小外形双列直插式存储器模块(Small Outline Dual In-line Memory Module,SODIMM)等等。
至于在测试单元120的部分，其包含：解多路复用器121(Demultiplexer,DEMUX)、模数转换器122、微控制器123及可编程逻辑元件124。其中，解多路复用器121电性连接所述连接器111，用以选择将来自连接器111的待测信号传送至第一线路151或第二线路152。在实际实施上，可选择型号如：“74CBTLV3257”的电子元件作为解多路复用器121，另外，实际上，解多路复用器121与可编程逻辑元件124之间存在信道选择信号线(图中未示)，此信道选择信号线一端电性连接可编程逻辑元件124的输入输出引脚，另一端则电性连接解多路复用器121的选择引脚，以“74CBTLV3257”的电子元件为例即为：“pin 1”。可编程逻辑元件124会通过此信道选择信号线控制解多路复用器121将待测信号传送至第一线路151或第二线路152。要补充说明的是，解多路复用器与多路复用器(Mult iplexer,MUX)的差别仅在于数据流的方向不同，前者是一输入端对多输出端；后者是多输入端对一输入端。
模数转换器122(Analogto Digital Converter,ADC)具有一组模拟输入引脚电性连接第一线路151，用以将待测信号转换为相应的数字电压值。简单地说，模数转换器122是用于将模拟形式的连续信号转换为数字形式的离散信号的元件。
微控制器123电性连接模数转换器122，用以将数字电压值编码转换为N位输出至可编程逻辑元件124，其中，N为正整数。在实际实施上，假设转换为8位，代表N等于8，而微控制器123与可编程逻辑元件124之间需要电性连接八条导线以传送这8位的数字电压值，具体来说，这八条导线会电性连接在可编程逻辑元件124的输入输出引脚。
可编程逻辑元件124具有一组输入输出引脚，其中，通过K个引脚电性连接解多路复用器121以控制解多路复用器121选择第一线路151或第二线路152、通过M个引脚电性连第二线路152以读取每一待测信号的状态，以及通过N个引脚电性连接微控制器123以读取N位的数字电压值，其中，上述的K及M皆为正整数。当待测信号为输入输出互连信号时，执行边界扫描互连测试以检测每一待测信号的状态并产生连接信息，举例来说，将每一待测信号的电位记录在连接信息、记录每一待测信号是否存在短路、开路的情况等等。接着，当待测信号为电源信号或上拉信号时，控制解多路复用器121选择第一线路151，并且自微控制器123读取数字电压值，当读取到的数字电压值为数值零时，产生第一开路信息，举例来说，第一开路信息可为记载文字“电源信号或上拉信号为开路状态”的信息。接下来，当待测信号为接地信号或下拉信号时，控制解多路复用器121选择第二线路152，并且执行边界扫描读取对应所述待测信号的电位状态，当读取到的电位状态不为低电位时，产生第二开路信息，举例来说，第二开路信息为记载文字“接地信号或下拉信号为开路状态”的信息。在实际实施上，可编程逻辑元件124在待测信号为上拉信号且读取到的数字电压值不为数值零之后，可控制解多路复用器121由第一线路151选择切换至第二线路152，并且执行边界扫描互连测试以根据所述M个引脚读取每一待测信号的状态，用以检测连接器111的连接引脚之间是否存在短路。除此之外，可编程逻辑元件124在待测信号为下拉信号且读取到的电位状态不为高电位之后，亦可执行边界扫描互连测试以根据所述M个引脚读取每一待测信号的状态，用以检测连接器111的连接引脚之间是否存在短路。在具体实施时，所述可编程逻辑元件124可为复杂可编程逻辑装置(Complex Programmable Logic Device,CPLD)、现场可编程逻辑门阵列(Field-Programmable Gate Array,FPGA)等等。
接着，请参阅图2A及图2B，图2A及图2B为本发明连接器的引脚连接测试方法的方法流程图，应用在边界扫描的测试环境下，其步骤包括：提供待测单元110，此待测单元110具有连接器111，所述连接器111包含多个连接引脚，每一连接引脚具有相应的待测信号(步骤210)；提供测试单元120，此测试单元120通过连接器111与待测单元110电性连接，用以接收待测信号(步骤220)；测试单元120在待测信号为输入输出互连信号时，执行边界扫描互连测试以检测每一待测信号的状态并产生连接信息(步骤230)；测试单元120在待测信号为电源信号或上拉信号时，将待测信号传送至第一线路151，用以将待测信号转换为数字电压值，当数字电压值为数值零时，产生第一开路信息(步骤240)；测试单元120在待测信号为接地信号或下拉信号时，将待测信号传送至第二线路152，用以执行边界扫描读取对应所述待测信号的电位状态，当电位状态不为低电位时，产生第二开路信息(步骤250)。通过上述步骤，即可通过JTAG指令控制可编程逻辑元件124，以便驱动解多路复用器121将来自连接器111的待测信号传送至第一线路151或第二线路152，当传送至第一线路151时，将待测信号进行模数转换及编码后，传送至可编程逻辑元件124的输入输出引脚以供读取，当传送至第二线路152时，读取与第二线路152电性连接的输入输出引脚的状态，接着，根据待测信号及读取到的输入输出引脚产生相应的测试结果。
另外，在步骤240之后，测试单元120还可在待测信号为上拉信号且读取到的数字电压值不为数值零之后，将待测信号由第一线路151切换传送至第二线路152，并且执行边界扫描互连测试以读取每一待测信号的状态，用以检测连接引脚之间是否存在短路(步骤241)；以及在步骤250之后，测试单元120可在待测信号为下拉信号且读取到的电位状态不为高电位之后，执行边界扫描互连测试以读取每一待测信号的状态，用以检测连接引脚之间是否存在短路(步骤251)。要补充说明的是，在实际实施上，待测单元110及测试单元120具有JTAG接口，用以接收来自终端的JTAG指令，使终端能够根据此JTAG指令控制测试单元120，以及读取经由第二线路152传送的待测信号的状态，例如：高电位(High)或低电位(Low)。
以下配合图3及图4以实施例的方式进行如下说明，请先参阅图3，图3为应用本发明以JTAG指令控制可编程逻辑元件的示意图。在实际实施中，执行边界扫描互连测试时，通过JTAG指令控制可编程逻辑元件124的输入输出引脚(I/Opin)以抓取各引脚的值，并且与待测单元110输出的值进行比对，倘若两者相同代表没有短路、开路等情况发生。以下分别针对待测信号为“输入输出互连信号”、“电源信号”、“上拉信号”、“下拉信号”及“接地信号”的流程进行说明：
一、“输入输出互连信号”
1.假设测试单元120的解多路复用器121经由连接器111与JTAG装置310电性连接，欲根据JTAG装置310发出的待测信号测试引脚连接状态时，此处所提及的待测信号的类型即为输入输出互连信号。
2.终端300使用JTAG指令控制可编程逻辑元件124，例如：根据边界扫描描述语言(Boundary Scan Description Language,BSDL)发送“Extest”指令(如：“11010101”)，使可编程逻辑元件124进入边界扫描模式。
3.终端300使用JTAG指令传送数据给可编程逻辑元件124的边界扫描寄存器(Register)，预设传送的数据全部为“1”，全部为“1”表示所有输出输入引脚均为输入模式。在实际实施中，可编程逻辑元件124的每个输入输出引脚在边界扫描寄存器中，都有一个元件(Cell)对应，输入输出引脚可设置为输入模式、输出模式，以及设置输出的值(如：“0”或“1”)。因此，通过控制可编程逻辑元件124的边界扫描寄存器，可以设置可编程逻辑元件124的输入输出引脚的模式，其中，在设置为输入模式的时，边界扫描寄存器会记录外部输入输出引脚的值，(如：“0”或“1”)。
4.将解多路复用器121切换到第二线路152，此第二线路152电性连接可编程逻辑元件124的输入输出引脚中的K个引脚，如此一来，JTAG装置310发出的待测信号即可传送至可编程逻辑元件124的输入输出引脚。
5.然后，终端300可通过JTAG接口301读取边界扫描寄存器中对应K个引脚的元件(Cell)，也就是从其中抓取相应的值，例如：“0”或“1”，用以比对待测信号和抓取到的值是否相同，倘若相同代表通过测试，反之则代表存在故障点，并且根据比对结果产生相应的连接信息，例如：记载待测信号和所有抓取到的值。
二、“电源信号”或“上拉信号”
1.假设测试单元120的解多路复用器121电性连接到待测单元110的电源(如：3.3V)，代表待测信号为电源信号；假设电性连接到上拉信号则代表待测信号为上拉信号。
2.终端300使用JTAG指令控制可编程逻辑元件124，根据边界扫描描述语言发送“Extest”指令，使可编程逻辑元件124进入边界扫描模式。
3.终端300使用JTAG指令传送数据给可编程逻辑元件124的边界扫描寄存器，用以在连接解多路复用器121的可编程逻辑元件124的引脚(即：输入输出引脚中的K个引脚)设定相应的值，使解多路复用器121切换到第一线路151。
4.使用可编程逻辑元件124上的8个输入输出引脚作为指令码，并且将指令码发送至微控制器123，举例来说，假设欲请求读取模数转换器122的第5个引脚(ADpin)的值，那么所述8个输入输出引脚的值可设置为“00000101”，表示欲读取第5个引脚的编码。
5.微控制器123使用积体电路之间(Inter-Integrated Circuit,IIC)控制模数转换器122，用以从模数转换器122读取数字电压值并保存起来，以及将数字电压值以8位编码，以便将此编码输出到可编程逻辑元件124的8个输入输出引脚上，举例来说，编码为“00000000”表示0V；编码为“11111111”表示3.3V；编码为“10000000”表示1.67V等等。
6.最后，终端300使用JTAG接口301传送JTAG指令以读取边界扫描寄存器的值，用以将微控制器123回传的8位编码提取出来，以便确认电压是否正常，倘若电压为0V代表开路，产生相应的第一开路信息，如：以文字呈现“电源信号为开路状态”或“上拉信号为开路状态”。
三、“下拉信号”或“接地信号”
1.假设测试单元120的解多路复用器121电性连接到待测单元110的接地，代表待测信号为接地信号；假设电性连接到下拉信号则代表待测信号为下拉信号。
2.终端300使用JTAG指令控制可编程逻辑元件124，根据边界扫描描述语言发送“Extest”指令，使可编程逻辑元件124进入边界扫描模式。
3.终端300使用JTAG指令传送数据给可编程逻辑元件124的边界扫描寄存器，预设传送的数据全部为“1”用以将输出输入引脚均为输入模式。
4.将解多路复用器121切换到第二线路152，此第二线路152电性连接可编程逻辑元件124的输入输出引脚中的K个引脚，如此一来，待测信号即可传送至可编程逻辑元件124的输入输出引脚。
5.然后，终端300可通过JTAG接口301读取边界扫描寄存器中对应K个引脚的电位状态，例如：“0”(Low)或“1”(High)，假设读取到电位状态不为低电位，即：“0”(Low)，产生相应的第二开路信息，例如：以文字呈现“接地信号为开路状态”或“下拉信号为开路状态”。
特别要说明的是，假设接收到的待测信号为上拉信号且读取到的数字电压值不为数值零之后，可将待测信号由第一线路151切换传送至第二线路152，并且执行边界扫描互连测试以读取每一待测信号的状态，用以检测连接器111的连接引脚之间是否存在短路；假设接收到的待测信号为下拉信号且读取到的电位状态不为高电位之后，则可执行边界扫描互连测试以读取每一待测信号的状态，用以检测连接器111的连接引脚之间是否存在短路。
在实际实施上，第一线路151电性连接下拉电阻320的一端，而下拉电阻320的另一端则接地，而且下拉电阻320的电阻值至少为1M欧姆。如此一来，当电源信号或上拉信号存在开路时，下拉电阻320的存在会使模数转换器122转换出的数字电压值为数值零，因此能够作为电源信号或上拉信号是否开路的判断依据。另外，所述终端130为计算机设备，如：个人电脑、笔记型电脑、便携式装置、智能手机等等，其可借由JTAG接口301传送JTAG指令控制可编程逻辑元件124，以及读取可编程逻辑元件124的输入输出引脚，如：通用型的输入输出(General-Purpose Input/Output,GPIO)。所述终端300亦可由使用者直接指定或执行电路分析来判断接收到的待测信号为输入输出互连信号、电源信号、上拉信号、接地信号或下拉信号，并且根据判断结果产生相应的JTAG指令以传送至JTAG接口301，用控制测试单元120的可编程逻辑元件124，以及读取可编程逻辑元件124的输入输出引脚。
如图4所示意，图4为应用本发明测试存储器插槽的示意图。假设连接器为240pin存储器插槽420，其与中央处理器410、接地线及电源线等电性连接。在此例中，由于连接器具有240个引脚/管脚，代表存在240个待测信号，因此，测试单元120的边界扫描I/O扩展连接器430同样需要240个引脚，以便通过排线或转接卡与240pin存储器插槽420电性连接。接着，边界扫描I/O扩展连接器430同样通过240条导线分别电性连接至多个解多路复用器121，以型号“74CBTLV3257”的解多路复用器IC 401为例，由于其内部提供四组解多路复用器121，所以可使用60个解多路复用器IC 401完全对应这240条导线作为输入端，除此之外，这60个解多路复用器IC 401与可编程逻辑元件124及模数转换IC 402之间，如图4所示意，同样存在用以传送待测信号的240个导线，用以作为解多路复用器IC 401的输出端。在实际实施上，以型号“MAX1038”的模数转换IC 402为例，其内部具有10组模数转换器122，所以可使用24个模数转换IC 402对来自所有解多路复用器IC 401的240条导线进行模数转换。如此一来，即可根据待测信号的类型，例如：“输入输出互连信号”、“电源信号”、“上拉信号”、“下拉信号”及“接地信号”等，如上述图3的说明执行相应的流程。
综上所述，可知本发明与现有技术之间的差异在于通过JTAG指令控制可编程逻辑元件124，以便驱动解多路复用器121将来自连接器111的待测信号传送至第一线路151或第二线路152，当传送至第一线路151时，将待测信号进行模数转换及编码后，传送至可编程逻辑元件124的输入输出引脚以供读取，当传送至第二线路152时，读取与第二线路152电性连接的输入输出引脚的状态，接着，根据待测信号及读取到的输入输出引脚产生相应的测试结果，借由此技术手段可以解决现有技术所存在的问题，进而达成提高连接器引脚的连接状态的便利性的技术功效。
虽然本发明以前述的实施例说明如上，然其并非用以限定本发明，任何本发明所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的专利保护范围须视本说明书所附的权利要求书所界定者为准。

Claims (10)

1.一种连接器的引脚连接测试系统，应用在边界扫描的测试环境下，该系统包含：
待测单元，该待测单元具有连接器，该连接器包含多个连接引脚，每一连接引脚具有相应的待测信号；以及
测试单元，用以通过该连接器与该待测单元电性连接，该测试单元包含：
至少一解多路复用器，每一解多路复用器电性连接该连接器，用以选择将来自该连接器的所述待测信号传送至第一线路或第二线路；
至少一模数转换器，每一模数转换器具有一组模拟输入引脚电性连接该第一线路，用以将所述待测信号转换为相应的数字电压值；
微控制器，该微控制器电性连接所述模数转换器，用以将所述数字电压值编码转换为N位输出，其中N为正整数；以及
可编程逻辑元件，该可编程逻辑元件具有一组输入输出引脚，其中，通过K个引脚电性连接所述解多路复用器以控制所述解多路复用器选择该第一线路或该第二线路、通过M个引脚电性连该第二线路以读取每一待测信号的状态，以及通过N个引脚电性连接该微控制器以读取N位的所述数字电压值，当所述待测信号为输入输出互连信号时，执行边界扫描互连测试以检测每一待测信号的状态并产生连接信息，当所述待测信号为电源信号或上拉信号时，控制所述解多路复用器选择该第一线路，并且从该微控制器读取该数字电压值，当读取到的该数字电压值为数值零时，产生第一开路信息，当所述待测信号为接地信号或下拉信号时，控制所述解多路复用器选择该第二线路，并且执行边界扫描读取对应所述待测信号的电位状态，当该电位状态不为低电位时，产生第二开路信息，其中，K及M为正整数。
2.如权利要求1所述的连接器的引脚连接测试系统，其特征在于，该第一线路电性连接下拉电阻的一端，该下拉电阻的另一端接地，该下拉电阻的电阻值至少为1M欧姆。
3.如权利要求1所述的连接器的引脚连接测试系统，其特征在于，该可编程逻辑元件在所述待测信号为上拉信号且读取到的该数字电压值不为数值零之后，控制所述解多路复用器由该第一线路选择切换至该第二线路，并且执行该边界扫描互连测试以根据所述M个引脚读取每一待测信号的状态，用以检测所述连接引脚之间是否存在短路。
4.如权利要求1所述的连接器的引脚连接测试系统，其特征在于，该可编程逻辑元件在所述待测信号为下拉信号且读取到的该电位状态不为高电位之后，执行该边界扫描互连测试以根据所述M个引脚读取每一待测信号的状态，用以检测所述连接引脚之间是否存在短路。
5.如权利要求1所述的连接器的引脚连接测试系统，其特征在于，该可编程逻辑元件及该待测单元具有联合测试工作群组接口，用以接收来自终端的JTAG指令，使该终端能够根据该JTAG指令控制该组输入输出引脚，以及读取所述M个引脚的状态。
6.一种连接器的引脚连接测试方法，应用在边界扫描的测试环境下，其步骤包括：
提供待测单元，该待测单元具有连接器，该连接器包含多个连接引脚，每一连接引脚具有相应的待测信号；
提供测试单元，该测试单元通过该连接器与该待测单元电性连接，用以接收所述待测信号；
该测试单元在所述待测信号为输入输出互连信号时，执行边界扫描互连测试以检测每一待测信号的状态并产生连接信息；
该测试单元在所述待测信号为电源信号或上拉信号时，将所述待测信号传送至第一线路，用以将所述待测信号转换为数字电压值，当该数字电压值为数值零时，产生第一开路信息；以及
该测试单元在所述待测信号为接地信号或下拉信号时，将所述待测信号传送至第二线路，用以执行边界扫描读取对应所述待测信号的电位状态，当该电位状态不为低电位时，产生第二开路信息。
7.如权利要求6所述的连接器的引脚连接测试方法，其特征在于，该方法还包含该测试单元在所述待测信号为上拉信号且读取到的该数字电压值不为数值零之后，将所述待测信号由该第一线路切换传送至该第二线路，并且执行该边界扫描互连测试以读取每一待测信号的状态，用以检测所述连接引脚之间是否存在短路的步骤。
8.如权利要求6所述的连接器的引脚连接测试方法，其特征在于，该方法还包含该测试单元在所述待测信号为下拉信号且读取到的该电位状态不为高电位之后，执行该边界扫描互连测试以读取每一待测信号的状态，用以检测所述连接引脚之间是否存在短路的步骤。
9.如权利要求6所述的连接器的引脚连接测试方法，其特征在于，该待测单元及该测试单元具有联合测试工作群组接口，用以接收来自终端的JTAG指令，使该终端能够根据该JTAG指令控制该测试单元，以及读取所述待测信号的状态。
10.如权利要求9所述的连接器的引脚连接测试方法，其特征在于，该终端执行电路分析以判断所述待测信号为输入输出互连信号、电源信号、上拉信号、接地信号或下拉信号，并且根据判断结果产生相应的该JTAG指令以传送至该JTAG接口，用控制该测试单元。
CN201711293008.1A 2017-12-08 2017-12-08 连接器的引脚连接测试系统及其方法 Active CN109901002B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201711293008.1A CN109901002B (zh) 2017-12-08 2017-12-08 连接器的引脚连接测试系统及其方法
US16/009,888 US10585141B2 (en) 2017-12-08 2018-06-15 Pin connection testing system for connector, and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711293008.1A CN109901002B (zh) 2017-12-08 2017-12-08 连接器的引脚连接测试系统及其方法

Publications (2)

Publication Number Publication Date
CN109901002A true CN109901002A (zh) 2019-06-18
CN109901002B CN109901002B (zh) 2021-07-02

Family

ID=66696660

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711293008.1A Active CN109901002B (zh) 2017-12-08 2017-12-08 连接器的引脚连接测试系统及其方法

Country Status (2)

Country Link
US (1) US10585141B2 (zh)
CN (1) CN109901002B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110261717A (zh) * 2019-07-15 2019-09-20 立讯精密工业（滁州）有限公司 一种连接器组件测试电路及其测试方法
CN110940911A (zh) * 2019-12-23 2020-03-31 东莞市联纲光电科技有限公司 一种连接头测试方法和装置
CN111966033A (zh) * 2020-07-17 2020-11-20 苏州浪潮智能科技有限公司 一种高密连接器连接状态的检测系统
CN112462245A (zh) * 2019-09-09 2021-03-09 英业达科技有限公司 边界扫描互联线路的生成方法与装置
CN112462246A (zh) * 2019-09-09 2021-03-09 英业达科技有限公司 边界扫描测试系统及其方法
CN112630621A (zh) * 2020-12-16 2021-04-09 北京集创北方科技股份有限公司 一种引脚短路检测电路及检测方法
CN113655263A (zh) * 2021-07-22 2021-11-16 广芯微电子（广州）股份有限公司 一种芯片设计的信号连接电压检测方法、装置及存储介质
CN113806146A (zh) * 2020-06-15 2021-12-17 英业达科技有限公司 测试转接卡设计系统及其方法
CN115168239A (zh) * 2022-09-06 2022-10-11 中国汽车技术研究中心有限公司 识别jtag调试引脚的方法、设备和存储介质
TWI828439B (zh) * 2022-11-24 2024-01-01 英業達股份有限公司 無jtag串接測試電路板的dimm插槽測試系統及其方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111752777A (zh) * 2020-05-29 2020-10-09 苏州市运泰利自动化设备有限公司 接口设备的功能测试系统及方法
CN113985321B (zh) * 2021-12-27 2022-04-05 成都万创科技股份有限公司 一种带智能自学习能力的线缆连通性能测试装置和方法
CN115617591B (zh) * 2022-11-18 2023-11-03 北京万里红科技有限公司 通路断开测试方法、系统、测试治具、测试主机及介质
CN117452190A (zh) * 2023-12-22 2024-01-26 合肥联宝信息技术有限公司 一种信号测试电路、方法及存储介质

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0388790A2 (en) * 1989-03-24 1990-09-26 Motorola, Inc. Method and apparatus for testing high pin count integrated circuits
JPH0566248A (ja) * 1991-09-06 1993-03-19 Fujitsu Ltd ３ステート回路のピンスキヤンイン方式
CN1503132A (zh) * 2002-11-21 2004-06-09 ��ʢ���ӹɷ����޹�˾ 计算机主机板输出入端口的测试装置
CN101697003A (zh) * 2009-11-06 2010-04-21 烽火通信科技股份有限公司 一种短路检测方法和短路检测装置
CN101987581A (zh) * 2009-07-30 2011-03-23 丰田自动车株式会社 能用来自外部电源的电力充电的车辆和控制车辆充电的方法
CN102209903A (zh) * 2008-11-14 2011-10-05 泰拉丁公司 用于检测开路的电源和接地引脚的快速开路电路检测方法
CN102567167A (zh) * 2010-12-09 2012-07-11 鸿富锦精密工业（深圳）有限公司 mSATA接口测试卡及测试系统
CN202735479U (zh) * 2012-09-11 2013-02-13 中国电子科技集团公司第三十八研究所 一种可扩展型边界扫描测试系统
CN203606449U (zh) * 2013-10-23 2014-05-21 延锋伟世通汽车电子有限公司 用于电子产品连接器管脚间短路测量的装置
CN103913668A (zh) * 2014-03-21 2014-07-09 东风商用车有限公司 一种ad信号或开关信号的处理及其诊断电路
CN104678237A (zh) * 2013-11-28 2015-06-03 英业达科技有限公司 差分信号测试系统及其方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7102555B2 (en) * 2004-04-30 2006-09-05 Xilinx, Inc. Boundary-scan circuit used for analog and digital testing of an integrated circuit
US7138820B2 (en) * 2004-04-30 2006-11-21 Xilinx, Inc. System monitor in a programmable logic device
US7406642B1 (en) * 2005-10-03 2008-07-29 Altera Corporation Techniques for capturing signals at output pins in a programmable logic integrated circuit
US9874607B1 (en) * 2016-03-24 2018-01-23 Altera Corporation Method and apparatus for using programmable logic circuitry to test on-chip analog-to-digital converter

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0388790A2 (en) * 1989-03-24 1990-09-26 Motorola, Inc. Method and apparatus for testing high pin count integrated circuits
JPH0566248A (ja) * 1991-09-06 1993-03-19 Fujitsu Ltd ３ステート回路のピンスキヤンイン方式
CN1503132A (zh) * 2002-11-21 2004-06-09 ��ʢ���ӹɷ����޹�˾ 计算机主机板输出入端口的测试装置
CN102209903A (zh) * 2008-11-14 2011-10-05 泰拉丁公司 用于检测开路的电源和接地引脚的快速开路电路检测方法
CN101987581A (zh) * 2009-07-30 2011-03-23 丰田自动车株式会社 能用来自外部电源的电力充电的车辆和控制车辆充电的方法
CN101697003A (zh) * 2009-11-06 2010-04-21 烽火通信科技股份有限公司 一种短路检测方法和短路检测装置
CN102567167A (zh) * 2010-12-09 2012-07-11 鸿富锦精密工业（深圳）有限公司 mSATA接口测试卡及测试系统
CN202735479U (zh) * 2012-09-11 2013-02-13 中国电子科技集团公司第三十八研究所 一种可扩展型边界扫描测试系统
CN203606449U (zh) * 2013-10-23 2014-05-21 延锋伟世通汽车电子有限公司 用于电子产品连接器管脚间短路测量的装置
CN104678237A (zh) * 2013-11-28 2015-06-03 英业达科技有限公司 差分信号测试系统及其方法
CN103913668A (zh) * 2014-03-21 2014-07-09 东风商用车有限公司 一种ad信号或开关信号的处理及其诊断电路

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110261717A (zh) * 2019-07-15 2019-09-20 立讯精密工业（滁州）有限公司 一种连接器组件测试电路及其测试方法
CN112462246A (zh) * 2019-09-09 2021-03-09 英业达科技有限公司 边界扫描测试系统及其方法
CN112462245B (zh) * 2019-09-09 2022-08-19 英业达科技有限公司 边界扫描互联线路的生成方法与装置
CN112462245A (zh) * 2019-09-09 2021-03-09 英业达科技有限公司 边界扫描互联线路的生成方法与装置
CN110940911B (zh) * 2019-12-23 2022-04-12 联纲光电科技股份有限公司 一种连接头测试方法和装置
CN110940911A (zh) * 2019-12-23 2020-03-31 东莞市联纲光电科技有限公司 一种连接头测试方法和装置
CN113806146A (zh) * 2020-06-15 2021-12-17 英业达科技有限公司 测试转接卡设计系统及其方法
CN113806146B (zh) * 2020-06-15 2023-09-01 英业达科技有限公司 测试转接卡设计系统及其方法
CN111966033B (zh) * 2020-07-17 2021-09-28 苏州浪潮智能科技有限公司 一种高密连接器连接状态的检测系统
CN111966033A (zh) * 2020-07-17 2020-11-20 苏州浪潮智能科技有限公司 一种高密连接器连接状态的检测系统
CN112630621A (zh) * 2020-12-16 2021-04-09 北京集创北方科技股份有限公司 一种引脚短路检测电路及检测方法
CN112630621B (zh) * 2020-12-16 2023-04-28 北京集创北方科技股份有限公司 一种引脚短路检测电路及检测方法
CN113655263A (zh) * 2021-07-22 2021-11-16 广芯微电子（广州）股份有限公司 一种芯片设计的信号连接电压检测方法、装置及存储介质
CN115168239A (zh) * 2022-09-06 2022-10-11 中国汽车技术研究中心有限公司 识别jtag调试引脚的方法、设备和存储介质
TWI828439B (zh) * 2022-11-24 2024-01-01 英業達股份有限公司 無jtag串接測試電路板的dimm插槽測試系統及其方法

Also Published As

Publication number Publication date
US10585141B2 (en) 2020-03-10
CN109901002B (zh) 2021-07-02
US20190178934A1 (en) 2019-06-13

Similar Documents

Publication Publication Date Title
CN109901002A (zh) 连接器的引脚连接测试系统及其方法
CN104459400B (zh) 用于自容式触摸屏的检测电路和检测方法
CN201247297Y (zh) 一种多芯电缆连接线测试装置
CN101937038A (zh) 智能多芯电缆线束检测装置
CN203054052U (zh) 一种用于数据采集器校准的多路程控开关
US9619000B2 (en) Board, board apparatus and method for interconnection of boards
CN105425044A (zh) 矩阵自动阻抗测试仪及测试方法
CN104316814A (zh) 一种飞行器电缆插接状态自动化检测系统
CN101145805B (zh) 一种带上拉电阻输入信号线的测试装置和方法
CN109062099A (zh) Dsp芯片选择电路及相关设备
CN214540463U (zh) 一种多路信号切换检测的继电器板
CN112834966B (zh) 卫星电接口自动化测试系统
CN111060811A (zh) 一种芯片脚位识别模组及其识别方法
CN211375588U (zh) 一种多调试接口切换电路
CN208953913U (zh) Dsp芯片选择电路、装置、控制系统及电器设备
CN211979117U (zh) 一种芯片脚位识别模组
CN207380172U (zh) 一种双冗余等电位电缆网混线测试装置
CN102346701A (zh) Cpu电源测试系统
CN208297649U (zh) 一种线缆测试仪
CN207541221U (zh) 使用usb且具电压可调功能的jtag控制装置
CN110118921B (zh) 集成电路输入端测试装置及集成电路
CN113933566B (zh) 程控接线盒
CN104714141A (zh) 一种顶针板测试系统与方法
CN220367596U (zh) 一种jtag菊花链拓扑结构和jtag调试系统
KR102601061B1 (ko) 브레이크 아웃 박스

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant