CN113806146A - 测试转接卡设计系统及其方法 - Google Patents
测试转接卡设计系统及其方法 Download PDFInfo
- Publication number
- CN113806146A CN113806146A CN202010541849.5A CN202010541849A CN113806146A CN 113806146 A CN113806146 A CN 113806146A CN 202010541849 A CN202010541849 A CN 202010541849A CN 113806146 A CN113806146 A CN 113806146A
- Authority
- CN
- China
- Prior art keywords
- tested
- interface
- pins
- preset
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
- G01R31/2808—Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2815—Functional tests, e.g. boundary scans, using the normal I/O contacts
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明公开了一种测试转接卡设计系统,其通过将待测主板上的待测电路按照模块类型进行划分,形成多个待测模块,每一待测模块对应一待测接口;依据每一待测接口所包括的待测引脚与标准通用转接卡的预设接口的规格数据,选择出该待测接口对应的预设接口,预设接口的规格数据符合市售缆线的连接器规格,被选择的预设接口其所包括的预设引脚完全覆盖其对应的待测接口所包括的待测引脚,被选择的预设接口所包括的预设引脚数量大于或等于其对应的待测接口所包括的待测引脚数量;以及基于选择结果与划分结果输出生产测试转接卡所需的设计数据。
Description
技术领域
本发明涉及一种设计系统及其方法,特别是测试转接卡设计系统及其方法。
背景技术
边界扫描测试因其具有测试覆盖率高、测试时间短、故障定位精确等优势,已经逐步发展成为主板出厂前的一个重要的测试手段。目前,当某一主板欲进行边界扫描测试时,需针对其所有待测非标准接口设计测试转接卡,以将其转接至标准边界扫描测试(BSI)开发测试夹具。
由于测试转接卡的设计需要求产线维护人员熟悉标准BSI开发测试夹具的原始功能逻辑与设计,为避免暴露标准BSI开发测试夹具的原始功能逻辑与设计的风险,因此,仅能由公司内部研发人员进行转接卡的设计,难以将转接卡的设计工作外包。
此外,基于标准BSI开发测试夹具的接口设计,若标准BSI开发测试夹具使用转接卡直接连接可能存在机构干扰问题,进而面临可能多个接口引脚序列相同,却要设计出多个转接卡的局面。在此情况下,若不使用转接卡直接连接标准BSI开发测试夹具,则需要使用各种非标准引脚对引脚(PIN-TO-PIN)缆线连接转接卡与标准BSI开发测试夹具,然而,针对各厂家主板非标准接口订制非标准引脚对引脚缆线存在价格昂贵以及涉及智能财产权限制的问题。因此,实有必要提出改进的技术手段,来解决此问题。
发明内容
本发明公开一种测试转接卡设计系统及其方法。
首先,本发明公开一种测试转接卡设计系统,其包括:数据库、接收模块、划分模块、选择模块与输出模块,划分模块连接接收模块,选择模块连接划分模块与数据库,输出模块连接划分模块、选择模块与数据库。其中,数据库用以储存标准通用转接卡的多个预设接口的规格数据,其中,标准通用转接卡连接标准边界扫描测试开发测试夹具,该些预设接口的规格数据符合市售缆线的连接器规格;接收模块用以接收待测主板的设计布局;划分模块用以基于待测主板的设计布局将待测主板上的待测电路按照模块类型进行划分,形成多个待测模块,其中,每一待测模块对应一待测接口,每一待测接口包括不同种类的待测引脚;选择模块用以依据每一待测接口所包括的该些待测引脚与该些预设接口的规格数据,选择出每一待测接口对应的预设接口,其中,被选择的预设接口其所包括的多个预设引脚完全覆盖其对应的待测接口所包括的该些待测引脚,被选择的预设接口所包括的该些预设引脚的数量大于或等于其对应的待测接口所包括的该些待测引脚的数量;输出模块用以基于选择模块的选择结果与划分模块的划分结果输出生产待测主板对应的测试转接卡所需的设计数据。
此外,本发明公开一种测试转接卡设计方法,其包括以下步骤:储存标准通用转接卡的多个预设接口的规格数据,其中,标准通用转接卡连接标准边界扫描测试开发测试夹具,该些预设接口的规格数据符合市售缆线的连接器规格;接收待测主板的设计布局;基于待测主板的设计布局将待测主板上的待测电路按照模块类型进行划分,形成多个待测模块,其中,每一待测模块对应一待测接口,每一待测接口包括不同种类的待测引脚;依据每一待测接口所包括的该些待测引脚与该些预设接口的规格数据,选择出每一待测接口对应的预设接口,其中,被选择的预设接口其所包括的多个预设引脚完全覆盖其对应的待测接口所包括的该些待测引脚,被选择的预设接口所包括的该些预设引脚的数量大于或等于其对应的待测接口所包括的该些待测引脚的数量;以及基于选择结果与划分结果输出生产待测主板对应的测试转接卡所需的设计数据。
本发明所公开的系统与方法如上,与现有技术的差异在于本发明是通过将待测主板上的待测电路按照模块类型进行划分,形成多个待测模块,每一待测模块对应一待测接口;依据每一待测接口所包括的待测引脚与标准通用转接卡的预设接口的规格数据,选择出每一待测接口对应的预设接口,预设接口的规格数据符合市售缆线的连接器规格,被选择的预设接口其所包括的预设引脚完全覆盖其对应的待测接口所包括的待测引脚,被选择的预设接口所包括的预设引脚数量大于或等于其对应的待测接口所包括的待测引脚数量;以及基于选择结果与划分结果输出生产测试转接卡所需的设计数据。
通过上述的技术手段,本发明可以基于标准通用转接卡的预设接口的规格数据(预设接口的规格数据符合市售缆线的连接器规格),针对不同待测主板仅需单独重新设计测试转接卡,即可使不同待测主板借由设计出来的测试转接卡、市售缆线与标准通用转接卡转接至标准边界扫描测试开发测试夹具,可以解决现有技术所存在的问题。
附图说明
图1为本发明测试转接卡设计系统的一实施例系统方框图。
图2为图1的测试转接卡设计系统执行测试转接卡设计方法的一实施例方法流程图。
附图标记说明:
100 测试转接卡设计系统
110 数据库
120 接收模块
130 划分模块
140 选择模块
150 输出模块
具体实施方式
在说明本发明所公开的测试转接卡设计系统及其方法之前,先对本发明所自行定义的名词作说明,本发明所述的测试转接卡设计系统所包括的数据库、接收模块、划分模块、选择模块与输出模块主要可利用硬件方式来实现,同时可与软件或固件协同运行。其中,在实施中所使用的软件或固件可以被储存在机器可读储存介质上,例如:只读存储器(ROM)、随机存取存储器(RAM)、磁盘储存介质、光储存介质、快闪存储器装置等等,并且可以由一个或多个通用或专用的可编程微处理器执行。在实际实施中,可借由一个或多个通用或专用的可编程微处理器执行机器可读储存介质所储存的软件或固件,以产生本发明所述的划分模块与选择模块。本发明所述的测试转接卡设计方法,可实现于硬件、软件或硬件与软件的组合中,也可在电脑系统中以集中方式实现或以不同元件散布于若干互连的电脑系统的分散方式实现。
此外,本发明所述的数据库、接收模块、划分模块、选择模块与输出模块中任意两个之间可利用无线或有线方式进行信号与数据的传递,其中,无线方式包括利用蓝芽、Zigbee或WiFi。
另外,本发明所公开的测试转接卡设计系统及其方法基于与标准边界扫描测试开发测试夹具连接的标准通用转接卡的设计(即标准通用转接卡的预设接口的规格数据与特殊接口的规格数据)以及可直接利用市售缆线连接标准通用转接卡与测试转接卡的考量,而设计出不同待测主板对应的测试转接卡,使得不同待测主板可借由设计出来的测试转接卡、市售缆线与标准通用转接卡转接至标准边界扫描测试开发测试夹具,可以解决现有技术所存在的问题。其中,标准通用转接卡不需针对不同待测主板重新设计(即标准通用转接卡为通用的),标准通用转接卡可包括至少一个用以与标准边界扫描测试开发测试夹具连接的接口、一个用以与外部电源连接的接口、一个用以与待测主板共地的接口(即标准通用转接卡需与待测主板共地)、多个预设接口与至少一个特殊接口,以及可附加的联合测试行动小组(Joint Test Action Group,JTAG)接口(其用以连接待测主板的JTAG接口);其中,预设接口与特殊接口用以连接利用本发明所公开的测试转接卡设计系统及其方法所设计出来的测试转接卡,基于预设接口与特殊接口的规格数据符合市售缆线的连接器规格以及本发明的技术手段,使得设计出来的测试转接卡可借由市售缆线与标准通用转接卡连接;与标准通用转接卡连接的标准边界扫描测试开发测试夹具可对应多个预设接口和/或该至少一个特殊接口。需注意的是,当标准通用转接卡可连接多个标准边界扫描测试开发测试夹具时,预设接口与特殊接口仅能选择一个标准边界扫描测试开发测试夹具相对应。
此外,本发明所设计出来的测试转接卡可直接与待测主板上的待测接口连接,也可借由市售缆线与标准通用转接卡的预设接口连接,因此,本发明所述的测试转接卡其所需的设计数据包括该测试转接卡所对应直接连的待测接口的规格数据以及间接连接的预设接口/特殊接口的规格数据。
以下将配合图式及实施例来详细说明本发明的实施方式,借此能够对本发明如何应用技术手段来解决技术问题并达成技术功效的实现过程充分理解并据以实施。
请参阅“图1”与“图2”,“图1”为本发明测试转接卡设计系统的一实施例系统方框图,“图2”为“图1”的测试转接卡设计系统执行测试转接卡设计方法的一实施例方法流程图。在本实施例中,测试转接卡设计系统100可包括:数据库110、接收模块120、划分模块130、选择模块140与输出模块150。其中,划分模块130可连接接收模块120,选择模块140可连接划分模块130与数据库110,输出模块150可连接划分模块130、选择模块140与数据库110。
其中,测试转接卡设计系统100所执行的测试转接卡设计方法包括以下步骤:储存标准通用转接卡的多个预设接口的规格数据,其中,标准通用转接卡连接标准边界扫描测试开发测试夹具,该些预设接口的规格数据符合市售缆线的连接器规格(步骤210);接收待测主板的设计布局(步骤220);基于待测主板的设计布局将待测主板上的待测电路按照模块类型进行划分,形成多个待测模块,其中,每一待测模块对应一待测接口,每一待测接口包括不同种类的待测引脚(步骤230);依据每一待测接口所包括的该些待测引脚与该些预设接口的规格数据,选择出每一待测接口对应的预设接口,其中,被选择的预设接口其所包括的多个预设引脚完全覆盖其对应的待测接口所包括的该些待测引脚,被选择的预设接口所包括的该些预设引脚的数量大于或等于其对应的待测接口所包括的该些待测引脚的数量(步骤240);以及基于选择结果与划分结果输出生产待测主板对应的测试转接卡所需的设计数据(步骤250)。
在步骤210中,由于测试转接卡的设计需考量与标准边界扫描测试开发测试夹具连接的标准通用转接卡的设计(即标准通用转接卡的预设接口的规格数据),因此,数据库110可储存有标准通用转接卡的多个预设接口的规格数据。需注意的是,该些预设接口的规格数据符合市售缆线的连接器规格,即表示标准通用转接卡的每一预设接口可借由市售缆线与外部元件(如:本发明所述的测试转接卡)相连接。其中,每一预设接口的规格数据包括该预设接口的预设引脚种类及其数量,预设引脚的种类可为但不限于电源引脚(powerpin)、接地引脚(ground pin)、输入输出引脚(I/O pin)、上拉引脚或下拉引脚。举例而言,数据库110所储存的某一个预设接口的规格数据其包括五个电源引脚、五个接地引脚、一个输入输出引脚、零个上拉引脚以及一个下拉引脚;另一个预设接口的规格数据其包括两个电源引脚、六个接地引脚、十个输入输出引脚(I/O pin)、一个上拉引脚以及一个下拉引脚。
在步骤220中,由于测试转接卡设计系统100可针对不同待测主板进行对应的测试转接卡设计,因此,接收模块120可接收任一待测主板的设计布局,以通过后续程序针对该待测主板设计对应的测试转接卡。
在步骤230中,划分模块130可基于接收模块120所接收的待测主板的设计布局将待测主板上的待测电路按照模块类型进行划分,形成多个待测模块。其中,待测模块可为但不限于电源模块(即供应电源的电路)、上拉模块(即上拉电路,用以将不确定的信号通过一个电阻钳位在高电平的电路)、下拉模块(即下拉电路,用以将不确定的信号通过一个电阻钳位在低电平的电路)或输入输出模块(即具有逻辑运算与逻辑处理功能的电路)。
其中,每一待测模块对应一待测接口,每一待测接口用以直接连接依据后续程序所设计出来的测试转接卡,每一待测接口包括不同种类的待测引脚(即表示每一待测接口包括多个待测引脚),待测引脚的种类可为但不限于电源引脚、接地引脚、输入输出引脚、上拉引脚或下拉引脚。当任一待测引脚为电源引脚时,代表其可连接至对应的待测模块的某一电源电路;当任一待测引脚为接地引脚时,代表其可连接至对应的待测模块的某一接地电路;当任一待测引脚为输入输出引脚时,代表其可连接至对应的待测模块的某一具有逻辑运算与逻辑处理功能的电路;当任一待测引脚为上拉引脚时,代表其可连接至对应的待测模块的某一上拉电路;当任一待测引脚为下拉引脚时,代表其可连接至对应的待测模块的某一下拉电路。
在步骤240中,由于本发明所设计出来的测试转卡可借由市售缆线将待测主板转接至标准通用转接卡,使得待测主板可借由设计出来的测试转接卡、市售缆线与标准通用转接卡转接至标准边界扫描测试开发测试夹具,因此,选择模块140需选择出测试转接卡所要对应连接的预设接口,更详细地说,选择模块140可依据每一待测接口所包括的该些待测引脚与该些预设接口的规格数据,选择出每一待测接口对应的预设接口,其中,被选择的预设接口其所包括的预设引脚完全覆盖其对应的待测接口所包括的待测引脚(即预设引脚的种类及其数量完整涵盖待测引脚的种类及其数量,例如:当某一待测接口所包括的待测引脚的种类及其数量为一个电源引脚、五个接地引脚、八个输入输出引脚、一个上拉引脚以及一个下拉引脚时,被选择的预设接口所包括的预设引脚的种类及其数量可为两个电源引脚、六个接地引脚、十个输入输出引脚一个上拉引脚以及一个下拉引脚),被选择的预设接口所包括的该些预设引脚的数量大于或等于其对应的待测接口所包括的该些待测引脚的数量。利用上述方法,当待测接口不是特殊规格的接口时,选择模块140可选择出每一待测接口对应的预设接口。
在步骤250中,输出模块150可基于选择模块的选择结果与划分模块的划分结果输出生产待测主板对应的测试转接卡所需的设计数据。更详细地说,可借由划分模块130取得测试转接卡其所对应直接连的待测接口的规格数据以及借由选择模块140与数据库110取得测试转接卡其所间接连接的预设接口的规格数据,进而输出生产待测主板对应的测试转接卡所需的设计数据。需注意的是,可依据实际需求(例如:体积最小化或避免机构干扰)将该测试转接卡设计成由多个第一转接卡组合而成,每一第一转接卡对应一个待测接口/待测模块。
通过上述步骤,即可当没有任何一个待测接口为特殊规格的接口时,取得测试转接卡所需的设计数据。但由于各厂主板都在不断开发各自接口模式,不断推进新技术,因此,可能存在待测接口为特殊规格的接口的情况。
当某一待测接口为特殊规格的接口时,可能会使得选择模块130无法依据该待测接口所包括的该些待测引脚与该些预设接口的规格数据,选择出该待测接口对应的预设接口(即任一预设接口的预设引脚的种类及其数量无法完整涵盖该待测接口的待测引脚的种类及其数量);此时,需考量加以利用标准通用转接卡的特殊接口,其中,特殊接口可符合市售缆线的连接器规格。更详细地说,数据库110还可用以储存标准通用转接卡的至少一个特殊接口的规格数据,每一特殊接口的规格数据符合市售缆线的连接器规格;选择模块140还可用以当某一待测接口为特殊规格的接口时,基于至少一个特殊接口的规格数据、该待测接口所包括的该些待测引脚与该些预设接口的规格数据,选择出该待测接口对应的预设接口与特殊接口,其中,被选择的预设接口其所包括的该些预设引脚联合被选择的特殊接口所包括的多个特殊引脚完全覆盖被选择的预设接口其对应的待测接口所包括的该些待测引脚(即被选择的该些预设引脚的种类及其数量联合被选择的该些特殊引脚的种类及其数量完整涵盖对应的该些待测引脚的种类及其数量)。因此,输出模块150可基于选择模块140的选择结果与划分模块130的划分结果输出生产待测主板对应的测试转接卡所需的设计数据。
另外,由于欲进行边界扫描测试的待测主板可能需进行加工才能直接与本发明所设计出来的测试转接卡直接连接,因此,在本实施例中,输出模块150还可用以依据该些待测模块、每一待测模块所具有的待测接口以及每一待测接口所包括的该些待测引脚输出待测主板欲进行边界扫描测试时所需的加工数据,以提供相关人员利用该加工数据配置加工元件(例如:连接器)于待测主板的待测接口上或对待测主板的待测接口进行加工(例如:设计测试垫,以供借由顶针进行测试)。其中,待测主板欲进行边界扫描测试时所需的加工数据包括:每一待测接口所需的测试垫或连接器的设计数据以及某一待测模块为电源模块时所需的上拉电路和/或下拉电路的设计数据(即为了防止电流过大,需在待测模块为电源模块时设计上拉电路和/或下拉电路)。
综上所述,可知本发明与现有技术之间的差异在于通过将待测主板上的待测电路按照模块类型进行划分,形成多个待测模块,每一待测模块对应一待测接口;依据每一待测接口所包括的待测引脚与标准通用转接卡的预设接口的规格数据,选择出该待测接口对应的预设接口,预设接口的规格数据符合市售缆线的连接器规格,被选择的预设接口其所包括的预设引脚完全覆盖其对应的待测接口所包括的待测引脚,被选择的预设接口所包括的预设引脚数量大于或等于其对应的待测接口所包括的待测引脚数量;以及基于选择结果与划分结果输出生产测试转接卡所需的设计数据,借由此技术手段可以解决现有技术所存在的问题,进而达到针对不同待测主板仅需单独重新设计测试转接卡,即可使不同待测主板借由设计出来的测试转接卡、市售缆线与标准通用转接卡转接至标准边界扫描测试开发测试夹具的技术功效。
虽然本发明以前述的实施例公开如上,然其并非用以限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的专利保护范围须视本说明书所附的权利要求书所界定的范围为准。
Claims (8)
1.一种测试转接卡设计系统,其特征在于,包括:
数据库,用以储存标准通用转接卡的多个预设接口的规格数据,其中,该标准通用转接卡连接标准边界扫描测试开发测试夹具,该些预设接口的规格数据符合市售缆线的连接器规格;
接收模块,用以接收待测主板的设计布局;
划分模块,连接该接收模块,用以基于该待测主板的设计布局将该待测主板上的待测电路按照模块类型进行划分,形成多个待测模块,其中,每一该待测模块对应一待测接口,每一该待测接口包括不同种类的待测引脚;
选择模块,连接该划分模块与该数据库,用以依据每一该待测接口所包括的该些待测引脚与该些预设接口的规格数据,选择出每一该待测接口对应的该预设接口,其中,被选择的该预设接口其所包括的多个预设引脚完全覆盖其对应的该待测接口所包括的该些待测引脚,被选择的该预设接口所包括的该些预设引脚的数量大于或等于其对应的该待测接口所包括的该些待测引脚的数量;以及
输出模块,连接该划分模块、该选择模块与该数据库,用以基于该选择模块的选择结果与该划分模块的划分结果输出生产该待测主板对应的测试转接卡所需的设计数据。
2.如权利要求1所述的测试转接卡设计系统,其特征在于,该数据库还用以储存该标准通用转接卡的至少一个特殊接口的规格数据,该至少一个特殊接口的规格数据符合市售缆线的连接器规格;该选择模块还用以当无法依据某一该待测接口所包括的该些待测引脚与该些预设接口的规格数据,选择出该待测接口对应的该预设接口时,基于该至少一个特殊接口的规格数据、该待测接口所包括的该些待测引脚与该些预设接口的规格数据,选择出该待测接口对应的该预设接口与该特殊接口,其中,被选择的该预设接口其所包括的该些预设引脚联合被选择的该特殊接口所包括的多个特殊引脚完全覆盖被选择的该预设接口其对应的该待测接口所包括的该些待测引脚。
3.如权利要求1所述的测试转接卡设计系统,其特征在于,该输出模块还用以依据该些待测模块、每一该待测模块所具有的该待测接口以及每一该待测接口所包括的该些待测引脚输出该待测主板欲进行边界扫描测试时所需的加工数据。
4.如权利要求3所述的测试转接卡设计系统,其特征在于,该待测主板欲进行边界扫描测试时所需的加工数据包括:每一该待测接口所需的测试垫或连接器的设计数据以及某一该待测模块为待测电源模块时所需的上拉电路和/或下拉电路的设计数据。
5.一种测试转接卡设计方法,其特征在于,包括以下步骤:
储存标准通用转接卡的多个预设接口的规格数据,其中,该标准通用转接卡连接标准边界扫描测试开发测试夹具,该些预设接口的规格数据符合市售缆线的连接器规格;
接收待测主板的设计布局;
基于该待测主板的设计布局将该待测主板上的待测电路按照模块类型进行划分,形成多个待测模块,其中,每一该待测模块对应一待测接口,每一该待测接口包括不同种类的待测引脚;
依据每一该待测接口所包括的该些待测引脚与该些预设接口的规格数据,选择出每一该待测接口对应的该预设接口,其中,被选择的该预设接口其所包括的多个预设引脚完全覆盖其对应的该待测接口所包括的该些待测引脚,被选择的该预设接口所包括的该些预设引脚的数量大于或等于其对应的该待测接口所包括的该些待测引脚的数量;以及
基于选择结果与划分结果生产该待测主板对应的测试转接卡所需的设计数据。
6.如权利要求5所述的测试转接卡设计方法,其特征在于,该测试转接卡设计方法还包括以下步骤:
储存该标准通用转接卡的至少一个特殊接口的规格数据,该至少一个特殊接口的规格数据符合市售缆线的连接器规格;以及
当无法依据某一该待测接口所包括的该些待测引脚与该些预设接口的规格数据,选择出该待测接口对应的该预设接口时,基于该至少一个特殊接口的规格数据、该待测接口所包括的该些待测引脚与该些预设接口的规格数据,选择出该待测接口对应的该预设接口与该特殊接口,其中,被选择的该预设接口其所包括的该些预设引脚联合被选择的该特殊接口所包括的多个特殊引脚完全覆盖被选择的该预设接口其对应的该待测接口所包括的该些待测引脚。
7.如权利要求5所述的测试转接卡设计方法,其特征在于,该测试转接卡设计方法还包括以下步骤:依据该些待测模块、每一该待测模块所具有的该待测接口以及每一该待测接口所包括的该些待测引脚输出该待测主板欲进行边界扫描测试时所需的加工数据。
8.如权利要求7所述的测试转接卡设计方法,其特征在于,该待测主板欲进行边界扫描测试时所需的加工数据包括:每一该待测接口所需的测试垫或连接器的设计数据以及某一该待测模块为待测电源模块时所需的上拉电路和/或下拉电路的设计数据。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010541849.5A CN113806146B (zh) | 2020-06-15 | 2020-06-15 | 测试转接卡设计系统及其方法 |
US16/905,785 US20210389368A1 (en) | 2020-06-15 | 2020-06-18 | Design System For Test Adaptor Card And Method Thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010541849.5A CN113806146B (zh) | 2020-06-15 | 2020-06-15 | 测试转接卡设计系统及其方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113806146A true CN113806146A (zh) | 2021-12-17 |
CN113806146B CN113806146B (zh) | 2023-09-01 |
Family
ID=78824030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010541849.5A Active CN113806146B (zh) | 2020-06-15 | 2020-06-15 | 测试转接卡设计系统及其方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20210389368A1 (zh) |
CN (1) | CN113806146B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109116266B (zh) * | 2018-09-05 | 2020-05-26 | 苏州浪潮智能科技有限公司 | 电源模块的测试方法 |
CN115480153A (zh) * | 2021-06-15 | 2022-12-16 | 英业达科技有限公司 | 提高待测试电路板中脚位测试涵盖率系统及其方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080270857A1 (en) * | 2007-04-24 | 2008-10-30 | Yu-Jen Huang | Boundary scan connector test method capable of fully utilizing test i/o modules |
US20090006915A1 (en) * | 2007-06-29 | 2009-01-01 | Lucent Technologies, Inc. | Apparatus and method for embedded boundary scan testing |
CN201654765U (zh) * | 2010-01-12 | 2010-11-24 | 名硕电脑(苏州)有限公司 | 测试装置 |
CN109901002A (zh) * | 2017-12-08 | 2019-06-18 | 英业达科技有限公司 | 连接器的引脚连接测试系统及其方法 |
-
2020
- 2020-06-15 CN CN202010541849.5A patent/CN113806146B/zh active Active
- 2020-06-18 US US16/905,785 patent/US20210389368A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080270857A1 (en) * | 2007-04-24 | 2008-10-30 | Yu-Jen Huang | Boundary scan connector test method capable of fully utilizing test i/o modules |
US20090006915A1 (en) * | 2007-06-29 | 2009-01-01 | Lucent Technologies, Inc. | Apparatus and method for embedded boundary scan testing |
CN201654765U (zh) * | 2010-01-12 | 2010-11-24 | 名硕电脑(苏州)有限公司 | 测试装置 |
CN109901002A (zh) * | 2017-12-08 | 2019-06-18 | 英业达科技有限公司 | 连接器的引脚连接测试系统及其方法 |
Non-Patent Citations (2)
Title |
---|
侯金彪;: "PCI总线与ISA总线转换设计研究", 计算机应用与软件, no. 08 * |
孙国伟;汤霞清;杨国振;: "基于PXI总线的坦克炮控自动测试系统的设计与实现", 计算机测量与控制, no. 10 * |
Also Published As
Publication number | Publication date |
---|---|
CN113806146B (zh) | 2023-09-01 |
US20210389368A1 (en) | 2021-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9310427B2 (en) | High speed tester communication interface between test slice and trays | |
US6571370B2 (en) | Method and system for design verification of electronic circuits | |
CN115210589A (zh) | 一种芯片测试装置及测试方法 | |
US6330622B1 (en) | Direct processor access via an external multi-purpose interface | |
US4704599A (en) | Auxiliary power connector and communication channel control circuit | |
CN109856522B (zh) | 一种测试板和测试系统 | |
US20140164858A1 (en) | Testing apparatus and testing method of electronic device | |
CN113806146B (zh) | 测试转接卡设计系统及其方法 | |
US11828787B2 (en) | Eye diagram capture test during production | |
CN116913368B (zh) | 一种存储芯片的测试系统及测试方法 | |
CN111858197A (zh) | 一种支持多种ssd测试的装置、系统和方法 | |
US9032262B2 (en) | Memory test method, memory test device, and adapter thereof | |
JP6033913B2 (ja) | ユニバーサルテストプラットフォーム及びそのテスト方法 | |
US5859884A (en) | Electric circuit for selectively processing electrical signals | |
CN111290891B (zh) | 计算机系统及测试计算机系统的方法 | |
US11800645B2 (en) | Methods and apparatuses for interfacing microwave circuits | |
US10379139B2 (en) | Methods, systems and devices for testing circuit modules using a microbackplane interface | |
US11854577B2 (en) | Hard disk device simulator, testing system using hard disk device simulators and testing method thereof | |
TW202007997A (zh) | 半導體積體電路測試系統及其半導體積體電路測試裝置 | |
US11315652B1 (en) | Semiconductor chip burn-in test with mutli-channel | |
TW202201228A (zh) | 測試轉接卡設計系統及其方法 | |
CA2356318A1 (en) | Device for testing cables that are provided with plug connectors | |
CN110824330A (zh) | 半导体集成电路测试系统及其半导体集成电路测试装置 | |
WO2023065194A1 (zh) | 测试系统和测试装置 | |
CN220040663U (zh) | 测试装置及测试机箱 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |