JP6033913B2

JP6033913B2 - ユニバーサルテストプラットフォーム及びそのテスト方法

Info

Publication number: JP6033913B2
Application number: JP2015088847A
Authority: JP
Inventors: 建穎 ▲呉▼; 松霖楊
Original assignee: 力成科技股▲分▼有限公司
Priority date: 2015-02-24
Filing date: 2015-04-24
Publication date: 2016-11-30
Anticipated expiration: 2035-04-24
Also published as: CN106199374A; JP2016156798A; TW201631325A; TWI510798B

Description

本発明はテストプラットフォーム及びそのテスト方法に関するものであり、特にユニバーサルテストプラットフォーム及びそのテスト方法に関するものである。

現在チップメーカーはある種類のチップを出荷前のテストを行う時、専門のテスト回路を組み立ててテストしている。

研究開発の仕事では同時に多くのチップを使用する試験員にとって、専門のテスト回路を逐一組み立ててチップをテストする方法はとても面倒で、効率は低く、操作が簡便で、チップのテスト効率が十分に高いテスト装置が急務である。

本発明はユニバーサルテストプラットフォームを提供し、ホスト、コントロールボード、フィールドプログラマブル論理ゲートアレイ（ｆｉｅｌｄ−ｐｒｏｇｒａｍｍａｂｌｅｌｏｇｉｃｇａｔｅａｒｒａｙ）ボード、複数の第二ポート、複数のソケットボード、複数のＮＡＮＤ型フラッシュメモリを備える。コントロールボードはホストに電気的に接続され、且つコントローラと少なくとも一つのマルチデータレートＳＤＲＡＭ（ＳｙｎｃｈｒｏｎｏｕｓＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）と複数の第一ポートを備える。フィールドプログラマブル論理ゲートアレイボードは処理ユニットを備える。前記複数の第二ポートはフィールドプログラマブル論理ゲートアレイボードの向かい合う両側にペアで設置され、且つフィールドプログラマブル論理ゲートアレイボードの片側に位置する各第二ポートは対応する第一ポートに電気的に接続される。各ソケットボードは２つの第三ポートを備え、対応する前記２つの第三ポートにより、フィールドプログラマブル論理ゲートアレイボードのもう片側に位置するいずれか２つの隣り合う第二ポートに電気的に接続される。前記複数のＮＡＮＤ型フラッシュメモリはそれぞれ前記複数のソケットボードに接続される。

本発明の一つの実施例において、前記コントロールボードは第一コネクタをさらに備え、ホストが第一コネクタによりコントロールボードに電気的に接続される。

本発明の一つの実施例において、前記第一ポートは複数の第一テストポートと第一信号受信ポートを備える。第二ポートは複数の第二テストポートと２つの第二信号受信ポートを備える。第一テストポートとフィールドプログラマブル論理ゲートアレイボードの片側に位置する第二テストポートは対応して設置され、且つ、第一信号受信ポートとフィールドプログラマブル論理ゲートアレイボードの片側に位置する第二信号受信ポートは対応して設置される。

本発明の一つの実施例において、前記第一信号受信ポートは少なくとも一つのマルチデータレートＳＤＲＡＭと電気的に接続される。

本発明の一つの実施例において、第一ポートは第一モニターポートをさらに備え、第二ポートは第二モニターポートをさらに備える。第一モニターポートとフィールドプログラマブル論理ゲートアレイボードの片側に位置する第二モニターポートは対応して設置される。

本発明の一つの実施例において、前記ユニバーサルテストプラットフォームはモニターモジュールをさらに備え、フィールドプログラマブル論理ゲートアレイボードのもう片側に位置する第二モニターポートに電気的に接続され、且つフィールドプログラマブル論理ゲートアレイボードの片側に位置する第二モニターポートと第一モニターポートによりコントロールボードと電気的に接続される。

本発明はユニバーサルテストプラットフォームのテスト方法を提供し、以下のステップを含む。複数のソケットボードを提供するステップ。複数のＮＡＮＤ型フラッシュメモリを前記複数のソケットボードに電気的に接続させるステップ。前記ソケットボードとフィールドプログラマブル論理ゲートアレイボードを電気的に接続させるステップ。フィールドプログラマブル論理ゲートアレイボードとコントロールボードを電気的に接続させるステップ。コントロールボードとホストを電気的に接続させるステップ。ホストにより指示信号をコントロールボードに発信するステップ。コントロールボードのコントローラにより指示信号を制御信号に変換するステップ。制御信号をフィールドプログラマブル論理ゲートアレイボードの処理ユニットに書き込み、且つ処理ユニットにより制御信号を各ソケットボードに送り、各ソケットボード上の前記複数のＮＡＮＤ型フラッシュメモリをテストするステップ。

本発明はユニバーサルテストプラットフォームのテスト方法を提供し、さらに以下のステップを含む。モニターモジュールとフィールドプログラマブル論理ゲートアレイボードを電気的に接続し、且つ処理ユニットにより制御信号を分析し、且つ制御信号の分析結果をモニターモジュールに表示するステップ。

本発明はユニバーサルテストプラットフォームのテスト方法を提供し、さらに以下のステップを含む。各ソケットボード上のＮＡＮＤ型フラッシュメモリのテスト結果をモニターモジュールに表示させ、モニターモジュールに表示された制御信号の分析結果と比較するステップ。

上述に基づき、本発明のモジュール化されたユニバーサルテストプラットフォーム及びそのテスト方法は、試験員に供試のコントローラをコントロールボード上に電気的に接続させ、且つ供試のＮＡＮＤ型フラッシュメモリをソケットボード上に電気的に接続させ、フィールドプログラマブル論理ゲートアレイボードによりコントロールボードとソケットボードを電気的に接続させ、複数のソケットボード上の複数の供試のＮＡＮＤ型フラッシュメモリをそれぞれテストするステップ。従来のテスト装置は異なる型番のコントローラに対して逐一対応する回路の配置を設計する必要があることと比較し、且つコントローラとＮＡＮＤ型フラッシュメモリを同じ回路基板に設置する技術構成からすると、本実施例のモジュール化されたユニバーサルテストプラットフォーム及びそのテスト方法はコントローラのテスト効率を効果的に向上させ、テストコストを大幅に低下させる。

本発明はユニバーサルテストプラットフォーム及びそのテスト方法を提供し、違う型番のコントローラをテストでき、コントローラのテスト効率を向上させる。

本発明の上述した特徴と利点を更に明確化するために、以下、幾つかの実施例を挙げて図面と共に詳細な内容を説明する。

本発明の一つの実施例のテストプラットフォームのブロック図である。図１のテストプラットフォームの部分的な構造の側面図である。図２のコントロールボードの平面図である。図２のフィールドプログラマブル論理ゲートアレイボードの平面図である。図２のソケットボードの平面図である。図１のテストプラットフォームのフローチャート図である。

図１は本発明の一つの実施例のテストプラットフォームのブロック図である。図２は図１のテストプラットフォームの部分的な構造の側面図である。図３は図２のコントロールボードの平面図であり、わかりやすい表示と、説明のしやすさのために、図２はフィールドプログラマブル論理ゲートアレイボード１３０のうちの一つのソケットボード１５０に電気的に接続されていることを図示し、第二モニターポート１４１ｃによって見えない第二信号受信ポート１４１ｂを点線で表示している。図１から図３に示されるように、本実施例において、ユニバーサルテストプラットフォーム１００は、ホスト１１０、コントロールボード１２０、フィールドプログラマブル論理ゲートアレイボード１３０、複数の第二ポート１４０と１４１、複数のソケットボード１５０、複数のＮＡＮＤ型フラッシュメモリ１６０を備え、ホスト１１０はデスクトップパソコン又はノートパソコンであっても良く、ケーブル１０によりコントロールボード１２０の第一コネクタ１２４に接続され、それは例えばＳＡＴＡ（ＳｅｒｉａｌＡｄｖａｎｃｅｄＴｅｃｈｎｏｌｏｇｙＡｔｔａｃｈｍｅｎｔ）やＰＣＩｅ（ＰｅｒｉｐｈｅｒａｌＣｏｍｐｏｎｅｎｔＩｎｔｅｒｃｏｎｎｅｃｔＥｘｐｒｅｓｓ）バスインターフェースである。

詳細には、コントロールボード１２０はコントローラ１２１、２つのマルチデータレートＳＤＲＡＭ（ＤＤＲｘ
ＳＤＲＡＭ）１２２、複数の第一ポート１２３を備え、コントローラ１２１は例えばＳＳＤ（ｓｏｌｉｄｓｔａｔｅｄｉｓｋ）コントローラであり、且つマルチデータレートＳＤＲＡＭ１２２、第一ポート１２３、第一コネクタ１２４とそれぞれ電気的に接続されている。従って、ホスト１１０は第一コネクタ１２４によりコントローラ１２１に電気的に接続され、コントローラ１２１とＮＡＮＤ型フラッシュメモリ１６０の制御とアクセスを行う。一方、マルチデータレートＳＤＲＡＭ１２２は例えば、ダブルデータレートＳＤＲＡＭ、トリプルデータレートＳＤＲＡＭ、クアドラプルデータレートＳＤＲＡＭ、又はさらにハイデータレートＳＤＲＡＭであり、本発明はこれに対して制限をしない。

図４は図２のフィールドプログラマブル論理ゲートアレイボードの平面図である。図２から図４に示されるように、フィールドプログラマブル論理ゲートアレイボード１３０はコントロールボード１２０と前記複数のソケットボード１５０の接続媒体となり、そのうちフィールドプログラマブル論理ゲートアレイボード１３０の向かい合う両側にペアで設置された前記複数の第二ポート１４０、１４１は主要な接続インターフェースとなる。詳細には、第一ポート１２３は複数の第一テストポート１２３ａと第一信号受信ポート１２３ｂを備え、第二ポート１４０は複数の第二テストポート１４０ａと第二信号受信ポート１４０ｂを備え、第一テストポート１２３ａと第二テストポート１４０ａは対応して設置され、且つ第一信号受信ポート１２３ｂと第二信号受信ポート１４０ｂは対応して設置される。

同様に、第二ポート１４１も複数の第二テストポート１４１ａと第二信号受信ポート１４１ｂを備え、第二テストポート１４０ａと１４１ａは、フィールドプログラマブル論理ゲートアレイボード１３０の向かい合う両側にペアで設置され、且つ第二信号受信ポート１４０ｂと１４１ｂは、フィールドプログラマブル論理ゲートアレイボード１３０の向かい合う両側にペアで設置される。ここで、フィールドプログラマブル論理ゲートアレイボード１３０のコントロールボード１２０側の各第二テストポート１４０ａは対応する第一テストポート１２３ａに接続され、各第二信号受信ポート１４０ｂは対応する第一信号受信ポート１２３ｂに接続され、フィールドプログラマブル論理ゲートアレイボード１３０とコントロールボード１２０を電気的に接続させる。図示していない実施例において、ケーブル又はそのほか適切な接続線で第二テストポート１４０ａは対応する第一テストポート１２３ａに接続され、第二信号受信ポート１４０ｂは対応する第一信号受信ポート１２３ｂに接続され、本発明はこれに対して制限をしない。

図５は図２のソケットボードの平面図である。図１、図２、図５に示されるように、各ソケットボード１５０は、２つの第三ポート１５１と複数の接続域（又はコンセントと呼ぶ）１５２を備え、前記複数のＮＡＮＤ型フラッシュメモリ１６０は前記複数の接続域１５２にそれぞれ接続し、且つ各ソケットボード１５０上のＮＡＮＤ型フラッシュメモリ１６０はいずれも第三ポート１５１の同一側に位置する。ＮＡＮＤ型フラッシュメモリ１６０は例えばソケットボード１５０上の接続域（コンセント）１５２に抜き差し可能に取り付けられるため、ＮＡＮＤ型フラッシュメモリ１６０のテスト終了後、接続域（コンセント）１５２から容易に抜き去ることができ、はんだ除去の必要が無く、コロイド残留の問題も発生することなく、故にＮＡＮＤ型フラッシュメモリ１６０の構造の損傷を防ぐことができる。具体的には、各ソケットボード１５０は対応する２つの第三ポート１５１によりフィールドプログラマブル論理ゲートアレイボード１３０のコントロールボード１２０と反対側のいずれか２つの隣り合う第二テストポート１４１ａに接続し、コントローラ１２１を第一テストポート１２３ａ、第二テストポート１４０ａと１４１ａ、第三ポート１５１により各ソケットボード１５０上のＮＡＮＤ型フラッシュメモリ１６０に電気的に接続させる。且つ、コントローラ１２１が発信する制御信号は第一テストポート１２３ａと第二テストポート１４０ａを経てフィールドプログラマブル論理ゲートアレイボード１３０上の処理ユニット１３１に送られ、信号分析を行う。

一方、第一信号受信ポート１２３ｂは各マルチデータレートＳＤＲＡＭ１２２と電気的に接続し、各マルチデータレートＳＤＲＡＭ１２２のクロック信号を受信する。本実施例において、第一ポート１２３は第一モニターポート１２３ｃをさらに備え、第二ポート１４０は第一ポート１２３に対応して設置される第二モニターポート１４０ｃをさらに備え、同様に、第二ポート１４１は第二モニターポート１４０ｃに対応して設置される第二モニターポート１４１ｃをさらに備える。第一モニターポート１２３ｃとフィールドプログラマブル論理ゲートアレイボード１３０のコントロールボード１２０側の第二モニターポート１４０ｃは対応して設置されるため、第二モニターポート１４０ｃを第一モニターポート１２３ｃに接続された後、第一モニターポート１２３ｃは第二モニターポート１４０ｃにより第二モニターポート１４１ｃに電気的に接続され、第二モニターポート１４１ｃによりモニターモジュール１７０に電気的に接続される。ここで、第二モニターポート１４１ｃとモニターモジュール１７０との間の電気的な接続は例えばケーブル２０により行われる。換言すると、コントローラ１２１がフィールドプログラマブル論理ゲートアレイボード１３０上の処理ユニット１３１に発信した制御信号が分析された後、その分析結果は第二モニターポート１４１ｃを経由してモニターモジュール１７０に送られ、表示される。さらに、コントローラ１２１が発信する制御信号も処理ユニット１３１に転送し、処理ユニット１３１を経て第二テストポート１４１ａにより各ソケットボード１５０に迅速に送られ（図１及び図２に図示）、ソケットボード１５０上のＮＡＮＤ型フラッシュメモリ１６０をテストする。ＮＡＮＤ型フラッシュメモリ１６０のテスト後のテスト結果はフィールドプログラマブル論理ゲートアレイボード１３０に返送され、それから第二モニターポート１４１ｃによりモニターモジュール１７０に送られ、表示される。従って、試験員はモニターモジュール１７０でコントローラ１２１が発信した制御信号の分析結果とＮＡＮＤ型フラッシュメモリ１６０のテスト結果を同時に観察でき、ファームウェア設計の正確性の比較と分析がしやくなる、又は必要な場合デバッグしやすくする。

簡潔には、モジュール化されたユニバーサルテストプラットフォーム１００の設計は、試験員に、供試のコントローラ１２１をコントロールボード１２０上に電気的に接続させ、供試のＮＡＮＤ型フラッシュメモリ１６０をソケットボード１５０上に電気的に接続させ、フィールドプログラマブル論理ゲートアレイボード１３０によりコントロールボード１２０とソケットボード１５０を電気的に接続させ、複数のソケットボード１５０上の複数の供試のＮＡＮＤ型フラッシュメモリ１６０をそれぞれテストする。従来のテスト装置は異なる型番のコントローラは逐一対応する回路の配置を設計する必要があることと比較し、且つコントローラとＮＡＮＤ型フラッシュメモリを同じ回路基板に設置する技術構成からすると、本実施例のモジュール化されたユニバーサルテストプラットフォーム１００はコントローラ１２１のテスト効率を効果的に向上させ、テストコストを大幅に低下させる。

図６は図１のテストプラットフォームのフローチャート図である。図６及びそれに合う上述の図に示されるように、ユニバーサルテストプラットフォーム１００のテスト方法は、ソケットボード１５０を提供するステップＳ１と、複数のＮＡＮＤ型フラッシュメモリ１６０をソケットボード１５０に電気的に接続されるステップＳ２を先行して行う。それから、ソケットボード１５０とフィールドプログラマブル論理ゲートアレイボード１３０を電気的に接続されるステップＳ３を行う。それから、フィールドプログラマブル論理ゲートアレイボード１３０とコントロールボード１２０を電気的に接続されるステップＳ４を行う。それから、コントロールボード１２０とホスト１１０を電気的に接続されるステップＳ５を行う。それから、モニターモジュール１７０とフィールドプログラマブル論理ゲートアレイボード１３０を電気的に接続されるステップＳ６を行う。それから、ホスト１１０により指示信号をコントロールボード１２０のコントローラ１２１に発信し、コントローラ１２１により指示信号を制御信号に変換するステップＳ７を行う。それから、制御信号をフィールドプログラマブル論理ゲートアレイボード１３０の処理ユニット１３１に書き込み、処理ユニット１３１により制御信号を各ソケットボード１５０に送り、各ソケットボード１５０上のＮＡＮＤ型フラッシュメモリ１６０をテストするステップＳ８を行う。ステップＳ８と同時に、処理ユニット１３１により制御信号を分析して、制御信号の分析結果をモニターモジュール１７０に表示するステップＳ９を行う。最後に、ソケットボード１５０上のＮＡＮＤ型フラッシュメモリ１６０のテスト結果をモニターモジュール１７０に表示し、モニターモジュール１７０に表示された制御信号の分析結果と比較するステップＳ１０を行う。

以上のように、本発明のモジュール化されたユニバーサルテストプラットフォーム及びそのテスト方法は、試験員に供試のコントローラをコントロールボード上に電気的に接続させ、且つ供試のＮＡＮＤ型フラッシュメモリをソケットボード上に電気的に接続させ、フィールドプログラマブル論理ゲートアレイボードによりコントロールボードとソケットボードを電気的に接続させ、複数のソケットボード上の複数の供試のＮＡＮＤ型フラッシュメモリをそれぞれテストする。従来のテスト装置は異なる型番のコントローラは逐一対応する回路の配置の設計する必要があることと比較し、且つコントローラとＮＡＮＤ型フラッシュメモリを同じ回路基板に設置する技術構成からすると、本実施例のモジュール化されたユニバーサルテストプラットフォーム及びそのテスト方法はコントローラのテスト効率を効果的に向上させ、テストコストを大幅に低下させる。

本発明は以上の実施例のように示したが、本発明は、これに限られるものではなく、当業者が本発明の精神の範囲から逸脱しない範囲において、変更又は修正することが可能であるが故に本発明の保護範囲は均等の範囲にまで及ぶものとする。

本発明はテストプラットフォーム及びそのテスト方法に関するものであり、コントローラのテスト効率を効果的に向上させ、テストコストを大幅に低下させる。

１０、２０：ケーブル
１００：ユニバーサルテストプラットフォーム
１１０：ホスト
１２０：コントロールボード
１２１：コントローラ
１２２：マルチデータレートＳＤＲＡＭ
１２３：第一ポート
１２３ａ：第一テストポート
１２３ｂ：第一信号受信ポート
１２３ｃ：第一モニターポート
１２４：第一コネクタ
１３０：フィールドプログラマブル論理ゲートアレイボード
１３１：処理ユニット
１４０、１４１：第二ポート
１４０ａ、１４１ａ：第二テストポート
１４０ｂ、１４１ｂ：第二信号受信ポート
１４０ｃ、１４１ｃ：第二モニターポート
１５０：ソケットボード
１５１：第三ポート
１５２：接続域
１６０：ＮＡＮＤ型フラッシュメモリ
１７０：モニターモジュール
Ｓ１〜Ｓ１０：ステップ

Claims

ホストと、
前記ホストに電気的に接続され、コントローラと少なくとも一つのマルチデータレートＳＤＲＡＭと複数の第一ポートを備えるコントロールボードと、
処理ユニットを備えるフィールドプログラマブル論理ゲートアレイボードと、
前記フィールドプログラマブル論理ゲートアレイボードの向かい合う両側にペアで設置され、それぞれ前記フィールドプログラマブル論理ゲートアレイボードの片側に位置し、対応する第一ポートに電気的に接続される複数の第二ポートと、
それぞれ２つの第三ポートを備えた複数のソケットボードであり、前記２つの第三ポートにより、前記フィールドプログラマブル論理ゲートアレイボードのもう片側に位置するいずれか２つの隣り合う前記第二ポートに電気的に接続される、複数のソケットボードと、
それぞれ前記複数のソケットボードに接続される複数のＮＡＮＤ型フラッシュメモリと、
を備えることを特徴とするユニバーサルテストプラットフォーム。
前記コントロールボードが、第一コネクタをさらに備え、前記ホストが前記第一コネクタにより前記コントロールボードに電気的に接続されることを特徴とする請求項１に記載のユニバーサルテストプラットフォーム。
前記複数の第一ポートは複数の第一テストポートと第一信号受信ポートを備え、前記複数の第二ポートは複数の第二テストポートと２つの第二信号受信ポートを備え、前記第一テストポートと前記フィールドプログラマブル論理ゲートアレイボードの片側に位置する前記第二テストポートは対応して設置され、且つ、前記第一信号受信ポートと前記フィールドプログラマブル論理ゲートアレイボードの片側に位置する前記第二信号受信ポートは対応して設置されることを特徴とする請求項１に記載のユニバーサルテストプラットフォーム。
前記第一信号受信ポートと少なくとも一つの前記マルチデータレートＳＤＲＡＭは電気的に接続されることを特徴とする請求項３に記載のユニバーサルテストプラットフォーム。
前記複数の第一ポートは第一モニターポートをさらに備え、前記複数の第二ポートは２つの第二モニターポートをさらに備え、前記第一モニターポートと前記フィールドプログラマブル論理ゲートアレイボードの片側に位置する前記第二モニターポートは対応して設置されることを特徴とする請求項３に記載のユニバーサルテストプラットフォーム。
モニターモジュールをさらに備え、前記モニターモジュールは、前記フィールドプログラマブル論理ゲートアレイボードのもう片側に位置する前記第二モニターポートに電気的に接続され、且つ前記フィールドプログラマブル論理ゲートアレイボードの片側に位置する前記第二モニターポートと前記第一モニターポートにより前記コントロールボードと電気的に接続されることを特徴とする請求項５に記載のユニバーサルテストプラットフォーム。
複数のソケットボードを提供するステップと、
複数のＮＡＮＤ型フラッシュメモリを前記複数のソケットボードにそれぞれ電気的に接続されるステップと、
前記ソケットボードとフィールドプログラマブル論理ゲートアレイボードを電気的に接続されるステップと、
前記フィールドプログラマブル論理ゲートアレイボードとコントロールボードを電気的に接続されるステップと、
前記コントロールボードとホストを電気的に接続されるステップと、
前記ホストにより指示信号を前記コントロールボードに発信するステップと、
前記コントロールボード上のコントローラにより前記指示信号を制御信号に変換するステップと、
前記制御信号を前記フィールドプログラマブル論理ゲートアレイボードの処理ユニットに書き込み、且つ前記処理ユニットにより前記制御信号を前記各ソケットボードに送り、前記各ソケットボード上の前記複数のＮＡＮＤ型フラッシュメモリをテストするステップと、
を含むことを特徴とするユニバーサルテストプラットフォームのテスト方法。
モニターモジュールと前記フィールドプログラマブル論理ゲートアレイボードを電気的に接続し、且つ前記処理ユニットにより前記制御信号を分析し、且つ前記制御信号の分析結果を前記モニターモジュールに表示するステップをさらに含むことを特徴とする請求項７に記載のユニバーサルテストプラットフォームのテスト方法。
前記各ソケットボード上の前記複数のＮＡＮＤ型フラッシュメモリのテスト結果を前記モニターモジュールに表示させ、前記モニターモジュールに表示された前記制御信号の分析結果と比較するステップをさらに含むことを特徴とする請求項８に記載のユニバーサルテストプラットフォームのテスト方法。