CN102929755B - 一种cpu模块地址和数据总线的故障检测方法 - Google Patents

一种cpu模块地址和数据总线的故障检测方法 Download PDF

Info

Publication number
CN102929755B
CN102929755B CN201210366315.9A CN201210366315A CN102929755B CN 102929755 B CN102929755 B CN 102929755B CN 201210366315 A CN201210366315 A CN 201210366315A CN 102929755 B CN102929755 B CN 102929755B
Authority
CN
China
Prior art keywords
data
cpu
address
bus
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210366315.9A
Other languages
English (en)
Other versions
CN102929755A (zh
Inventor
万鸿俊
庞浩
林向阳
都正周
马永武
孙超亮
歹志阳
王林
张斌斌
张书同
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Grid Corp of China SGCC
Xuji Group Co Ltd
State Grid Tianjin Electric Power Co Ltd
Henan Xuji Instrument Co Ltd
Original Assignee
State Grid Corp of China SGCC
Xuji Group Co Ltd
State Grid Tianjin Electric Power Co Ltd
Henan Xuji Instrument Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Grid Corp of China SGCC, Xuji Group Co Ltd, State Grid Tianjin Electric Power Co Ltd, Henan Xuji Instrument Co Ltd filed Critical State Grid Corp of China SGCC
Priority to CN201210366315.9A priority Critical patent/CN102929755B/zh
Publication of CN102929755A publication Critical patent/CN102929755A/zh
Application granted granted Critical
Publication of CN102929755B publication Critical patent/CN102929755B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明涉及一种CPU模块地址和数据总线的故障检测方法,属于电子产品制造技术领域。本发明通过首先在操作RAM之前将CPU的IO口线全部设置为低电平输出状态;再向RAM的连续地址范围依次置高一根数据线写入数据再读回验证,用于检测CPU的数据总线短路和断路情况;然后依次置高一根地址线向RAM写入低位不同且其余高位为0的不同数据,读回验证;最后换成高位不同且其余低位为0的数据做相同测试,用于检测CPU的地址总线短路断路情况以及地址总线与数据总线之间的短路情况。本发明能够快速和可靠的检测CPU模块在大规模生产过程因为制板和焊接所导致的地址和数据总线出现故障的问题。

Description

一种CPU模块地址和数据总线的故障检测方法
技术领域
本发明涉及一种CPU模块地址和数据总线的故障检测方法,属于电子产品制造技术领域。
背景技术
随着自动化水平的提高,各种基于嵌入式计算机技术的自动化设备应用越来越广泛。为了提高研发效率和节约生产成本,自动化设备的控制核心通常会被模块化,形成通用的主控单元部件,即CPU模块,用于各种功能不同的自动化设备中。CPU模块是运算核心,其它应用、驱动、接口等功能再由外围功能扩展电路板来实现。CPU模块硬件最基本的部分包括处理器和基于总线扩展的片外存储器,此外还有引到模块接口上的IO口线。复用的IO口线既可做为IO输入输出信号线,也可通过CPU配置为串口、USB、模数转换等功能信号线,其具体应用功能由外围功能扩展电路板和程序软件决定。如图1所示,CPU模块将处理器和片外存储器和必要的电源、时钟电路设计在一块硬件电路板上并通过接插件引出CPU的IO口线等各种外设资源。
在CPU模块的大批量生产过程中,需要快速的对新模块进行生产测试,主要目的是为了检测出在制板、焊接过程中发生的短路、断路等硬件问题。特别是BGA封装的CPU形式,总线排序没有规律,其焊接问题也难以通过肉眼观察发现。以往通过相邻地址和数据信号线通断关系的测试,难以适应这种无序的布线方式。同时,依据前述对CPU模块结构的介绍,模块测试最核心的是IO口线、地址和数据总线的故障检测。目前已有文献和资料,没有一个通用的、能快速和可靠的检测地址和数据总线质量问题的方法。
发明内容
本发明的目的是提供一种CPU模块地址总线和数据总线的故障检测方法,以解决目前通过相邻地址和数据总线通断关系的检测方法无法对布线无序的CPU模块地址和数据总线进行检测的问题。
本发明为解决上述技术问题而提供一种CPU模块地址和数据总线的故障检测方法,该检测方法的步骤如下:
1).将CPU的IO口线全部设置为低电平输出状态;
2).向CPU片外扩展RAM的连续地址范围依次置高每一根数据线写入数据,CPU从片外扩展的RAM的上述连续地址中读取写入的数据,判断读取的数据和写入的数据是否相同,如果全部都相同,则进入步骤3),如果不全部相同则说明在CPU模块的访问控制线、数据总线、IO口线中存在短路断路故障;
3).依次置高CPU片外扩展的RAM的每一根地址线,向其写入低位不同且其余高位为0的不同数据,并进行读回验证,如果读取的数据与写入的数据全部相同,则进入步骤4),如果不全相同,则说明在CPU模块的地址总线、IO口线中存在短路断路故障;
4).依次置高CPU片外扩展的RAM的每一根地址线,向其写入高位不同且其余低位为0的不同数据,并进行读回验证,如果读取的数据与写入的数据不全相同,则说明在CPU模块的地址总线、IO口线中存在短路断路故障。
所述步骤2)中连续地址范围是指地址为0至(ND-1),ND为CPU数据总线宽度。
所述的步骤3)中写入的数据是低(ND/2)位不同且其余高位为0的不同数据,其中ND为CPU模块数据总线宽度。
所述的步骤4)中写入的数据是高(ND/2)位不同且其余低位为0的不同数据,其中ND为CPU模块数据总线宽度。
所述步骤1)中将CPU的IO口线全部设置为低电平的输出状态是为了将短路的数据和地址线电平固定为低电平,使与IO口线搭连的地址和数据线被拉低,从而识别出数据写入和读取时出现的错误。
所述步骤3)和步骤4)之间的顺序是可以调换的。
本发明的有益效果是:本发明通过向RAM的连续地址范围依次置高一根数据线写入数据再读回验证,用于检测CPU的数据总线短路和断路情况;依次置高一根地址线向RAM写入低位不同且其余高位为0的不同数据,读回验证;然后换成高位不同且其余低位为0的数据做相同测试,用于检测CPU的地址总线短路断路情况以及地址总线与数据总线之间的短路情况。此方法能够快速和可靠的检测CPU模块在大规模生产过程可能出现的制板和焊接问题。
附图说明
图1是CPU模块的基本结构框图;
图2是本发明的CPU模块生产测试系统的示意图;
图3是本发明的CPU模块地址和数据总线的故障检测方法的电路示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明。
目前嵌入式系统使用的CPU具有很多管脚,这些管脚除了电源、固定的调试接口之外,主要包括:地址总线、数据总线、以及IO口线,它们在芯片管脚上通常会交错排列,管脚和布线距离都很近。目前,各种CPU的IO口线通常在默认情况下,都是做为逻辑电平信号的输入和输出接口。如果通过程序配置,可以再启动某些IO的特殊功能,比如:串口、SPI口、CAN接口、AD输入等。当然,本发明仅着重说明地址和数据总线的测试,没有将IO线的测试。但是,地址和数据总线测试第一步,先需要设置这些IO线。
1).将CPU的IO口线全部设置为低电平输出状态,用于将短路的数据地址线电平固定为低电平,使与IO口线答连的地址和数据线被拉低,从而使数据写入和读取出现可识别的错误,最终检测出CPU模块的故障。
2).在CPU通过地址和数据总线向片外扩展的RAM的地址0至(ND-1)内依次写入ND个数据,写入的数据分别为DW1(k)=2k,其中ND为CPU数据总线宽度,k=0、1、2…、(ND-1);
3).CPU从片外扩展RAM的地址0至(ND-1)中读取数据DR1(k),判断读取数据DR1(k)和写入数据DW1(k)是否相同,如果都相同,说明CPU模块的数据总线正常,没有出现故障,则执行步骤4),如果存在k使读取数据DR1(k)和写入数据DW1(k)不同,则检测结束,并输出测试信息为测试失败,并指示以下两种情况的模块故障:第一种情况,CPU的访问控制线和数据总线存在短路或断路;第二种情况,CPU的IO口线与数据总线存在短路。
4).CPU通过地址和数据总线向片外扩展的RAM的地址A1(k)依次写入(NA+1)个数据,其中NA为CPU地址总线宽度,当k=0时,A1(k)=0,写入数据DW2(k)=0,当k=1、2…、NA时,写入数据DW2(k)为低(ND/2)位不同且其余高位为0的不同数据,然后再从片外扩展的RAM的地址A1(k)读取数据DR2(k),判断读取数据DR2(k)和写入数据DW2(k)是否相同,如果都相同,则说明CPU模块的地址总线没有出现故障,如果不完全相同,则说明在CPU模块的地址总线、IO口线中存在短路断路故障。
实施例
本发明实施例的生产测试系统如图2所示,计算机通过USB与测试工装相连,被测CPU模块通过顶针与测试工装建立电气连接,被测CPU模块可在USB主机的控制下执行特定的程序,并实现IO口线设置、地址和数据总线访问功能。被测CPU模块上的电路关系如图3所示,CPU与RAM间共有24根地址线、32根数据线和若干控制线相连,CPU还有IO口线等通过对外接插件引出。本实施例中的CPU模块地址和数据总线的故障检测方法的具体步骤如下:
1.将CPU的IO口线全部设置为低电平输出状态,用于当IO口线与数据地址线短路时,可以将短路的数据地址线电平固定为低电平,从而使与IO口线答连的地址和数据线被拉低,从而时数据写入和读取出现可识别的错误,最终检测出CPU模块的故障。
2.CPU向片外扩展的RAM的地址0至(ND-1)内依次写入ND个数据,写入数据分别为DW1(k)=2k,其中ND为CPU数据总线宽度32,k=0,1,2,…,31,即依次置高每一根数据线,然后CPU再从片外扩展的RAM的0至(ND-1)读取数据DR1(k),最后如果写入数据DW1(k)和读取数据DR1(k)都相同,则继续下一步处理;否则,如果存在k使DW1(k)和DR1(k)不同,生产测试结束,并输出测试信息为测试失败。
3.CPU向片外扩展的RAM的地址A1(k)依次写入(NA+1)个数据,其中NA为CPU地址总线宽度24,当k=0时,A1(k)=0,写入数据DW2(k)=0,当k=1,2,…,24时,A1(k)=2(k-1),写入数据DW2(k)=k,显然DW2(k)满足低16位不同且其余高位为0的不同数据,然后再从片外扩展的RAM的地址A1(k)读取数据DR2(k),最后如果写入数据DW2(k)和读取数据DR2(k)都相同,则继续下一步处理;否则,如果存在k使DW2(k)和DR2(k)不同,生产测试结束,并输出测试信息为测试失败。
4.CPU向片外扩展的RAM的地址A1(k)依次写入(NA+1)个数据,其中NA为CPU地址总线宽度24,当k=0时,A1(k)=0,写入数据DW2(k)=0,当k=1,2,…,24时,A1(k)=2(k-1),写入数据DW2(k)=k×216,显然DW2(k)满足高16位不同且其余低位为0的不同数据,然后再从片外扩展的RAM的地址A1(k)读取数据DR2(k),最后如果写入数据DW2(k)和读取数据DR2(k)都相同,则说明高CPU模块的地址总线没有出现故障;否则,如果存在k使DW2(k)和DR2(k)不同,生产测试结束,并输出测试信息为测试失败。
理论上,2、3、4都可以调换测试顺序,只要出现数据写入和读取不符,则发现故障,也不必要求先确认数据总线没问题,再测试地址总线。但是,如果数据总线测试放在地址总线测试之前,更容易定位故障,以便做后续的CPU模块维修工作。即,步骤2发现故障,则先维修检查数据总线;步骤2确认数据总线正常后,再进行步骤3、4,如果步骤3和4故障,只需要检查地址总线,步骤3和4的顺序是可以互换的。

Claims (5)

1.一种CPU模块地址和数据总线的故障检测方法,其特征在于:该方法用于检测CPU的数据总线短路断路情况、地址总线短路断路情况、地址总线与数据总线之间的短路情况以及IO口线中存在短路断路故障问题,并且能够快速和可靠的检测CPU模块在大规模生产过程可能出现的制板和焊接问题,该测试方法的步骤如下:
1).将CPU的IO口线全部设置为低电平输出状态;将CPU的IO口线全部设置为低电平的输出状态是为了将短路的数据和地址线电平固定为低电平,使与IO口线搭连的地址和数据线被拉低,从而识别出数据写入和读取时出现的错误;
2).向CPU片外扩展RAM的连续地址范围依次置高每一根数据线写入数据,CPU从片外扩展的RAM的上述连续地址中读取写入的数据,判断读取的数据和写入的数据是否相同,如果全部都相同,则进入步骤3),如果不全部相同则说明在CPU模块的访问控制线、数据总线、IO口线中存在短路断路故障;
3).依次置高CPU片外扩展的RAM的每一根地址线,向其写入低位不同且其余高位为0的不同数据,并进行读回验证,如果读取的数据与写入的数据全部相同,则进入步骤4),如果不全相同,则说明在CPU模块的地址总线、IO口线中存在短路断路故障;
4).依次置高CPU片外扩展的RAM的每一根地址线,向其写入高位不同且其余低位为0的不同数据,并进行读回验证,如果读取的数据与写入的数据不全相同,则说明在CPU模块的地址总线、IO口线中存在短路断路故障。
2.根据权利要求1所述的CPU模块地址和数据总线的故障检测方法,其特征在于:所述步骤2)中连续地址范围是指地址为0至(ND-1),ND为CPU数据总线宽度。
3.根据权利要求1所述的CPU模块地址和数据总线的故障检测方法,其特征在于:所述的步骤3)中写入的数据是低(ND/2)位不同且其余高位为0的不同数据,其中ND为CPU模块数据总线宽度。
4.根据权利要求1所述的CPU模块地址和数据总线的故障检测方法,其特征在于:所述的步骤4)中写入的数据是高(ND/2)位不同且其余低位为0的不同数据,其中ND为CPU模块数据总线宽度。
5.根据权利要求1所述的CPU模块地址和数据总线的故障检测方法,其特征在于:所述步骤3)和步骤4)之间的顺序是可以调换的。
CN201210366315.9A 2012-09-27 2012-09-27 一种cpu模块地址和数据总线的故障检测方法 Active CN102929755B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210366315.9A CN102929755B (zh) 2012-09-27 2012-09-27 一种cpu模块地址和数据总线的故障检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210366315.9A CN102929755B (zh) 2012-09-27 2012-09-27 一种cpu模块地址和数据总线的故障检测方法

Publications (2)

Publication Number Publication Date
CN102929755A CN102929755A (zh) 2013-02-13
CN102929755B true CN102929755B (zh) 2015-03-04

Family

ID=47644559

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210366315.9A Active CN102929755B (zh) 2012-09-27 2012-09-27 一种cpu模块地址和数据总线的故障检测方法

Country Status (1)

Country Link
CN (1) CN102929755B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103389438B (zh) * 2013-07-30 2015-11-25 天津七一二通信广播有限公司 一种用于带cpu电路板的焊接检测系统及方法
CN105808392B (zh) * 2014-12-29 2019-09-13 比亚迪股份有限公司 单片机及其运行中错误的追踪定位方法和装置
CN104932961B (zh) * 2015-05-28 2019-01-11 广东小天才科技有限公司 检测终端设备中数据线邦定断路的方法和装置
CN106199394A (zh) * 2016-07-26 2016-12-07 中国船舶重工集团公司第七二四研究所 基于fpga的ram芯片工程检测方法
CN109814045A (zh) * 2017-11-17 2019-05-28 中兴通讯股份有限公司 一种测试光接口的装置及方法
US20190286537A1 (en) * 2018-03-13 2019-09-19 Carrier Corporation Detection of wiring faults in serial bus connected components
CN109254889A (zh) * 2018-10-22 2019-01-22 河南思维轨道交通技术研究院有限公司 一种采用嵌入式软件进行cpu管脚短路故障的定位方法
CN109726057B (zh) * 2018-11-19 2022-07-22 浙江众合科技股份有限公司 一种cpu安全系统并行总线故障实时动态检测方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1315732A (zh) * 2000-03-30 2001-10-03 华为技术有限公司 随机存储器的自动检测方法及其检测电路
CN1427420A (zh) * 2001-12-20 2003-07-02 华为技术有限公司 Ram高速测试控制电路及其测试方法
CN1808999A (zh) * 2006-02-23 2006-07-26 烽火通信科技股份有限公司 信号处理单元cpu故障的检测方法及装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3151808B2 (ja) * 1997-07-16 2001-04-03 日本電気株式会社 集積回路装置、回路検査装置および方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1315732A (zh) * 2000-03-30 2001-10-03 华为技术有限公司 随机存储器的自动检测方法及其检测电路
CN1427420A (zh) * 2001-12-20 2003-07-02 华为技术有限公司 Ram高速测试控制电路及其测试方法
CN1808999A (zh) * 2006-02-23 2006-07-26 烽火通信科技股份有限公司 信号处理单元cpu故障的检测方法及装置

Also Published As

Publication number Publication date
CN102929755A (zh) 2013-02-13

Similar Documents

Publication Publication Date Title
CN102929755B (zh) 一种cpu模块地址和数据总线的故障检测方法
CN103367189B (zh) 测试系统及其测试方法
CN112286709B (zh) 一种服务器硬件故障的诊断方法、诊断装置及诊断设备
TWI445974B (zh) 複合功能接口測試系統及方法
CN101996121B (zh) Usb端口测试装置及测试方法
CN111722990A (zh) 一种主背板间的线缆连接校验方法和装置
CN110928719A (zh) Ssd低功耗模式异常处理方法、装置、计算机设备及存储介质
CN101599035A (zh) Usb端口测试装置及方法
CN108923957B (zh) 一种配网终端dtu故障排除的方法、装置和终端设备
CN207764782U (zh) 快捷外设互联标准插槽的检测系统
CN103809051A (zh) 开关矩阵、自动测试系统及其中的开关矩阵的检测方法
CN110570897B (zh) 存储器检测系统、存储器检测方法及错误映射表建立方法
CN102541705B (zh) 计算机的测试方法和工装板
CN204256086U (zh) 一种线路板的开路短路测试装置
US11953550B2 (en) Server JTAG component adaptive interconnection system and method
CN205210259U (zh) 一种eMMC测试电路
CN111443307B (zh) 一种信号处理单元的检测方法及检测系统
CN104134464A (zh) 地址线测试系统及方法
CN104345241A (zh) 键盘连锡测试治具
CN102943767B (zh) 散热风扇的电路检测结构及检测方法
CN114817104B (zh) 一种iic上拉电压切换电路及切换方法
CN202067256U (zh) Debug卡的连接结构
CN113609577B (zh) 一种汽车电器原理检查方法
CN103530208A (zh) 内存条
CN214473865U (zh) 一种测试连接装置及测试系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: HENAN XUJI METER CO., LTD. STATE GRID CORPORATION

Free format text: FORMER OWNER: HENAN XUJI METER CO., LTD. STATE GRID CORPORATION OF CHINA

Effective date: 20141223

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20141223

Address after: No. 1298 Xuchang City, Henan province 461000 XJ Avenue

Applicant after: Xuji Group Co., Ltd.

Applicant after: Henan Xuji Instrument Co., Ltd.

Applicant after: State Grid Corporation of China

Applicant after: State Grid Tianjin Electric Power Company

Address before: No. 1298 Xuchang City, Henan province 461000 XJ Avenue

Applicant before: Xuji Group Co., Ltd.

Applicant before: Henan Xuji Instrument Co., Ltd.

Applicant before: State Grid Corporation of China

C14 Grant of patent or utility model
GR01 Patent grant