CN102332311B - 一种基于fpga的nand flash器件单粒子效应测试方法 - Google Patents

一种基于fpga的nand flash器件单粒子效应测试方法 Download PDF

Info

Publication number
CN102332311B
CN102332311B CN 201110315790 CN201110315790A CN102332311B CN 102332311 B CN102332311 B CN 102332311B CN 201110315790 CN201110315790 CN 201110315790 CN 201110315790 A CN201110315790 A CN 201110315790A CN 102332311 B CN102332311 B CN 102332311B
Authority
CN
China
Prior art keywords
nand flash
fpga
enable pin
instruction
sends
Prior art date
Application number
CN 201110315790
Other languages
English (en)
Other versions
CN102332311A (zh
Inventor
安恒
薛玉雄
杨生胜
王德坤
曹洲
把得东
石红
汤道坦
李存惠
Original Assignee
中国航天科技集团公司第五研究院第五一〇研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中国航天科技集团公司第五研究院第五一〇研究所 filed Critical 中国航天科技集团公司第五研究院第五一〇研究所
Priority to CN 201110315790 priority Critical patent/CN102332311B/zh
Publication of CN102332311A publication Critical patent/CN102332311A/zh
Application granted granted Critical
Publication of CN102332311B publication Critical patent/CN102332311B/zh

Links

Abstract

本发明公开了一种基于FPGA的NAND FLASH器件单粒子效应测试方法,属于空间辐射效应及加固领域。所述方法包括:上位机、50MHz晶振、程序配置端口JTAG、FPGA控制模块和NAND FLASH测试模块。该测试方法包括四种工作模式:1)静态模式;2)动态读模式;3)动态读/写模式;4)动态读/擦除/写模式。所述方法能够实现大容量的NAND FLASH存储器单粒子效应测试,在实验模拟源条件下,高效获取单粒子效应特征参数。

Description

—种基于FPGA的NAND FLASH器件单粒子效应测试方法
技术领域
[0001] 本发明涉及一种基于FPGA的NAND FLASH器件单粒子效应测试方法,属于空间辐射效应及加固领域。
背景技术
[0002] 非易失性NAND FLASH存储器具有存储密度高、功耗低、芯片引脚兼容性好、掉电不丢失数据、短时间内不需重刷新数据等特性,近年来NAND FLASH存储器在空间用的应用呈势态发展。
[0003] 空间环境中的高能带电粒子能诱发NAND FLASH器件发生单粒子效应,使之产生逻辑错误及功能异常的现象,给航天器载荷在轨效能发挥带来一定的影响,因此,NAND FLASH器件单粒子效应评价已得到设计师高度重视。由于IG以上的NAND FLASH存储器的结构比较复杂(通常包含存储单元、S/P寄存器等外围控制电路),与以往的存储器有所结构不同,IG以上NAND FLASH存储器按块-页结构存储数据,存储的数据按块分组,数据的写和读操作是基于页进行,而擦除操作是基于块进行。于是,在单粒子效应试验中,模拟源可以穿透多块存储単元,同时诱发多页中存储数据翻转,并且可能存在功能中断现象;由于NANDFLASH存储器容量大(几G到数十G),在试验中其读/写/擦除的时间相对较长,使得准确判断和检测到器件发生单粒子效应(SEE)现象的测试难度较大,现有的单粒子效应测试方法不能满足需求。
发明内容
[0004] 本发明的目的在于提供一种基于FPGA的NAND FLASH器件单粒子效应测试方法,该方法可以实现辐照试验中的功能及电性參数的测试。
[0005] 本发明的目的由以下技术方案实现:
[0006] 一种基于FPGA的NAND FLASH器件单粒子效应测试方法,所述方法主要包括:上位机、50MHz晶振、程序配置端ロ JTAG、FPGA控制模块和NANDFLASH测试模块;FPGA控制模块主要包括串ロ通信模块、时钟电路模块和I/O总线模块;NAND FLASH测试模块主要包括地址寄存器、指令寄存器、内部缓存区、存储单元、状态寄存器、I/O总线模块和电流采集模块。
[0007] 其中,上位机通过串ロ通信RS232接ロ的数据接收端RXD、数据发送端TXD以及地线GND管脚与FPGA相连;50MHz晶振经FPGA的时钟信号输入端Bll管脚相连,为FPGA提供外部时钟信号;程序配置端ロ JTAG经测试时钟输入信号TCK、测试数据输出信号TD0、测试模式选择输入信号TMS以及串行测试数据输入信号TDI管脚与FPGA相连;FPGA的输入输出接ロ I/O和NAND FLASH的输入输出接ロ I/O’相连;FPGA的使能信号地址锁存使能端ALE、指令锁存使能端CLE、读使能端RE、写使能端WE、状态指示信号R/B、片选使能端CE以及写保护信号WP依次和NAND FLASH对应的地址锁存使能端ALE’、指令锁存使能端CLE’、读使能端RE’、写使能端WE’、状态指示信号R/B’、片选使能端CE’以及写保护信号WP’相连。[0008] FPGA与NAND FLASH的使能端ロ指令锁存使能端CLE、地址锁存使能端ALE、片选使能端CE、读使能端RE以及写使能端WE是单向输出接ロ,而输入输出接ロ I/O是双向,NANDFLASH没有专门的地址线,所有的地址、数据和指令信号输入都使用同一个8位I/O接ロ,通过指令锁存使能端CLE和地址锁存使能端ALE实现指令和地址对I/O ロ的复用。
[0009] 工作方式
[0010] I)静态模式:
[0011] ①首先系统加电,将初始数据写入NAND FLASH,具体为:
[0012] a)上位机通过RS232的数据发送端TXD向FPGA发送写操作指令,设为80H,然后发送已设定好的5周期的地址码;
[0013] b) FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE ’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送写操作指令80H,NAND FLASH将写操作指令锁存至内部的指令寄存器;
[0014] c) FPGA的写使能端WE向NAND FLASH的写使能端WE ’发送信号,FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号,在写使能端WE’处于上升沿、地址锁存使能端ALE’处于高电平,且指令锁存使能端CLE’和片选使能端CE’处于低电平时,FPGA通过输入输出接ロ向NAND FLASH发送5周期的地址码,NAND FLASH的将5周期的地址码锁存至其内部的地址寄存器;
[0015] d)上位机通过RS232的数据发送端TXD向FPGA发送需要写入到NAND FLASH中的数据;
[0016] e)在指令锁存使能端ALE’和地址锁存使能端CLE’都处于低电平吋,FPGA通过输入输出接ロ向NAND FLASH发送获取自上位机的数据,NAND FLASH将数据写入到其内部缓存区中。
[0017] f)NAND FLASH将其内部缓存区中的数据写入到地址寄存器所指定的存储单元中;
[0018] ②系统断电,在测试系统不加电的条件下,进行模拟源辐照;
[0019] ③单粒子翻转的判断:辐照完毕后,重新给系统加电,上位机通过串ロ通信模块向FPGA发出读操作指令,读操作指令有两个,其中第一指令为00H,第二指令为30H,读取NANDFLASH存储的辐照后数据,并与初始数据进行比较,具体为:
[0020] a)上位机通过RS232的数据发送端TXD向FPGA发送第一指令00H,然后发送已设定好的5周期的地址码;
[0021 ] b) FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE ’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送第一指令00H, NAND FLASH将第一指令锁存至其内部的指令寄存器;
[0022] c)FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号,将地址锁存使能端ALE’置为高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送5周期的地址码,NAND FLASH将5周期的地址码锁存至其内部的地址寄存器;[0023] d)在完成以上步骤后,上位机通过数据发送端TXD向FPGA发送第二指令30H ;
[0024] e) FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE ’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送第二指令30H, NAND FLASH将第二指令锁存至其内部的指令寄存器;
[0025] f) NAND FLASH将状态指示信号R/B’置为低电平,NAND FLASH将其中地址寄存器指定页的数据读入NAND FLASH内部缓存区,待数据全部读入到NAND FLASH内部缓存区后,NAND FLASH将状态指示信号R/B’置为高电平;
[0026] g)FPGA的状态指示信号R/B接收状态指示信号R/B’的信号,并通过读使能端RE向读使能端RE’发送信号,读使能端RE’处于上升沿吋,FPGA通过输入输出接ロ顺序读出NAND FLASH内部缓存区中的数据,并通过RS232的数据接收端RXD上传至上位机;
[0027] h)将传回上位机的数据与初始数据进行比较,同时,上位机将错误地址及个数记录,若错误数为零,表示没有发生单粒子翻转SEU,则继续辐照试验;若错误数小于预先设定值N,则表明发生了单粒子翻转SEU’重新向NAND FLASH写入数据;
[0028] 在进行写操作时,具体为:
[0029] a)上位机通过RS232的数据发送端TXD向FPGA发送写操作指令,设为80H,然后发送已设定好的5周期的地址码;
[0030] b)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送写操作指令80H,NAND FLASH将写操作指令锁存至内部的指令寄存器;
[0031 ] c) FPGA的写使能端WE向NAND FLASH的写使能端WE ’发送信号,FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号,在写使能端WE’处于上升沿、地址锁存使能端ALE’处于高电平,且指令锁存使能端CLE’和片选使能端CE’处于低电平时,FPGA通过输入输出接ロ向NAND FLASH发送5周期的地址码,NAND FLASH的将5周期的地址码锁存至其内部的地址寄存器;
[0032] d)上位机通过RS232的数据发送端TXD向FPGA发送需要写入到NAND FLASH中的数据;
[0033] e)在指令锁存使能端ALE’和地址锁存使能端CLE’都处于低电平吋,FPGA通过输入输出接ロ向NAND FLASH发送获取自上位机的数据,NAND FLASH将数据写入到其内部缓存区中;
[0034] f)NAND FLASH将其内部缓存区中的数据写入到地址寄存器所指定的存储单元中;
[0035] 写入完成后继续进行辐照测试。
[0036] 由于辐照过程不加电,所以这种辐照模式不能监测器件的单粒子功能中断SEFI和单粒子锁定SEL现象。
[0037] 2)动态读模式:
[0038] ①系统上电,将初始数据写入NAND FLASH存储单元,具体为:
[0039] a)上位机通过RS232的数据发送端TXD向FPGA发送写操作指令,设为80H,然后发送已设定好的5周期的地址码;
[0040] b)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送写操作指令80H,NAND FLASH将写操作指令锁存至内部的指令寄存器;
[0041 ] c) FPGA的写使能端WE向NAND FLASH的写使能端WE ’发送信号,FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号,在写使能端WE’处于上升沿、地址锁存使能端ALE’处于高电平,且指令锁存使能端CLE’和片选使能端CE’处于低电平时,FPGA通过输入输出接ロ向NAND FLASH发送5周期的地址码,NAND FLASH的将5周期的地址码锁存至其内部的地址寄存器;
[0042] d)上位机通过RS232的数据发送端TXD向FPGA发送需要写入到NAND FLASH中的数据;
[0043] e)在指令锁存使能端ALE’和地址锁存使能端CLE’都处于低电平吋,FPGA通过输入输出接ロ向NAND FLASH发送获取自上位机的数据,NAND FLASH将数据写入到其内部缓存区中;
[0044] f)NAND FLASH将其内部缓存区中的数据写入到地址寄存器所指定的存储单元中;
[0045] ②开启模拟源进行辐照;
[0046] ③单粒子锁定的判断:在辐照过程中,FPGA监测NAND FLASH的工作电流,与预先设定的电流阈值相比较,若超过阈值则表明发生了单粒子锁定SEL现象,上位机通过串ロ通信模块向FPGA发出断电并重新启动指令,重新启动后再次进行辐照测试;
[0047] ④单粒子翻转和单粒子功能中断的判断:辐照过程中,上位机通过串ロ通信模块向FPGA发出读操作指令,读操作指令有两个,其中第一指令设为00H,第二指令设为30H,读取NAND FLASH存储的辐照中数据,并与初始数据进行比较,具体为:
[0048] a)上位机通过RS232的数据发送端TXD向FPGA发送第一指令00H,然后发送已设定好的5周期的地址码;
[0049] b)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送第一指令00H, NAND FLASH将第一指令锁存至其内部的指令寄存器;
[0050] c)FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号,将地址锁存使能端ALE’置为高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送5周期的地址码,NAND FLASH将5周期的地址码锁存至其内部的地址寄存器;
[0051] d)在完成以上步骤后,上位机通过数据发送端TXD向FPGA发送第二指令30H ;
[0052] e)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送第二指令30H,NAND FLASH将第二指令锁存至其内部的指令寄存器;[0053] f) NAND FLASH将状态指示信号R/B’置为低电平,NAND FLASH将其中地址寄存器指定页的数据读入NAND FLASH内部缓存区,待数据全部读入到NAND FLASH内部缓存区后,NAND FLASH将状态指示信号R/B’置为高电平;
[0054] g)FPGA的状态指示信号R/B接收状态指示信号R/B’的信号,并通过读使能端RE向读使能端RE’发送信号,读使能端RE’处于上升沿吋,FPGA通过输入输出接ロ顺序读出NAND FLASH内部缓存区中的数据,并通过RS232的数据接收端RXD上传至上位机;
[0055] h)将传回上位机的数据与初始数据进行比较,同吋,上位机将错误地址及个数记录,若错误数为零,表示没有发生单粒子翻转SEU或单粒子功能中断SEFI,则继续辐照试验;若错误数小于预先设定值N,则表明发生了单粒子翻转SEU,继续进行辐照试验;若错误数大于或等于预先设定值N,视为连续数个整页或整块发生翻转,即表明发生了单粒子功能中断SEFI,上位机记录单粒子功能中断SEFI次数,继续进行辐照试验;若上位机无法进行读操作,即测试系统出现了死机现象,也表明发生了单粒子功能中断SEFI,上位机记录单粒子功能中断SEFI次数,并对测试系统进行断电重新启动,继续进行辐照测试。
[0056] 3)动态读/写模式:
[0057] ①系统上电,将初始数据写入NAND FLASH存储单元,具体为:
[0058] a)上位机通过RS232的数据发送端TXD向FPGA发送写操作指令,设为80H,然后发送已设定好的5周期的地址码;
[0059] b)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送写操作指令80H,NAND FLASH将写操作指令锁存至内部的指令寄存器;
[0060] c) FPGA的写使能端WE向NAND FLASH的写使能端WE ’发送信号,FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号,在写使能端WE’处于上升沿、地址锁存使能端ALE’处于高电平,且指令锁存使能端CLE’和片选使能端CE’处于低电平时,FPGA通过输入输出接ロ向NAND FLASH发送5周期的地址码,NAND FLASH的将5周期的地址码锁存至其内部的地址寄存器;
[0061 ] d)上位机通过RS232的数据发送端TXD向FPGA发送需要写入到NAND FLASH中的数据;
[0062] e)在指令锁存使能端ALE’和地址锁存使能端CLE’都处于低电平吋,FPGA通过输入输出接ロ向NAND FLASH发送获取自上位机的数据,NAND FLASH将数据写入到其内部缓存区中;
[0063] f)NAND FLASH将其内部缓存区中的数据写入到地址寄存器所指定的存储单元中;
[0064] ②开启模拟源进行辐照;
[0065] ③单粒子锁定的判断:在辐照过程中,FPGA监测FNAND FLASH的工作电流,与预先设定的电流阈值相比较,若超过阈值则表明发生了单粒子锁定SEL现象,上位机通过串ロ通信模块向FPGA发出断电并重新启动指令,重新启动后再次进行辐照测试;
[0066] ④单粒子翻转和功能中断的判断:辐照过程中,上位机通过串ロ通信模块向FPGA发出读操作指令,读取NAND FLASH存储的辐照中数据,并与初始数据进行比较,具体为:[0067] a)上位机通过RS232的数据发送端TXD向FPGA发送第一指令00H,然后发送已设定好的5周期的地址码;
[0068] b)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送第一指令00H, NAND FLASH将第一指令锁存至其内部的指令寄存器;
[0069] c) FPGA的写使能端WE向NAND FLASH的写使能端WE ’发送信号,FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号,在写使能端WE’处于上升沿、地址锁存使能端ALE’处于高电平,且指令锁存使能端CLE’和片选使能端CE’处于低电平时,FPGA通过输入输出接ロ向NAND FLASH发送5周期的地址码,NAND FLASH的将5周期的地址码锁存至其内部的地址寄存器;
[0070] d)在完成以上步骤后,上位机通过数据发送端TXD向FPGA发送第二指令30H ;[0071 ] e) FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE ’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送第二指令30H,NAND FLASH将第二指令锁存至其内部的指令寄存器;
[0072] f) NAND FLASH将状态指示信号R/B’置为低电平,NAND FLASH将其中地址寄存器指定页的数据读入NAND FLASH内部缓存区,待数据全部读入到NAND FLASH内部缓存区后,NAND FLASH将状态指示信号R/B’置为高电平;
[0073] g)FPGA的状态指示信号R/B接收状态指示信号R/B’的信号,并通过读使能端RE向读使能端RE’发送信号,读使能端RE’处于上升沿时FPGA通过输入输出接ロ I/O和输入输出接ロ I/O’顺序读出NAND FLASH内部缓存区中的数据,并通过RS232的数据接收端RXD上传至上位机。
[0074] h)将传回上位机的数据与初始数据进行比较,同吋,上位机将错误地址及个数记录,若错误数为零,表示没有发生单粒子翻转SEU或单粒子功能中断SEFI,则继续辐照试验;若错误数小于预先设定值N,则表明发生了单粒子翻转SEU,重新向NAND FLASH存储単元写入数据,写入完成后继续进行辐照试验;若错误数大于或等于预先设定值N,视为连续数个整页或整块发生翻转,即表明发生了单粒子功能中断SEFI,上位机记录单粒子功能中断SEFI次数,并重新向NAND FLASH存储单元写入数据,写入完成后继续进行辐照试验;若上位机无法进行读、写操作,即测试系统出现了死机现象,也表明发生了单粒子功能中断SEFI,上位机记录单粒子功能中断SEFI次数,并对测试系统进行断电重新启动,重新向NAND FLASH写入数据,写入完成后继续进行辐照测试;
[0075] 在进行写操作时,具体为:
[0076] a)上位机通过RS232的数据发送端TXD向FPGA发送写操作指令,设为80H,然后发送已设定好的5周期的地址码;
[0077] b)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送写操作指令80H,NAND FLASH将写操作指令锁存至内部的指令寄存器;[0078] c) FPGA的写使能端WE向NAND FLASH的写使能端WE ’发送信号,FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号,在写使能端WE’处于上升沿、地址锁存使能端ALE’处于高电平,且指令锁存使能端CLE’和片选使能端CE’处于低电平时,FPGA通过输入输出接ロ向NAND FLASH发送5周期的地址码,NAND FLASH的将5周期的地址码锁存至其内部的地址寄存器;
[0079] d)上位机通过RS232的数据发送端TXD向FPGA发送需要写入到NAND FLASH中的数据;
[0080] e)在指令锁存使能端ALE’和地址锁存使能端CLE’都处于低电平吋,FPGA通过输入输出接ロ向NAND FLASH发送获取自上位机的数据,NAND FLASH将数据写入到其内部缓存区中;
[0081] f)NAND FLASH将其内部缓存区中的数据写入到地址寄存器所指定的存储单元中。
[0082] 4)动态读/擦除/写模式:
[0083] ①系统上电,将初始数据写入NAND FLASH存储单元,具体为:
[0084] a)上位机通过RS232的数据发送端TXD向FPGA发送写操作指令,设为80H,然后发送已设定好的5周期的地址码;
[0085] b)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送写操作指令80H,NAND FLASH将写操作指令锁存至内部的指令寄存器;
[0086] c) FPGA的写使能端WE向NAND FLASH的写使能端WE ’发送信号,FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号,在写使能端WE’处于上升沿、地址锁存使能端ALE’处于高电平,且指令锁存使能端CLE’和片选使能端CE’处于低电平时,FPGA通过输入输出接ロ向NAND FLASH发送5周期的地址码,NAND FLASH的将5周期的地址码锁存至其内部的地址寄存器;
[0087] d)上位机通过RS232的数据发送端TXD向FPGA发送需要写入到NAND FLASH中的数据;
[0088] e)在指令锁存使能端ALE’和地址锁存使能端CLE’都处于低电平吋,FPGA通过输入输出接ロ向NAND FLASH发送获取自上位机的数据,NAND FLASH将数据写入到其内部缓存区中;
[0089] f)NAND FLASH将其内部缓存区中的数据写入到地址寄存器所指定的存储单元中;
[0090] ②开启模拟源进行辐照;
[0091 ] ③单粒子锁定的判断:在辐照过程中,FPGA监测FNAND FLASH的工作电流,与预先设定的电流阈值相比较,若超过阈值则表明发生了单粒子锁定SEL现象,上位机通过串ロ通信模块向FPGA发出断电并重新启动指令,重新启动后再次进行辐照测试;
[0092] ④单粒子翻转或单粒子功能中断的判断:辐照过程中,上位机通过串ロ通信模块向FPGA发出读操作指令,读操作指令有两个,其中第一指令设为00H,第二指令设为30H,读取NAND FLASH存储的辐照中数据,并与初始数据进行比较,具体为:
[0093] a)上位机通过RS232的数据发送端TXD向FPGA发送第一指令00H,然后发送已设定好的5周期的地址码;
[0094] b)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送第一指令00H, NAND FLASH将第一指令锁存至其内部的指令寄存器;
[0095] c)FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号,将地址锁存使能端ALE’置为高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送5周期的地址码,NAND FLASH将5周期的地址码锁存至其内部的地址寄存器;
[0096] d)在完成以上步骤后,上位机通过数据发送端TXD向FPGA发送第二指令30H ;
[0097] e)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送第二指令30H,NAND FLASH将第二指令锁存至其内部的指令寄存器;
[0098] f) NAND FLASH将状态指示信号R/B’置为低电平,NAND FLASH将其中地址寄存器指定页的数据读入NAND FLASH内部缓存区,待数据全部读入到NAND FLASH内部缓存区后,NAND FLASH将状态指示信号R/B’置为高电平;
[0099] g)FPGA的状态指示信号R/B接收状态指示信号R/B’的信号,并通过读使能端RE向读使能端RE’发送信号,读使能端RE’处于上升沿吋,FPGA通过输入输出接ロ顺序读出NAND FLASH内部缓存区中的数据,并通过RS232的数据接收端RXD上传至上位机;
[0100] h)将传回上位机的数据与初始数据进行比较,同时,上位机将错误地址及个数记录,若错误数为零,表明没有发生单粒子翻转SEU或单粒子功能中断SEFI,继续辐照试验;若错误数小于预先设定值N,则表明发生了单粒子翻转SEU,上位机通过串ロ通信模块向FPGA发出擦除指令,擦除NAND FLASH中的错误数据;若错误数大于或等于预先设定值N,视为连续数个整页或整块发生翻转,即表明发生了单粒子功能中断SEFI,上位机记录单粒子功能中断SEFI次数,并通过串ロ通信模块向FPGA发出擦除指令,擦除NAND FLASH中的错误数据;若上位机无法进行读、擦除、写操作,即测试系统出现了死机现象,也表明发生了单粒子功能中断SEFI,上位机记录单粒子功能中断SEFI次数,并对测试系统进行断电重新启动,通过串ロ通信模块向FPGA发出擦除指令,擦除NAND FLASH中的错误数据;
[0101] 在进行擦除操作时,具体为:
[0102] a)上位机通过RS232的数据发送端TXD向FPGA发送擦除操作第一指令,设为60H,然后发送已设定好的3周期的地址码;
[0103] b) FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE ’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送擦除操作第一指令60H,NAND FLASH将指令锁存至其内部的指令寄存器;
[0104] c) FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE ’发送信号,将地址锁存使能端ALE’置为高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送3周期的地址码,NAND FLASH将3周期的地址码锁存至其内部的地址寄存器;
[0105] d)在完成以上步骤后,上位机通过数据发送端TXD向FPGA发送擦除操作第二指令,设为DOH ;
[0106] e) FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE ’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送擦除操作第二指令DOH,NAND FLASH将指令锁存至其内部的指令寄存器;
[0107] f) NAND FLASH将状态指示信号R/B’置为低电平,NAND FLASH对地址寄存器指定页进行擦除操作,待擦除完成之后,NAND FLASH将状态指示信号R/B’置为高电平;
[0108] g)FPGA的状态指示信号R/B接收状态指示信号R/B’的信号,并通过读NAND FLASH的状态寄存器中的数据来判断擦除操作是否成功。
[0109] 若擦除成功,重新向NAND FLASH存储单元写入数据;若擦除不成功,上位机通过串ロ通信模块向FPGA再次发出擦除指令,擦除NAND FLASH中的错误数据,直到擦除成功;
[0110] 在进行写操作时,具体为:
[0111] a)上位机通过RS232的数据发送端TXD向FPGA发送写操作指令,设为80H,然后发送已设定好的5周期的地址码;
[0112] b) FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE ’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送写操作指令80H,NAND FLASH将写操作指令锁存至内部的指令寄存器;
[0113] c) FPGA的写使能端WE向NAND FLASH的写使能端WE ’发送信号,FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号,在写使能端WE’处于上升沿、地址锁存使能端ALE’处于高电平,且指令锁存使能端CLE’和片选使能端CE’处于低电平时,FPGA通过输入输出接ロ向NAND FLASH发送5周期的地址码,NAND FLASH的将5周期的地址码锁存至其内部的地址寄存器;
[0114] d)上位机通过RS232的数据发送端TXD向FPGA发送需要写入到NAND FLASH中的数据;
[0115] e)在指令锁存使能端ALE’和地址锁存使能端CLE’都处于低电平吋,FPGA通过输入输出接ロ向NAND FLASH发送获取自上位机的数据,NAND FLASH将数据写入到其内部缓存区中;
[0116] f)NAND FLASH将其内部缓存区中的数据写入到地址寄存器所指定的存储单元中;
[0117] 写入完成后继续进行辐照测试。
[0118] 有益效果
[0119] 本发明所述的测试方法能够实现对大容量的NAND FLASH存储器单粒子效应的测试,在该方法中通过具体指令码和地址码的使用能够完成静态、动态读、动态读/写、以及动态读/擦除/写四种工作模式,尤其后三种工作模式可以同时实现对单粒子锁定、单粒子翻转以及单粒子功能中断现象的测试,其中,通过辐照过程中的工作电流与预先设定的电流阈值进行比较来判断单粒子锁定现象,通过NAND FLASH中存储的辐照过程中的数据与初始数据进行比较来判断单粒子翻转和单粒子功能中断现象,为实现在实验模拟源条件下高效获取单粒子效应特征參数提供了一种测试方法。
附图说明
[0120] 图1为本发明所述的ー种基于FPGA的NAND FLASH器件单粒子效应测试方法示意图;
[0121] 图2为本发明所述的ー种基于FPGA的NAND FLASH器件单粒子效应测试方法工作流程图。
具体实施方式
[0122] 下面结合附图和具体实施例来详述本发明,但不限于此。
[0123] 实施例
[0124] 如图1所示,本发明的一种基于FPGA的NAND FLASH器件单粒子效应测试方法,所述方法主要包括:上位机、50MHz晶振、程序配置端ロ JTAG、FPGA控制模块和NAND FLASH测试模块;FPGA控制模块主要包括串ロ通信模块、时钟电路模块和I/O总线模块;NAND FLASH测试模块主要包括地址寄存器、指令寄存器、内部缓存区、存储单元、状态寄存器、I/O总线模块和电流采集模块。
[0125] 其中,上位机通过串ロ通信RS232接ロ的数据接收端RXD、数据发送端TXD以及地线GND管脚与FPGA相连;50MHz晶振经FPGA的时钟信号输入端Bll管脚相连,为FPGA提供外部时钟信号;程序配置端ロ JTAG经测试时钟输入信号TCK、测试数据输出信号TD0、测试模式选择输入信号TMS以及串行测试数据输入信号TDI管脚与FPGA相连;FPGA的输入输出接ロ I/O和NAND FLASH的输入输出接ロ I/O’相连;FPGA的使能信号地址锁存使能端ALE、指令锁存使能端CLE、读使能端RE、写使能端WE、状态指示信号R/B、片选使能端CE以及写保护信号WP依次和NAND FLASH对应的地址锁存使能端ALE’、指令锁存使能端CLE’、读使能端RE’、写使能端WE’、状态指示信号R/B’、片选使能端CE’以及写保护信号WP’相连。
[0126] FPGA与NAND FLASH的使能端ロ指令锁存使能端CLE、地址锁存使能端ALE、片选使能端CE、读使能端RE以及写使能端WE是单向输出接ロ,而输入输出接ロ I/O是双向,NANDFLASH没有专门的地址线,所有的地址、数据和指令信号输入都使用同一个8位I/O接ロ,通过指令锁存使能端CLE和地址锁存使能端ALE实现指令和地址对I/O ロ的复用。
[0127] 工作方式
[0128] I)静态模式:
[0129] ①首先系统加电,将初始数据写入NAND FLASH,具体为:
[0130] a)上位机通过RS232的数据发送端TXD向FPGA发送写操作指令,设为80H,然后发送已设定好的5周期的地址码;
[0131] b) FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE ’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送写操作指令80H,NAND FLASH将写操作指令锁存至内部的指令寄存器;[0132] c) FPGA的写使能端WE向NAND FLASH的写使能端WE ’发送信号,FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号,在写使能端WE’处于上升沿、地址锁存使能端ALE’处于高电平,且指令锁存使能端CLE’和片选使能端CE’处于低电平时,FPGA通过输入输出接ロ向NAND FLASH发送5周期的地址码,NAND FLASH的将5周期的地址码锁存至其内部的地址寄存器;
[0133] d)上位机通过RS232的数据发送端TXD向FPGA发送需要写入到NAND FLASH中的数据;
[0134] e)在指令锁存使能端ALE’和地址锁存使能端CLE’都处于低电平吋,FPGA通过输入输出接ロ向NAND FLASH发送获取自上位机的数据,NAND FLASH将数据写入到其内部缓存区中。
[0135] f)NAND FLASH将其内部缓存区中的数据写入到地址寄存器所指定的存储单元中;
[0136] ②系统断电,在测试系统不加电的条件下,进行模拟源辐照;
[0137] ③单粒子翻转的判断:辐照完毕后,重新给系统加电,上位机通过串ロ通信模块向FPGA发出读操作指令,读操作指令有两个,其中第一指令为00H,第二指令为30H,读取NANDFLASH存储的辐照后数据,并与初始数据进行比较,具体为:
[0138] a)上位机通过RS232的数据发送端TXD向FPGA发送第一指令00H,然后发送已设定好的5周期的地址码;
[0139] b) FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE ’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送第一指令00H,NAND FLASH将第一指令锁存至其内部的指令寄存器;
[0140] c) FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE ’发送信号,将地址锁存使能端ALE’置为高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送5周期的地址码,NAND FLASH将5周期的地址码锁存至其内部的地址寄存器;
[0141] d)在完成以上步骤后,上位机通过数据发送端TXD向FPGA发送第二指令30H ;
[0142] e) FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE ’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送第二指令30H,NAND FLASH将第二指令锁存至其内部的指令寄存器;
[0143] f) NAND FLASH将状态指示信号R/B’置为低电平,NAND FLASH将其中地址寄存器指定页的数据读入NAND FLASH内部缓存区,待数据全部读入到NAND FLASH内部缓存区后,NAND FLASH将状态指示信号R/B’置为高电平;
[0144] g)FPGA的状态指示信号R/B接收状态指示信号R/B’的信号,并通过读使能端RE向读使能端RE’发送信号,读使能端RE’处于上升沿吋,FPGA通过输入输出接ロ顺序读出NAND FLASH内部缓存区中的数据,并通过RS232的数据接收端RXD上传至上位机;
[0145] h)将传回上位机的数据与初始数据进行比较,同时,上位机将错误地址及个数记录,若错误数为零,表示没有发生单粒子翻转SEU,则继续辐照试验;若错误数小于预先设定值N,则表明发生了单粒子翻转SEU,重新向NAND FLASH写入数据;
[0146] 在进行写操作时,具体为:
[0147] a)上位机通过RS232的数据发送端TXD向FPGA发送写操作指令,设为80H,然后发送已设定好的5周期的地址码;
[0148] b) FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE ’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送写操作指令80H,NAND FLASH将写操作指令锁存至内部的指令寄存器;
[0149] c) FPGA的写使能端WE向NAND FLASH的写使能端WE ’发送信号,FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号,在写使能端WE’处于上升沿、地址锁存使能端ALE’处于高电平,且指令锁存使能端CLE’和片选使能端CE’处于低电平时,FPGA通过输入输出接ロ向NAND FLASH发送5周期的地址码,NAND FLASH的将5周期的地址码锁存至其内部的地址寄存器;
[0150] d)上位机通过RS232的数据发送端TXD向FPGA发送需要写入到NAND FLASH中的数据;
[0151] e)在指令锁存使能端ALE’和地址锁存使能端CLE’都处于低电平吋,FPGA通过输入输出接ロ向NAND FLASH发送获取自上位机的数据,NAND FLASH将数据写入到其内部缓存区中;
[0152] f)NAND FLASH将其内部缓存区中的数据写入到地址寄存器所指定的存储单元中;
[0153] 写入完成后继续进行辐照测试。
[0154] 由于辐照过程不加电,所以这种辐照模式不能监测器件的单粒子功能中断SEFI和单粒子锁定SEL现象。
[0155] 2)动态读模式:
[0156] ①系统上电,将初始数据写入NAND FLASH存储单元,具体为:
[0157] a)上位机通过RS232的数据发送端TXD向FPGA发送写操作指令,设为80H,然后发送已设定好的5周期的地址码;
[0158] b) FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE ’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送写操作指令80H,NAND FLASH将写操作指令锁存至内部的指令寄存器;
[0159] c)FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号,在写使能端WE’处于上升沿、地址锁存使能端ALE’处于高电平,且指令锁存使能端CLE’和片选使能端CE’处于低电平时,FPGA通过输入输出接ロ向NAND FLASH发送5周期的地址码,NAND FLASH的将5周期的地址码锁存至其内部的地址寄存器;
[0160] d)上位机通过RS232的数据发送端TXD向FPGA发送需要写入到NAND FLASH中的数据;
[0161] e)在指令锁存使能端ALE’和地址锁存使能端CLE’都处于低电平吋,FPGA通过输入输出接口向NAND FLASH发送获取自上位机的数据,NAND FLASH将数据写入到其内部缓存区中;
[0162] f)NAND FLASH将其内部缓存区中的数据写入到地址寄存器所指定的存储单元中;
[0163] ②开启模拟源进行辐照;
[0164] ③单粒子锁定的判断:在辐照过程中,FPGA监测NAND FLASH的工作电流,与预先设定的电流阈值相比较,若超过阈值则表明发生了单粒子锁定SEL现象,上位机通过串口通信模块向FPGA发出断电并重新启动指令,重新启动后再次进行辐照测试;
[0165] ④单粒子翻转和单粒子功能中断的判断:辐照过程中,上位机通过串口通信模块向FPGA发出读操作指令,读操作指令有两个,其中第一指令设为00H,第二指令设为30H,读取NAND FLASH存储的辐照中数据,并与初始数据进行比较,具体为:
[0166] a)上位机通过RS232的数据发送端TXD向FPGA发送第一指令00H,然后发送已设定好的5周期的地址码;
[0167] b) FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE ’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿时,FPGA通过输入输出接口向NAND FLASH发送第一指令00H, NAND FLASH将第一指令锁存至其内部的指令寄存器;
[0168] c) FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE ’发送信号,将地址锁存使能端ALE’置为高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿时,FPGA通过输入输出接口向NAND FLASH发送5周期的地址码,NAND FLASH将5周期的地址码锁存至其内部的地址寄存器;
[0169] d)在完成以上步骤后,上位机通过数据发送端TXD向FPGA发送第二指令30H ;
[0170] e) FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE ’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿时,FPGA通过输入输出接口向NAND FLASH发送第二指令30H,NAND FLASH将第二指令锁存至其内部的指令寄存器;
[0171] f)NAND FLASH将状态指示信号R/B’置为低电平,NAND FLASH将其中地址寄存器指定页的数据读入NAND FLASH内部缓存区,待数据全部读入到NAND FLASH内部缓存区后,NAND FLASH将状态指示信号R/B’置为高电平;
[0172] g)FPGA的状态指示信号R/B接收状态指示信号R/B’的信号,并通过读使能端RE向读使能端RE’发送信号,读使能端RE’处于上升沿时,FPGA通过输入输出接口顺序读出NAND FLASH内部缓存区中的数据,并通过RS232的数据接收端RXD上传至上位机;
[0173] h)将传回上位机的数据与初始数据进行比较,同时,上位机将错误地址及个数记录,若错误数为零,表示没有发生单粒子翻转SEU或单粒子功能中断SEFI,则继续辐照试验;若错误数小于预先设定值N,则表明发生了单粒子翻转SEU,继续进行辐照试验;若错误数大于或等于预先设定值N,视为连续数个整页或整块发生翻转,即表明发生了单粒子功能中断SEFI,上位机记录单粒子功能中断SEFI次数,继续进行辐照试验;若上位机无法进行读操作,即测试系统出现了死机现象,也表明发生了单粒子功能中断SEFI,上位机记录单粒子功能中断SEFI次数,并对测试系统进行断电重新启动,继续进行辐照测试。[0174] 3)动态读/写模式:
[0175] ①系统上电,将初始数据写入NAND FLASH存储单元,具体为:
[0176] a)上位机通过RS232的数据发送端TXD向FPGA发送写操作指令,设为80H,然后发送已设定好的5周期的地址码;
[0177] b) FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE ’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿时,FPGA通过输入输出接口向NAND FLASH发送写操作指令80H,NAND FLASH将写操作指令锁存至内部的指令寄存器;
[0178] c) FPGA的写使能端WE向NAND FLASH的写使能端WE ’发送信号,FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号,在写使能端WE’处于上升沿、地址锁存使能端ALE’处于高电平,且指令锁存使能端CLE’和片选使能端CE’处于低电平时,FPGA通过输入输出接口向NAND FLASH发送5周期的地址码,NAND FLASH的将5周期的地址码锁存至其内部的地址寄存器;
[0179] d)上位机通过RS232的数据发送端TXD向FPGA发送需要写入到NAND FLASH中的数据;
[0180] e)在指令锁存使能端ALE’和地址锁存使能端CLE’都处于低电平时,FPGA通过输入输出接口向NAND FLASH发送获取自上位机的数据,NAND FLASH将数据写入到其内部缓存区中;
[0181] f)NAND FLASH将其内部缓存区中的数据写入到地址寄存器所指定的存储单元中;
[0182] ②开启模拟源进行辐照;
[0183] ③单粒子锁定的判断:在辐照过程中,FPGA监测FNAND FLASH的工作电流,与预先设定的电流阈值相比较,若超过阈值则表明发生了单粒子锁定SEL现象,上位机通过串口通信模块向FPGA发出断电并重新启动指令,重新启动后再次进行辐照测试;
[0184] ④单粒子翻转和功能中断的判断:辐照过程中,上位机通过串口通信模块向FPGA发出读操作指令,读操作指令有两个,其中第一指令设为00H,第二指令设为30H,读取NANDFLASH存储的辐照中数据,并与初始数据进行比较,具体为:
[0185] a)上位机通过RS232的数据发送端TXD向FPGA发送第一指令00H,然后发送已设定好的5周期的地址码;
[0186] b) FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE ’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿时,FPGA通过输入输出接口向NAND FLASH发送第一指令00H, NAND FLASH将第一指令锁存至其内部的指令寄存器;
[0187] c) FPGA的写使能端WE向NAND FLASH的写使能端WE ’发送信号,FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号,在写使能端WE’处于上升沿、地址锁存使能端ALE’处于高电平,且指令锁存使能端CLE’和片选使能端CE’处于低电平时,FPGA通过输入输出接口向NAND FLASH发送5周期的地址码,NAND FLASH的将5周期的地址码锁存至其内部的地址寄存器;
[0188] d)在完成以上步骤后,上位机通过数据发送端TXD向FPGA发送第二指令30H ;[0189] e) FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE ’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿时,FPGA通过输入输出接口向NAND FLASH发送第二指令30H,NAND FLASH将第二指令锁存至其内部的指令寄存器;
[0190] f)NAND FLASH将状态指示信号R/B’置为低电平,NAND FLASH将其中地址寄存器指定页的数据读入NAND FLASH内部缓存区,待数据全部读入到NAND FLASH内部缓存区后,NAND FLASH将状态指示信号R/B’置为高电平;
[0191] g)FPGA的状态指示信号R/B接收状态指示信号R/B’的信号,并通过读使能端RE向读使能端RE’发送信号,读使能端RE’处于上升沿时FPGA通过输入输出接口顺序读出NAND FLASH内部缓存区中的数据,并通过RS232的数据接收端RXD上传至上位机。
[0192] h)将传回上位机的数据与初始数据进行比较,同时,上位机将错误地址及个数记录,若错误数为零,表示没有发生单粒子翻转SEU或单粒子功能中断SEFI,则继续辐照试验;若错误数小于预先设定值N,则表明发生了单粒子翻转SEU,重新向NAND FLASH存储单元写入数据,写入完成后继续进行辐照试验;若错误数大于或等于预先设定值N,视为连续数个整页或整块发生翻转,即表明发生了单粒子功能中断SEFI,上位机记录单粒子功能中断SEFI次数,并重新向NAND FLASH存储单元写入数据,写入完成后继续进行辐照试验;若上位机无法进行读、写操作,即测试系统出现了死机现象,也表明发生了单粒子功能中断SEFI,上位机记录单粒子功能中断SEFI次数,并对测试系统进行断电重新启动,重新向NAND FLASH写入数据,写入完成后继续进行辐照测试;
[0193] 在进行写操作时,具体为:
[0194] a)上位机通过RS232的数据发送端TXD向FPGA发送写操作指令,设为80H,然后发送已设定好的5周期的地址码;
[0195] b) FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE ’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿时,FPGA通过输入输出接口向NAND FLASH发送写操作指令80H,NAND FLASH将写操作指令锁存至内部的指令寄存器;
[0196] c) FPGA的写使能端WE向NAND FLASH的写使能端WE ’发送信号,FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号,在写使能端WE’处于上升沿、地址锁存使能端ALE’处于高电平,且指令锁存使能端CLE’和片选使能端CE’处于低电平时,FPGA通过输入输出接口向NAND FLASH发送5周期的地址码,NAND FLASH的将5周期的地址码锁存至其内部的地址寄存器;
[0197] d)上位机通过RS232的数据发送端TXD向FPGA发送需要写入到NAND FLASH中的数据;
[0198] e)在指令锁存使能端ALE’和地址锁存使能端CLE’都处于低电平时,FPGA通过输入输出接口向NAND FLASH发送获取自上位机的数据,NAND FLASH将数据写入到其内部缓存区中;
[0199] f)NAND FLASH将其内部缓存区中的数据写入到地址寄存器所指定的存储单元中。
[0200] 4)动态读/擦除/写模式:
[0201] ①系统上电,将初始数据写入NAND FLASH存储单元,具体为:[0202] a)上位机通过RS232的数据发送端TXD向FPGA发送写操作指令,设为80H,然后发送已设定好的5周期的地址码;
[0203] b) FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE ’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿时,FPGA通过输入输出接口向NAND FLASH发送写操作指令80H,NAND FLASH将写操作指令锁存至内部的指令寄存器;
[0204] c) FPGA的写使能端WE向NAND FLASH的写使能端WE ’发送信号,FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号,在写使能端WE’处于上升沿、地址锁存使能端ALE’处于高电平,且指令锁存使能端CLE’和片选使能端CE’处于低电平时,FPGA通过输入输出接口向NAND FLASH发送5周期的地址码,NAND FLASH的将5周期的地址码锁存至其内部的地址寄存器;
[0205] d)上位机通过RS232的数据发送端TXD向FPGA发送需要写入到NAND FLASH中的数据;
[0206] e)在指令锁存使能端ALE’和地址锁存使能端CLE’都处于低电平时,FPGA通过输入输出接口向NAND FLASH发送获取自上位机的数据,NAND FLASH将数据写入到其内部缓存区中;
[0207] f)NAND FLASH将其内部缓存区中的数据写入到地址寄存器所指定的存储单元中;
[0208] ②开启模拟源进行辐照;
[0209] ③单粒子锁定的判断:在辐照过程中,FPGA监测FNAND FLASH的工作电流,与预先设定的电流阈值相比较,若超过阈值则表明发生了单粒子锁定SEL现象,上位机通过串口通信模块向FPGA发出断电并重新启动指令,重新启动后再次进行辐照测试;
[0210] ④单粒子翻转或单粒子功能中断的判断:辐照过程中,上位机通过串口通信模块向FPGA发出读操作指令,读操作指令有两个,其中第一指令设为00H,第二指令设为30H,读取NAND FLASH存储的辐照中数据,并与初始数据进行比较,具体为:
[0211] a)上位机通过RS232的数据发送端TXD向FPGA发送第一指令00H,然后发送已设定好的5周期的地址码;
[0212] b) FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE ’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿时,FPGA通过输入输出接口向NAND FLASH发送第一指令00H, NAND FLASH将第一指令锁存至其内部的指令寄存器;
[0213] c) FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE ’发送信号,将地址锁存使能端ALE’置为高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿时,FPGA通过输入输出接口向NAND FLASH发送5周期的地址码,NAND FLASH将5周期的地址码锁存至其内部的地址寄存器;
[0214] d)在完成以上步骤后,上位机通过数据发送端TXD向FPGA发送第二指令30H ;
[0215] e) FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE ’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿时,FPGA通过输入输出接口向NAND FLASH发送第二指令30H,NAND FLASH将第二指令锁存至其内部的指令寄存器;
[0216] f)NAND FLASH将状态指示信号R/B’置为低电平,NAND FLASH将其中地址寄存器指定页的数据读入NAND FLASH内部缓存区,待数据全部读入到NAND FLASH内部缓存区后,NAND FLASH将状态指示信号R/B’置为高电平;
[0217] g)FPGA的状态指示信号R/B接收状态指示信号R/B’的信号,并通过读使能端RE向读使能端RE’发送信号,读使能端RE’处于上升沿时,FPGA通过输入输出接口顺序读出NAND FLASH内部缓存区中的数据,并通过RS232的数据接收端RXD上传至上位机;
[0218] h)将传回上位机的数据与初始数据进行比较,同时,上位机将错误地址及个数记录,若错误数为零,表明没有发生单粒子翻转SEU或单粒子功能中断SEFI,继续辐照试验;若错误数小于预先设定值N,则表明发生了单粒子翻转SEU,上位机通过串口通信模块向FPGA发出擦除指令,擦除NAND FLASH中的错误数据;若错误数大于或等于预先设定值N,视为连续数个整页或整块发生翻转,即表明发生了单粒子功能中断SEFI,上位机记录单粒子功能中断SEFI次数,并通过串口通信模块向FPGA发出擦除指令,擦除NAND FLASH中的错误数据;若上位机无法进行读、擦除、写操作,即测试系统出现了死机现象,也表明发生了单粒子功能中断SEFI,上位机记录单粒子功能中断SEFI次数,并对测试系统进行断电重新启动,通过串口通信模块向FPGA发出擦除指令,擦除NAND FLASH中的错误数据;
[0219] 在进行擦除操作时,具体为:
[0220] a)上位机通过RS232的数据发送端TXD向FPGA发送擦除操作第一指令,设为60H,然后发送已设定好的3周期的地址码;
[0221 ] b) FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE ’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿时,FPGA通过输入输出接口向NAND FLASH发送擦除操作第一指令60H,NAND FLASH将指令锁存至其内部的指令寄存器;
[0222] c) FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号,将地址锁存使能端ALE’置为高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿时,FPGA通过输入输出接口向NAND FLASH发送3周期的地址码,NAND FLASH将3周期的地址码锁存至其内部的地址寄存器;
[0223] d)在完成以上步骤后,上位机通过数据发送端TXD向FPGA发送擦除操作第二指令,设为DOH ;
[0224] e) FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE ’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿时,FPGA通过输入输出接口向NAND FLASH发送擦除操作第二指令DOH,NAND FLASH将指令锁存至其内部的指令寄存器;
[0225] f) NAND FLASH将状态指示信号R/B’置为低电平,NAND FLASH对地址寄存器指定页进行擦除操作,待擦除完成之后,NAND FLASH将状态指示信号R/B’置为高电平;
[0226] g)FPGA的状态指示信号R/B接收状态指示信号R/B’的信号,并通过读NAND FLASH的状态寄存器中的数据来判断擦除操作是否成功。
[0227] 若擦除成功,重新向NAND FLASH存储单元写入数据;若擦除不成功,上位机通过串口通信模块向FPGA再次发出擦除指令,擦除NAND FLASH中的错误数据,直到擦除成功;[0228] 在进行写操作时,具体为:
[0229] a)上位机通过RS232的数据发送端TXD向FPGA发送写操作指令,设为80H,然后发送已设定好的5周期的地址码;
[0230] b) FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE ’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿时,FPGA通过输入输出接口向NAND FLASH发送写操作指令80H,NAND FLASH将写操作指令锁存至内部的指令寄存器;
[0231 ] c) FPGA的写使能端WE向NAND FLASH的写使能端WE ’发送信号,FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号,在写使能端WE’处于上升沿、地址锁存使能端ALE’处于高电平,且指令锁存使能端CLE’和片选使能端CE’处于低电平时,FPGA通过输入输出接口向NAND FLASH发送5周期的地址码,NAND FLASH的将5周期的地址码锁存至其内部的地址寄存器;
[0232] d)上位机通过RS232的数据发送端TXD向FPGA发送需要写入到NAND FLASH中的数据;
[0233] e)在指令锁存使能端ALE’和地址锁存使能端CLE’都处于低电平时,FPGA通过输入输出接口向NAND FLASH发送获取自上位机的数据,NAND FLASH将数据写入到其内部缓存区中;
[0234] f)NAND FLASH将其内部缓存区中的数据写入到地址寄存器所指定的存储单元中;
[0235] 写入完成后继续进行辐照测试。
[0236] 本发明包括但不限于以上实施例,凡是在本发明精神的原则之下进行的任何等同替换或局部改进,都将视为在本发明的保护范围之内。

Claims (5)

1.一种基于FPGA的NAND FLASH器件单粒子效应测试方法,其特征在于:FPGA控制模块主要包括串ロ通信模块、时钟电路模块和I/O总线模块;NAND FLASH测试模块主要包括地址寄存器、指令寄存器、内部缓存区、存储单元、状态寄存器、I/O总线模块和电流采集模块; 所述方法主要包括:上位机通过串ロ通信RS232接ロ的数据接收端RXD、数据发送端TXD以及地线GND管脚与FPGA相连;50MHz晶振与FPGA的时钟信号输入端Bll管脚相连,为FPGA提供外部时钟信号;程序配置端ロ JTAG经测试时钟输入信号TCK、测试数据输出信号TDO、测试模式选择输入信号TMS以及串行测试数据输入信号TDI管脚与FPGA相连;FPGA的输入输出接ロ I/O和NAND FLASH的输入输出接ロ I/O’相连;FPGA的使能信号地址锁存使能端ALE、指令锁存使能端CLE、读使能端RE、写使能端WE、状态指示信号R/B、片选使能端CE以及写保护信号WP依次和NAND FLASH对应的地址锁存使能端ALE’、指令锁存使能端CLE’、读使能端RE’、写使能端WE’、状态指示信号R/B’、片选使能端CE’以及写保护信号WP,相连; FPGA与NAND FLASH的使能端ロ指令锁存使能端CLE、地址锁存使能端ALE、片选使能端CE、读使能端RE以及写使能端WE是单向输出接ロ,而输入输出接ロ I/O是双向,NAND FLASH没有专门的地址线,所有的地址、数据和指令信号输入都使用同一个8位I/O接ロ,通过指令锁存使能端CLE和地址锁存使能端ALE实现指令和地址对I/O ロ的复用; 工作方式: I)静态模式: ①首先系统加电,将初始数据写入NAND FLASH,具体为: a)上位机通过RS232的数据发送端TXD向FPGA发送写操作指令,然后发送已设定好的地址码; b)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送写操作指令,NAND FLASH将写操作指令锁存至内部的指令寄存器; c)FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号,在写使能端WE’处于上升沿、地址锁存使能端ALE’处于高电平,且指令锁存使能端CLE’和片选使能端CE’处于低电平吋,FPGA通过输入输出接ロ向NAND FLASH发送地址码,NAND FLASH的将地址码锁存至其内部的地址寄存器; d)上位机通过RS232的数据发送端TXD向FPGA发送需要写入到NAND FLASH中的数据; e)在指令锁存使能端ALE’和地址锁存使能端CLE’都处于低电平吋,FPGA通过输入输出接ロ向NAND FLASH发送获取自上位机的数据,NAND FLASH将数据写入到其内部缓存区中; f)NAND FLASH将其内部缓存区中的数据写入到地址寄存器所指定的存储单元中; ②系统断电,在测试系统不加电的条件下,进行模拟源辐照; ③单粒子翻转的判断:辐照完毕后,重新给系统加电,上位机通过串ロ通信模块向FPGA发出读操作指令,读操作指令有两个,分别为第一指令和第二指令,读取NAND FLASH存储的辐照后数据,并与初始数据进行比较,具体为: a)上位机通过RS232的数据发送端TXD向FPGA发送第一指令,然后发送已设定好的地址码; b)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送第一指令,NAND FLASH将第一指令锁存至其内部的指令寄存器; c)FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号,将地址锁存使能端ALE’置为高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿时,FPGA通过输入输出接ロ向NAND FLASH发送地址码,NANDFLASH将地址码锁存至其内部的地址寄存器; d)在完成步骤a)、b)和c)后,上位机通过数据发送端TXD向FPGA发送第二指令; e)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送第二指令,NAND FLASH将第二指令锁存至其内部的指令寄存器; f)NAND FLASH将状态指示信号R/B’置为低电平,NAND FLASH将其中地址寄存器指定页的数据读入NAND FLASH内部缓存区,待数据全部读入到NAND FLASH内部缓存区后,NANDFLASH将状态指示信号R/B’置为高电平; g)FPGA的状态指示信号R/B接收状态指示信号R/B’的信号,并通过读使能端RE向读使能端RE’发送信号,读使能端RE’处于上升沿吋,FPGA通过输入输出接ロ顺序读出NANDFLASH内部缓存区中的数据,并通`过RS232的数据接收端RXD上传至上位机; h)将传回上位机的数据与初始数据进行比较,同时,上位机将错误地址及个数记录,若错误数为零,表示没有发生单粒子翻转SEU,则继续辐照试验;若错误数小于预先设定值N,则表明发生了单粒子翻转SEU,重新向NAND FLASH写入数据; 在进行写操作时,具体为: a)上位机通过RS232的数据发送端TXD向FPGA发送写操作指令,然后发送已设定好的地址码; b)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送写操作指令,NAND FLASH将写操作指令锁存至内部的指令寄存器; c)FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号,在写使能端WE’处于上升沿、地址锁存使能端ALE’处于高电平,且指令锁存使能端CLE’和片选使能端CE’处于低电平吋,FPGA通过输入输出接ロ向NAND FLASH发送地址码,NAND FLASH的将地址码锁存至其内部的地址寄存器; d)上位机通过RS232的数据发送端TXD向FPGA发送需要写入到NAND FLASH中的数据; e)在指令锁存使能端ALE’和地址锁存使能端CLE’都处于低电平吋,FPGA通过输入输出接ロ向NAND FLASH发送获取自上位机的数据,NAND FLASH将数据写入到其内部缓存区中; f)NAND FLASH将其内部缓存区中的数据写入到地址寄存器所指定的存储单元中; 写入完成后继续进行辐照测试; 由于辐照过程不加电,所以这种辐照模式不能监测器件的单粒子功能中断SEFI和单粒子锁定SEL现象; 2)动态读模式: ①系统上电,将初始数据写入NAND FLASH存储单元,具体为: a)上位机通过RS232的数据发送端TXD向FPGA发送写操作指令,然后发送已设定好的地址码; b)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送写操作指令,NAND FLASH将写操作指令锁存至内部的指令寄存器; c)FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号,在写使能端WE’处于上升沿、地址锁存使能端ALE’处于高电平,且指令锁存使能端CLE’和片选使能端CE’处于低电平吋,FPGA通过输入输出接ロ向NAND FLASH发送地址码,NAND FLASH的将地址码锁存至其内部的地址寄存器; d)上位机通过RS232的数据发送端TXD向FPGA发送需要写入到NAND FLASH中的数据; e)在指令锁存使能端ALE’和地址锁存使能端CLE’都处于低电平吋,FPGA通过输入输出接ロ向NAND FLASH发送获取自上位机的数据,NAND FLASH将数据写入到其内部缓存区中; f)NAND FLASH将其内部缓存区中的数据写入到地址寄存器所指定的存储单元中; ②开启模拟源进行辐照; ③单粒子锁定的判断:在辐照过程中,FPGA监测NAND FLASH的工作电流,与预先设定的电流阈值相比较,若超过阈值则表明发生了单粒子锁定SEL现象,上位机通过串ロ通信模块向FPGA发出断电并重新启动指令,重新启动后再次进行辐照测试; ④单粒子翻转和单粒子功能中断的判断:辐照过程中,上位机通过串ロ通信模块向FPGA发出读操作指令,读操作指令有两个,分别为第一指令和第二指令,读取NAND FLASH存储的辐照中数据,并与初始数据进行比较,具体为: a)上位机通过RS232的数据发送端TXD向FPGA发送第一指令,然后发送已设定好的地址码; b)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于 上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送第一指令,NAND FLASH将第一指令锁存至其内部的指令寄存器; c)FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号,将地址锁存使能端ALE’置为高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿时,FPGA通过输入输出接ロ向NAND FLASH发送地址码,NANDFLASH将地址码锁存至其内部的地址寄存器; d)在完成步骤a)、b)和c)后,上位机通过数据发送端TXD向FPGA发送第二指令; e)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送第二指令,NAND FLASH将第二指令锁存至其内部的指令寄存器; f)NAND FLASH将状态指示信号R/B’置为低电平,NAND FLASH将其中地址寄存器指定页的数据读入NAND FLASH内部缓存区,待数据全部读入到NAND FLASH内部缓存区后,NANDFLASH将状态指示信号R/B’置为高电平; g)FPGA的状态指示信号R/B接收状态指示信号R/B’的信号,并通过读使能端RE向读使能端RE’发送信号,读使能端RE’处于上升沿吋,FPGA通过输入输出接ロ顺序读出NANDFLASH内部缓存区中的数据,并通过RS232的数据接收端RXD上传至上位机; h)将传回上位机的数据与初始数据进行比较,同时,上位机将错误地址及个数记录,若错误数为零,表示没有发生单粒子翻转SEU或单粒子功能中断SEFI,则继续辐照试验;若错误数小于预先设定值N,则表明发生了单粒子翻转SEU,继续进行辐照试验;若错误数大于或等于预先设定值N,视为连续数个整页或整块发生翻转,即表明发生了单粒子功能中断SEFI,上位机记录单粒子功能中断SEFI次数,继续进行辐照试验;若上位机无法进行读操作,即测试系统出现了死机现象,也表明发生了单粒子功能中断SEFI,上位机记录单粒子功能中断SEFI次数,并对测 试系统进行断电重新启动,继续进行辐照测试; 3)动态读/写模式: ①系统上电,将初始数据写入NAND FLASH存储单元,具体为: a)上位机通过RS232的数据发送端TXD向FPGA发送写操作指令,然后发送已设定好的地址码; b)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送写操作指令,NAND FLASH将写操作指令锁存至内部的指令寄存器; c)FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号,在写使能端WE’处于上升沿、地址锁存使能端ALE’处于高电平,且指令锁存使能端CLE’和片选使能端CE’处于低电平吋,FPGA通过输入输出接ロ向NAND FLASH发送地址码,NAND FLASH的将地址码锁存至其内部的地址寄存器; d)上位机通过RS232的数据发送端TXD向FPGA发送需要写入到NAND FLASH中的数据; e)在指令锁存使能端ALE’和地址锁存使能端CLE’都处于低电平吋,FPGA通过输入输出接ロ向NAND FLASH发送获取自上位机的数据,NAND FLASH将数据写入到其内部缓存区中; f)NAND FLASH将其内部缓存区中的数据写入到地址寄存器所指定的存储单元中; ②开启模拟源进行辐照; ③单粒子锁定的判断:在辐照过程中,FPGA监测FNAND FLASH的工作电流,与预先设定的电流阈值相比较,若超过阈值则表明发生了单粒子锁定SEL现象,上位机通过串ロ通信模块向FPGA发出断电并重新启动指令,重新启动后再次进行辐照测试; ④单粒子翻转和功能中断的判断:辐照过程中,上位机通过串ロ通信模块向FPGA发出读操作指令,读操作指令有两个,分别为第一指令和第二指令,读取NAND FLASH存储的辐照中数据,并与初始数据进行比较,具体为: a)上位机通过RS232的数据发送端TXD向FPGA发送第一指令,然后发送已设定好的地址码; b)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送第一指令,NAND FLASH将第一指令锁存至其内部的指令寄存器; c)FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号,在写使能端WE’处于上升沿、地址锁存使能端ALE’处于高电平,且指令锁存使能端CLE’和片选使能端CE’处于低电平吋,FPGA通过输入输出接ロ向NAND FLASH发送地址码,NAND FLASH的将地址码锁存至其内部的地址寄存器; d)在完成步骤a)、b)和·c)后,上位机通过数据发送端TXD向FPGA发送第二指令; e)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送第二指令,NAND FLASH将第二指令锁存至其内部的指令寄存器; f)NAND FLASH将状态指示信号R/B’置为低电平,NAND FLASH将其中地址寄存器指定页的数据读入NAND FLASH内部缓存区,待数据全部读入到NAND FLASH内部缓存区后,NANDFLASH将状态指示信号R/B’置为高电平; g)FPGA的状态指示信号R/B接收状态指示信号R/B’的信号,并通过读使能端RE向读使能端RE’发送信号,读使能端RE’处于上升沿时FPGA通过输入输出接ロ顺序读出NANDFLASH内部缓存区中的数据,并通过RS232的数据接收端RXD上传至上位机; h)将传回上位机的数据与初始数据进行比较,同时,上位机将错误地址及个数记录,若错误数为零,表示没有发生单粒子翻转SEU或单粒子功能中断SEFI,则继续辐照试验;若错误数小于预先设定值N,则表明发生了单粒子翻转SEU,重新向NAND FLASH存储单元写入数据,写入完成后继续进行辐照试验;若错误数大于或等于预先设定值N,视为连续数个整页或整块发生翻转,即表明发生了单粒子功能中断SEFI,上位机记录单粒子功能中断SEFI次数,并重新向NAND FLASH存储单元写入数据,写入完成后继续进行辐照试验;若上位机无法进行读、写操作,即测试系统出现了死机现象,也表明发生了单粒子功能中断SEFI,上位机记录单粒子功能中断SEFI次数,并对测试系统进行断电重新启动,重新向NAND FLASH写入数据,写入完成后继续进行辐照测试; 在进行写操作时,具体为: a)上位机通过RS232的数据发送端TXD向FPGA发送写操作指令,然后发送已设定好的地址码; b)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送写操作指令,NAND FLASH将写操作指令锁存至内部的指令寄存器; c)FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号,在写使能端WE’处于上升沿、地址锁存使能端ALE’处于高电平,且指令锁存使能端CLE’和片选使能端CE’处于低电平吋,FPGA通过输入输出接 ロ向NAND FLASH发送地址码,NAND FLASH的将地址码锁存至其内部的地址寄存器; d)上位机通过RS232的数据发送端TXD向FPGA发送需要写入到NANDFLASH中的数据; e)在指令锁存使能端ALE’和地址锁存使能端CLE’都处于低电平吋,FPGA通过输入输出接ロ向NAND FLASH发送获取自上位机的数据,NAND FLASH将数据写入到其内部缓存区中; f)NAND FLASH将其内部缓存区中的数据写入到地址寄存器所指定的存储单元中; 4)动态读/擦除/写模式: ①系统上电,将初始数据写入NAND FLASH存储单元,具体为: a)上位机通过RS232的数据发送端TXD向FPGA发送写操作指令,然后发送已设定好的地址码; b)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送写操作指令,NAND FLASH将写操作指令锁存至内部的指令寄存器; c)FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号,在写使能端WE’处于上升沿、地址锁存使能端ALE’处于高电平,且指令锁存使能端CLE’和片选使能端CE’处于低电平吋,FPGA通过输入输出接ロ向NAND FLASH发送地址码,NAND FLASH的将地址码锁存至其内部的地址寄存器; d)上位机通过RS232的数据发送端TXD向FPGA发送需要写入到NAND FLASH中的数据; e)在指令锁存使能端ALE’和地址锁存使能端CLE’都处于低电平吋,FPGA通过输入输出接ロ向NAND FLASH发送获取自上位机的数据,NAND FLASH将数据写入到其内部缓存区中; f)NAND FLASH将其内部缓存区中的数据写入到地址寄存器所指定的存储单元中; ②开启模拟源进行辐照;③单粒子锁定的判断:在辐照过程中,FPGA监测FNAND FLASH的工作电流,与预先设定的电流阈值相比较,若超过阈值则表明发生了单粒子锁定SEL现象,上位机通过串ロ通信模块向FPGA发出断电并重新启动指令,重新启动后再次进行辐照测试; ④单粒子翻转或单粒子功能中断的判断:辐照过程中,上位机通过串ロ通信模块向FPGA发出读操作指令,读操作指令有两个,分别为第一指令和第二指令,读取NAND FLASH存储的辐照中数据,并与初始数据进行比较,具体为: a)上位机通过RS232的数据发送端TXD向FPGA发送第一指令,然后发送已设定好的地址码; b)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送第一指令,NAND FLASH将第一指令锁存至其内部的指令寄存器; c)FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号,将地址锁存使能端ALE’置为高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿时,FPGA通过输入输出接ロ向NAND FLASH发送地址码,NANDFLASH将地址码锁存至其内部的地址寄存器; d)在完成步骤a)、b)和c)后,上位机通过数据发送端TXD向FPGA发送第二指令; e)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送第二指令,NAND FLASH将第二指令锁 存至其内部的指令寄存器; f)NAND FLASH将状态指示信号R/B’置为低电平,NAND FLASH将其中地址寄存器指定页的数据读入NAND FLASH内部缓存区,待数据全部读入到NAND FLASH内部缓存区后,NANDFLASH将状态指示信号R/B’置为高电平; g)FPGA的状态指示信号R/B接收状态指示信号R/B’的信号,并通过读使能端RE向读使能端RE’发送信号,读使能端RE’处于上升沿吋,FPGA通过输入输出接ロ顺序读出NANDFLASH内部缓存区中的数据,并通过RS232的数据接收端RXD上传至上位机; h)将传回上位机的数据与初始数据进行比较,同时,上位机将错误地址及个数记录,若错误数为零,表明没有发生单粒子翻转SEU或单粒子功能中断SEFI,继续辐照试验;若错误数小于预先设定值N,则表明发生了单粒子翻转SEU,上位机通过串ロ通信模块向FPGA发出擦除指令,擦除NAND FLASH中的错误数据;若错误数大于或等于预先设定值N,视为连续数个整页或整块发生翻转,即表明发生了单粒子功能中断SEFI,上位机记录单粒子功能中断SEFI次数,并通过串ロ通信模块向FPGA发出擦除指令,擦除NAND FLASH中的错误数据;若上位机无法进行读、擦除、写操作,即测试系统出现了死机现象,也表明发生了单粒子功能中断SEFI,上位机记录单粒子功能中断SEFI次数,并对测试系统进行断电重新启动,通过串ロ通信模块向FPGA发出擦除指令,擦除NAND FLASH中的错误数据; 在进行擦除操作时,具体为: a)上位机通过RS232的数据发送端TXD向FPGA发送擦除操作第一指令,然后发送已设定好的地址码;b)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送擦除操作第一指令,NAND FLASH将指令锁存至其内部的指令寄存器; c)FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号,将地址锁存使能端ALE’置为高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿时,FPGA通过输入输出接ロ向NAND FLASH发送地址码,NANDFLASH将地址码锁存至其内部的地址寄存器; d)在完成步骤a)、b)和c)后,上位机通过数据发送端TXD向FPGA发送擦除操作第二指令; e)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送擦除操作第ニ指令,NAND FLASH将指令锁存至其内部的指令寄存器; f)NAND FLASH将状态指示信号R/B’置为低电平,NAND FLASH对地址寄存器指定页进行擦除操作,待擦除完成之后,NAND FLASH将状态指示信号R/B’置为高电平; g)FPGA的状态指示信号R/B接收状态指示信号R/B’的信号,并通过读NAND FLASH的状态寄存器中的数据来判断擦除操作是否成功; 若擦除成功,重新向NAND FLASH存储单元写入数据;若擦除不成功,上位机通过串ロ通信模块向FPGA再次发出擦除指令,擦除NAND FLASH中的错误数据,直到擦除成功; 在进行写操作时, 具体为: a)上位机通过RS232的数据发送端TXD向FPGA发送写操作指令,然后发送已设定好的地址码; b)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号,将指令锁存使能端CLE’置于高电平;FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,写使能端WE’处于上升沿吋,FPGA通过输入输出接ロ向NAND FLASH发送写操作指令,NAND FLASH将写操作指令锁存至内部的指令寄存器; c)FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号,FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号,在写使能端WE’处于上升沿、地址锁存使能端ALE’处于高电平,且指令锁存使能端CLE’和片选使能端CE’处于低电平吋,FPGA通过输入输出接ロ向NAND FLASH发送地址码,NAND FLASH的将地址码锁存至其内部的地址寄存器; d)上位机通过RS232的数据发送端TXD向FPGA发送需要写入到NAND FLASH中的数据; e)在指令锁存使能端ALE’和地址锁存使能端CLE’都处于低电平吋,FPGA通过输入输出接ロ向NAND FLASH发送获取自上位机的数据,NAND FLASH将数据写入到其内部缓存区中; f)NAND FLASH将其内部缓存区中的数据写入到地址寄存器所指定的存储单元中; 写入完成后继续进行辐照测试。
2.根据权利要求1所述的ー种基于FPGA的NAND FLASH器件单粒子效应测试方法,其特征在于:所述写操作指令为80H。
3.根据权利要求1所述的ー种基于FPGA的NAND FLASH器件单粒子效应测试方法,其特征在于:所述读操作第一指令为00H,第二指令为30H。
4.根据权利要求1所述的ー种基于FPGA的NAND FLASH器件单粒子效应测试方法,其特征在于:所述擦除操作第一指令为60H,第二指令为DOH。
5.根据权利要求1所述的ー种基于FPGA的NAND FLASH器件单粒子效应测试方法,其特征在于:所述读操作和写操作中的地址码为5周期的地址码,擦除操作中的地址码为3周期的地址码。`
CN 201110315790 2011-10-18 2011-10-18 一种基于fpga的nand flash器件单粒子效应测试方法 CN102332311B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201110315790 CN102332311B (zh) 2011-10-18 2011-10-18 一种基于fpga的nand flash器件单粒子效应测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110315790 CN102332311B (zh) 2011-10-18 2011-10-18 一种基于fpga的nand flash器件单粒子效应测试方法

Publications (2)

Publication Number Publication Date
CN102332311A CN102332311A (zh) 2012-01-25
CN102332311B true CN102332311B (zh) 2013-10-02

Family

ID=45484052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110315790 CN102332311B (zh) 2011-10-18 2011-10-18 一种基于fpga的nand flash器件单粒子效应测试方法

Country Status (1)

Country Link
CN (1) CN102332311B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820062B (zh) * 2012-08-24 2015-04-01 湖北航天技术研究院计量测试技术研究所 Sram动态参数的测试方法
CN103837839B (zh) * 2012-11-23 2016-07-06 北京圣涛平试验工程技术研究院有限责任公司 二次电源单粒子效应测试方法
CN103744014B (zh) * 2013-12-24 2016-07-06 北京微电子技术研究所 一种sram型fpga单粒子辐照试验测试系统及方法
CN104483622B (zh) * 2014-11-27 2017-08-25 北京时代民芯科技有限公司 一种基于jtag接口的单粒子辐照试验测试系统及方法
TWI510798B (zh) * 2015-02-24 2015-12-01 Powertech Technology Inc 通用型測試平台及其測試方法
CN105280243A (zh) * 2015-11-17 2016-01-27 西安电子科技大学 基于FPGA的NOR Flash抗辐照性能测试系统
CN108614755A (zh) * 2016-12-09 2018-10-02 北京京存技术有限公司 NANDflash存储设备的测试系统
CN108447522B (zh) * 2018-03-28 2019-03-08 长鑫存储技术有限公司 存储器装置的测试方法
CN108630286A (zh) * 2018-04-26 2018-10-09 兰州空间技术物理研究所 3d立体堆叠存储器的单粒子效应测试方法
CN109545269B (zh) * 2018-11-26 2020-08-25 西北工业大学 一种针对fpga片上bram资源的辐照试验方法、系统及装置
CN110444243A (zh) * 2019-07-31 2019-11-12 至誉科技(武汉)有限公司 存储设备读错误纠错能力的测试方法、系统及存储介质
CN110444244A (zh) * 2019-07-31 2019-11-12 至誉科技(武汉)有限公司 存储设备读错误纠错能力的测试装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1674245A (zh) * 2004-03-25 2005-09-28 瑞萨科技有限公司 半导体器件的错误评价支持方法与装置
CN101436224A (zh) * 2008-12-19 2009-05-20 北京时代民芯科技有限公司 单粒子故障注入模拟的蒙特卡罗随机信号产生装置
CN102183723A (zh) * 2010-12-31 2011-09-14 北京时代民芯科技有限公司 一种1553b接口电路单粒子效应检测装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1674245A (zh) * 2004-03-25 2005-09-28 瑞萨科技有限公司 半导体器件的错误评价支持方法与装置
CN101436224A (zh) * 2008-12-19 2009-05-20 北京时代民芯科技有限公司 单粒子故障注入模拟的蒙特卡罗随机信号产生装置
CN102183723A (zh) * 2010-12-31 2011-09-14 北京时代民芯科技有限公司 一种1553b接口电路单粒子效应检测装置

Also Published As

Publication number Publication date
CN102332311A (zh) 2012-01-25

Similar Documents

Publication Publication Date Title
US10930328B2 (en) Processing device with nonvolatile logic array backup
US9383795B2 (en) Storage device power failure infrastructure
Wang et al. A 3us wake-up time nonvolatile processor based on ferroelectric flip-flops
TWI515735B (zh) 資料抹除方法、記憶體控制電路單元及記憶體儲存裝置
US8060767B1 (en) Ultra low power sleep mode
CN102779079B (zh) 一种用于长期在轨工作的星载sram型fpga的配置方法及系统
US8656220B2 (en) System-on-chip and debugging method thereof
TWI526830B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
TWI486767B (zh) 資料儲存方法、記憶體控制器與記憶體儲存裝置
US20130212425A1 (en) Enhanced debugging for embedded devices
US8898375B2 (en) Memory controlling method, memory controller and memory storage apparatus
JP2008546123A (ja) ビット・レベル・エラーの計数に基づくエラー緩和の選択的アクティブ化
TWI628542B (zh) 快閃記憶體的垃圾回收斷電回復方法以及使用該方法的裝置
TWI409633B (zh) 快閃記憶體儲存裝置、其控制器與資料寫入方法
CN105279115B (zh) 闪存控制装置、闪存控制系统以及闪存控制方法
US7610528B2 (en) Configuring flash memory
TWI425523B (zh) 混合型快閃儲存裝置及其操作方法
CN106571166B (zh) 一种可定制流程的mt29f系列nand flash测试老炼系统
CN104679437B (zh) 数据写入方法、存储器控制电路单元与存储器储存装置
CN102023256A (zh) 片上系统(soc)的功率测量技术
CN101617242B (zh) 用于使集成电路中的输入/输出压缩和引脚减少的方法和装置
CN102135920B (zh) 嵌入式星载计算机故障注入系统及其注入方法
CN103198868A (zh) 一种用于单粒子翻转的故障模拟系统及分析方法
CN104346296A (zh) 数据储存装置及其电压保护方法
TW201738751A (zh) 映射表載入方法、記憶體控制電路單元與記憶體儲存裝置

Legal Events

Date Code Title Description
PB01 Publication
C06 Publication
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
GR01 Patent grant
C14 Grant of patent or utility model