TWI772643B - 用於測試電腦系統之裝置及方法 - Google Patents

用於測試電腦系統之裝置及方法 Download PDF

Info

Publication number
TWI772643B
TWI772643B TW108117271A TW108117271A TWI772643B TW I772643 B TWI772643 B TW I772643B TW 108117271 A TW108117271 A TW 108117271A TW 108117271 A TW108117271 A TW 108117271A TW I772643 B TWI772643 B TW I772643B
Authority
TW
Taiwan
Prior art keywords
bmc
jtag
electronic components
pci
slot
Prior art date
Application number
TW108117271A
Other languages
English (en)
Other versions
TW202022608A (zh
Inventor
茂穗 王
安寶庭
Original Assignee
美商美超微電腦股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美超微電腦股份有限公司 filed Critical 美商美超微電腦股份有限公司
Publication of TW202022608A publication Critical patent/TW202022608A/zh
Application granted granted Critical
Publication of TWI772643B publication Critical patent/TWI772643B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31715—Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2289—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by configuration test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2294—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by remote test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Mathematical Physics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Hardware Redundancy (AREA)

Abstract

一種電腦系統包括一電路板、一或多個電子組件及一板管理控制器(BMC)。該等電子組件安置於該電路板上。該BMC安置於該電路板上且電連接至該一或多個電子組件。該BMC經組態以啟用/起始針對該一或多個電子組件之一邊界掃描測試。

Description

用於測試電腦系統之裝置及方法
本申請案係關於對電腦系統執行測試之一種裝置及一種方法。
為了確保電腦系統(例如，伺服器、個人電腦、膝上型電腦、行動計算裝置等)之穩定且正常操作，對電腦系統執行一些測試。隨著電路板(例如，主板、印刷電路板(PCB)或類似者)上之電子組件(或積體電路)之複雜度繼續增大，單一電路板可具有大量電子組件。因此，以高效方式測試電路板或電子組件且對其故障進行除錯為具挑戰性的。
為了減小測試電路板或電子組件之負擔，可實施邊界掃描測試。邊界掃描測試使用建置於每一積體電路中之複數個移位暫存器。邊界掃描控制器電路併入至每一積體電路中以控制資料在暫存器之間的串行傳送。因此，邊界掃描控制器電路允許自外部端子進行內部邏輯電路之測試，從而避免對探針及其他測試設備的需要。
在一些方法中，聯合測試行動群組(JTAG)可用以執行邊界掃描測試。JTAG邊界掃描測試可以串行鏈形式連接來自不同製造商之待測試的電子組件。舉例而言，電路板上之電子組件可包括JTAG埠(或JTAG控制器)，且待測試之電子組件的JTAG埠以串行鏈形式連接。電路板亦具有JTAG標頭(或連接器)。為了啟用或起始針對電路板或電子組件之JTAG邊界測試，JTAG主控器裝置必須插入或插塞至JTAG標頭中，且接著信號可經由藉由JTAG埠界定之鏈在待測試電子組件之間傳輸。
然而，由於需要用於JTAG邊界掃描測試之額外裝置(例如，JTAG主控器裝置)，因此將增大用於測試電路板或電子組件之成本。此外，若存在待測試之多個電路板，則JTAG主控器裝置應自測試已完成之電路板之JTAG標頭移除，且接著插塞至另一電路板之JTAG標頭中，此舉將增大用於測試電路板的時間。為了節省用於測試之時間，可使用一個以上JTAG主控器裝置，然而，此舉將增大用於測試之成本。
根據本申請案之一些實施例，一種電腦系統包括一電路板、一或多個電子組件及一板管理控制器(BMC)。該等電子組件安置於該電路板上。該BMC安置於該電路板上且電連接至該一或多個電子組件。該BMC經組態以啟用/起始針對該一或多個電子組件之一邊界掃描測試。
根據本申請案之一些實施例，一種用於測試一電腦系統之多個電子組件的方法包括：(a)啟用一板管理控制器(BMC)以起始一邊界掃描測試，其中該BMC電連接至該多個電子組件；及(b)藉由該BMC將測試資料提供至該等電子組件中之至少一者。
圖1為根據本申請案之一些實施例的說明受測裝置(DUT)100之方塊圖系統。DUT 100可包括但不限於例如電腦系統(例如，伺服器、包括數個伺服器之資料中心、個人電腦、膝上型電腦、行動計算裝置等)或電腦系統之一部分。DUT 100具有一電路板(例如，主板、印刷電路板(PCB)或類似者)，複數個電子組件或積體電路安置於該電路板上。
如圖1中所示，DUT 100包括板管理控制器(BMC)10，高速PCI (PCI-E)槽11，平台控制器集線器(PCH)12，處理器131、132，雙排記憶體模組(DIMM)141、142，機載區域網路(LAN)控制器15，機載串行附接SCSI (SAS)控制器16，JTAG類通用IO埠(GPIO)裝置17及複雜可程式化邏輯裝置(CPLD)18。在一些實施例中，電子組件之數目或配置可取決於不同設計要求而改變。
在一些實施例中，以上電子組件包括個別JTAG埠(或介面)10j、11j、12j、131j、132j、141j、142j、15j、16j、17j及18j。DUT 100之電子組件的JTAG埠經電連接用於資料或信號傳輸。舉例而言，BMC 10，PCI-E槽11，PCH 12，處理器131、132，DIMM 141、142，機載LAN控制器15、機載SAS控制器16，JTAG類GPIO裝置17及CPLD 18之JTAG埠(或介面)10j、11j、12j、131j、132j、141j、142j、15j、16j、17j及18j以鏈形式(例如，串行鏈)連接。在一些實施例中，電子組件之JTAG埠以「菊鏈」組態連接以形成單一串行路徑。在其他實施例中，電子組件之JTAG埠取決於不同設計要求可以任何其他組態連接。在一些實施例中，電子組件之連接序列可取決於不同設計要求而改變。
在一些實施例中，BMC 10，PCIe槽11，PCH 12，處理器131、132，DIMM 141、142，機載LAN控制器15、機載SAS控制器16，JTAG類GPIO裝置17及CPLD 18中之每一者的JTAG埠可併有多個輸入/輸出(「I/O」)接腳用於將其內部邏輯互連至其他電子裝置及電路。舉例而言，BMC 10，PCI-E槽11，PCH 12，處理器131、132，DIMM 141、142，機載LAN控制器15、機載SAS控制器16，JTAG類GPIO裝置17及CPLD 18中之每一者可包括測試資料輸入(TDI)接腳、測試資料輸出(TDO)接腳、測試時脈接腳及其類似者。在一些實施例中，電子組件中每一者之TDI接腳經組態以接收測試資料或信號。每一電子組件之TDO接腳經組態以輸出測試資料或信號。每一電子組件之測試時脈接腳經組態以接收時脈信號。
BMC 10經組態以起始針對電腦系統之電子組件及/或電路板的邊界掃描測試。舉例而言，BMC 10可經組態而以邊界測試模式操作電腦系統。舉例而言，BMC 10經組態以發送測試資料至連接至BMC 10之下一電子組件(例如，如圖1中所展示之PCI-E槽11)。在一些實施例中，用於起始邊界掃描測試之命令或指令可經由BMC 10之LAN埠10a提供至BMC 10。換言之，電腦系統之邊界掃描測試可經遠程地起始或啟用，此舉將電腦系統之邊界掃描測試顯現為更靈活且方便的。
在邊界測試模式中，測試資料經提供至邊界掃描鏈。舉例而言，測試資料可藉由BMC 10提供至PCI-E槽11之TDI接腳，而時脈信號經提供至BMC 10，PCI-E槽11，PCH 12，處理器131、132，DIMM 141、142，機載LAN控制器15、機載SAS控制器16，JTAG類GPIO裝置17及CPLD 18之測試時脈接腳。PCI-E槽11之測試可在預定數目個時脈內完成，且接著測試資料自PCI-E槽11之TDO接腳輸出，且輸入至PCH 12之TDI接腳。類似地，PCH 12之測試可在預定數目個時脈內完成，且測試資料接著連續不停地傳輸至下一電子組件(例如，處理器131)，直至所有待測試電子組件已予以測試。測試資料將傳輸通過所有待測試電子組件，以檢查確認其功能性。
根據圖1之實施例，用於電腦系統之邊界掃描測試可藉由通常包括於電腦系統中之BMC 10在不使用任何額外裝置(例如，JTAG主控器裝置)情況下進行或啟用，此舉可減小用於測試電腦系統之成本。此外，由於BMC 10包括LAN埠10a，因此電腦系統之邊界掃描測試可經遠程地起始或啟用，此舉將電腦系統之邊界掃描測試顯現為更靈活且方便的。此外，可同時測試一個以上電腦系統，可減小測試電腦系統需要之時間。
圖2為根據本申請案之一些實施例的說明受測裝置(DUT)200之方塊圖系統。DUT 200可包括但不限於例如電腦系統(例如，伺服器、包括數個伺服器之資料中心、個人電腦、膝上型電腦、行動計算裝置等)或電腦系統之一部分。DUT 200具有一電路板(例如，主板、印刷電路板(PCB)或類似者)，複數個電子組件或積體電路安置於該電路板上。圖2中之DUT 200類似於圖1中之DUT 100，且主要差異中之一者為圖2中之DUT 200進一步包括BMC 20。
BMC 20連接至或插入於高速PCI (PCI-E)槽11中。BMC 20包括充當JTAG主控器之JTAGE埠，且因此BMC 20經組態以起始針對電腦系統之電子組件及/或電路板的邊界掃描測試。在一些實施例中，BMC 10，PCI-E槽11，PCH 12，處理器131、132，DIMM 141、142，機載LAN控制器15、機載SAS控制器16，JTAG類GPIO裝置17及CPLD 18中之每一者的JTAG埠可併有多個輸入/輸出(「I/O」)接腳用於將其內部邏輯互連至其他電子裝置及電路。舉例而言，BMC 10，PCI-E槽11，PCH 12，處理器131、132，DIMM 141、142，機載LAN控制器15、機載SAS控制器16，JTAG類GPIO裝置17及CPLD 18中之每一者可包括TDI接腳、測試資料輸出TDO接腳、測試時脈接腳及其類似者。在一些實施例中，電子組件中每一者之TDI接腳經組態以接收測試資料或信號。每一電子組件之TDO接腳經組態以輸出測試資料或信號。每一電子組件之測試時脈接腳經組態以接收時脈信號。
在一些實施例中，BMC 20經組態而以邊界測試模式操作電腦系統。舉例而言，BMC 20經組態以經由PCI-E槽11之JTAG埠11j發送測試資料至下一電子組件(例如，如圖2中所展示之PCH 12)的JTAG埠。在一些實施例中，用於起始邊界掃描測試之命令或指令可經由BMC 20之LAN埠20a提供至BMC 20。換言之，電腦系統之邊界掃描測試可經遠程地起始或啟用，此舉將電腦系統之邊界掃描測試顯現為更靈活且方便的。
在邊界測試模式中，測試資料經提供至邊界掃描鏈。舉例而言，測試資料可藉由BMC 20提供至PCH 12之TDI接腳，而時脈信號經提供至BMC 10，PCH 12，處理器131、132，DIMM 141、142，機載LAN控制器15、機載SAS控制器16，JTAG類GPIO裝置17及CPLD 18之測試時脈接腳。PCH 12及/或處理器131之測試可在預定數目個時脈內完成，且接著測試資料自PCH 12之TDO接腳輸出，且分別輸入至處理器131之TDI接腳。類似地，處理器131之測試可在預定數目個時脈內完成，且測試資料接著連續不停地傳輸至下一電子組件(例如，處理器132)，直至所有待測試電子組件已予以測試。測試資料將傳輸通過所有待測試電子組件，以檢查確認其功能性。
根據圖2之實施例，由於針對電腦系統之邊界掃描測試藉由插入於PCE-E槽11中之額外BMC 20進行或啟用，因此BMC 10可依據邊界掃描測試予以測試。此外，由於BMC 20包括LAN埠20a，因此電腦系統之邊界掃描測試可經遠程地起始或啟用，此舉將電腦系統之邊界掃描測試顯現為更靈活且方便的。此外，可同時測試一個以上電腦系統，可減小測試電腦系統需要之時間。
圖3為根據本申請案之一些實施例的說明受測裝置(DUT)300之方塊圖系統。DUT 300可包括但不限於例如電腦系統(例如，伺服器、包括數個伺服器之資料中心、個人電腦、膝上型電腦、行動計算裝置等)或電腦系統之一部分。DUT 300具有一電路板(例如，主板、印刷電路板(PCB)或類似者)，複數個電子組件或積體電路安置於該電路板上。圖3中之DUT 300類似於圖2中之DUT 200，且主要差異將描述如下。
BMC 20連接至或插入於高速PCI (PCI-E)槽11中以自PCI-E槽11接收電力。BMC 20之JTAG 20j進一步連接至安置於電路板上之JTAG標頭30。BMC 20經組態以藉由經由JTAG標頭30發送測試而起始針對電腦系統之電子組件及/或電路板的邊界掃描測試。在一些實施例中，BMC 10，PCI-E槽11，PCH 12，處理器131、132，DIMM 141、142，機載LAN控制器15、機載SAS控制器16，JTAG類GPIO裝置17及CPLD 18中之每一者的JTAG埠可併有多個輸入/輸出(「I/O」)接腳用於將其內部邏輯互連至其他電子裝置及電路。舉例而言，BMC 10，PCI-E槽11，PCH 12，處理器131、132，DIMM 141、142，機載LAN控制器15、機載SAS控制器16，JTAG類GPIO裝置17及CPLD 18中之每一者可包括TDI接腳、測試資料輸出TDO接腳、測試時脈接腳及其類似者。在一些實施例中，電子組件中每一者之TDI接腳經組態以接收測試資料或信號。每一電子組件之TDO接腳經組態以輸出測試資料或信號。每一電子組件之測試時脈接腳經組態以接收時脈信號。
在一些實施例中，BMC 20經組態而以邊界測試模式操作電腦系統。舉例而言，BMC 20經組態以經由JTAG標頭30發送測試資料至下一電子組件(例如，如圖3中所展示之CPLD)的JTAG埠。在一些實施例中，用於起始邊界掃描測試之命令或指令可經由BMC 20之LAN埠20a提供至BMC 20。換言之，電腦系統之邊界掃描測試可經遠程地起始或啟用，此舉將電腦系統之邊界掃描測試顯現為更靈活且方便的。
在邊界測試模式中，測試資料經提供至邊界掃描鏈。舉例而言，測試資料可藉由BMC 20提供至CPLD 18之TDI接腳，而時脈信號經提供至BMC 10，PCH 12，處理器131、132，DIMM 141、142，機載LAN控制器15、機載SAS控制器16，JTAG類GPIO裝置17及CPLD 18之測試時脈接腳。CPLD 18之測試可在預定數目個時脈內完成，且接著測試資料自CPLD 18之TDO接腳輸出，且輸入至BMC 10之TDI接腳。類似地，BMC 10之測試可在預定數目個時脈內完成，且測試資料接著連續不停地傳輸至下一電子組件，直至所有待測試電子組件已予以測試。測試資料將傳輸通過所有待測試電子組件，以檢查確認其功能性。
根據圖3之實施例，由於PCI-E槽11僅用以為BMC 20提供電力且測試資料經由JTAG標頭30自BMC 20傳輸至電腦系統中之電子組件，因此PCI-E槽11可依據邊界掃描測試予以測試。此外，由於BMC 20包括LAN埠20a，因此電腦系統之邊界掃描測試可經遠程地起始或啟用，此舉將電腦系統之邊界掃描測試顯現為更靈活且方便的。此外，可同時測試一個以上電腦系統，可減小測試電腦系統需要之時間。
雖然已參考本申請案之特定實施例描述並說明本申請案，但此等描述及說明並不限制本申請案。熟習此項技術者可清楚地理解，可進行各種改變，且可在實施例內替代等效元件而不脫離如由所附申請專利範圍所界定之本申請案的真實精神及範疇。圖式說明可不必按比例繪製。歸因於製造製程之類中的變數，本申請案中之藝術再現與實際設備之間可存在區別。可存在並未特定說明的本申請案之其他實施例。應將本說明書及圖式視為說明性而非限制性的。可作出修改，以使特定情形、材料、物質之組成、方法或製程適應於本申請案之目標、精神及範疇。所有此類修改意欲在此處附加之申請專利範圍之範疇內。雖然已參考以特定次序執行之特定操作來描述本文所揭示之方法，但可理解，可在不脫離本申請案之教示的情況下組合、再分或重新定序此等操作以形成等效方法。因此，除非本文中具體指示，否則操作的次序及分組並非本申請案之限制。
10:板管理控制器(BMC) 10a:區域網路(LAN)埠 10j:聯合測試行動群組(JTAG)埠/介面 11:高速PCI (PCI-E)槽 11j:聯合測試行動群組(JTAG)埠/介面 12:平台控制器集線器(PCH) 12j:聯合測試行動群組(JTAG)埠/介面 15:機載區域網路(LAN)控制器 15j:聯合測試行動群組(JTAG)埠/介面 16:機載串行附接SCSI (SAS)控制器 16j:聯合測試行動群組(JTAG)埠/介面 17:聯合測試行動群組(JTAG)類通用IO埠(GPIO)裝置 17j:聯合測試行動群組(JTAG)埠/介面 18:複雜可程式化邏輯裝置(CPLD) 18j:聯合測試行動群組(JTAG)埠/介面 20:板管理控制器(BMC) 20a:區域網路(LAN)埠 20j:聯合測試行動群組(JTAG) 30:聯合測試行動群組(JTAG)標頭 100:受測裝置(DUT) 131:處理器 131j:聯合測試行動群組(JTAG)埠/介面 132:處理器 132j:聯合測試行動群組(JTAG)埠/介面 141:雙排記憶體模組(DIMM) 141j:聯合測試行動群組(JTAG)埠/介面 142:雙排記憶體模組(DIMM) 142j:聯合測試行動群組(JTAG)埠/介面 200:受測裝置(DUT) 300:受測裝置(DUT)
圖1為根據本申請案之一些實施例的說明受測裝置(DUT)之方塊圖系統。
圖2為根據本申請案之一些實施例的說明受測裝置(DUT)之方塊圖系統。
圖3為根據本申請案之一些實施例的說明受測裝置(DUT)之方塊圖系統。
貫穿圖式及實施方式使用共同參考編號以指示相同或類似組件。本申請案將自結合隨附圖式進行之以下實施方式更顯而易見。
10:板管理控制器(BMC)
10a:區域網路(LAN)埠
10j:聯合測試行動群組(JTAG)埠/介面
11:高速PCI(PCI-E)槽
11j:聯合測試行動群組(JTAG)埠/介面
12:平台控制器集線器(PCH)
12j:聯合測試行動群組(JTAG)埠/介面
15:機載區域網路(LAN)控制器
15j:聯合測試行動群組(JTAG)埠/介面
16:機載串行附接SCSI(SAS)控制器
16j:聯合測試行動群組(JTAG)埠/介面
17:聯合測試行動群組(JTAG)類通用IO埠(GPIO)裝置
17j:聯合測試行動群組(JTAG)埠/介面
18:複雜可程式化邏輯裝置(CPLD)
18j:聯合測試行動群組(JTAG)埠/介面
131:處理器
131j:聯合測試行動群組(JTAG)埠/介面
132:處理器
132j:聯合測試行動群組(JTAG)埠/介面
141:雙排記憶體模組(DIMM)
141j:聯合測試行動群組(JTAG)埠/介面
142:雙排記憶體模組(DIMM)
142j:聯合測試行動群組(JTAG)埠/介面

Claims (20)

  1. 一種電腦系統，其包含：一電路板；一或多個電子組件，其安置於該電路板上；一PCI-E槽，其安置於該電路板上；一第一板管理控制器(board management controller)(BMC)，其插入於該PCI-E槽中且電連接至該一或多個電子組件；及一聯合測試行動群組(JTAG)標頭，其中該一或多個電子組件包含一第二BMC，其安置於該電路板上，其中該第一BMC經組態以啟用/起始針對該一或多個電子組件之一邊界掃描測試，其中該第一BMC經組態以將測試資料傳輸至該一或多個電子組件之一第一電子組件，且該第一電子組件經組態以將該測試資料傳輸至該一或多個電子組件之一第二電子組件，其中該第一BMC之一JTAG電連接至該JTAG標頭且該第一BMC經組態以經由該JTAG標頭將該測試資料傳輸至該一或多個電子組件，其中該一或多個電子組件之至少一者經組態以將該測試資料傳輸至該PCI-E槽以用於測試該PCI-E槽。
  2. 如請求項1之電腦系統，其中該第一BMC包括一聯合測試行動群組(JTAG)埠，其電連接至該等電子組件中之至少一者的一JTAG埠。
  3. 如請求項2之電腦系統，其中該第一BMC經組態以經由該JTAG埠將 該測試資料傳輸至該一或多個電子組件。
  4. 如請求項1之電腦系統，其中該第一BMC包括一區域網路(LAN)模組，其經組態以接收一命令以啟用/起始該邊界掃描測試。
  5. 如請求項1之電腦系統，其中該一或多個電子組件包括以下各者中之至少一者：一平台控制器集線器(PCH)、一處理器、一雙排記憶體模組(DIMM)、一機載LAN控制器、一機載串行附接SCSI(SAS)控制器、一JTAG類通用IO埠(JTAG-based GPIO)裝置及一複雜可程式化邏輯裝置(CPLD)。
  6. 如請求項1之電腦系統，其中該PCI-E槽包括電連接至該等電子組件中之至少一者之一JTAG埠的一JTAG埠。
  7. 如請求項6之電腦系統，其中該第一BMC經組態以經由該PCI-E槽之該JTAG埠將該測試資料傳輸至該一或多個電子組件。
  8. 如請求項7之電腦系統，其中該第二BMC具有經組態以接收該測試資料的一JTAG。
  9. 如請求項1之電腦系統，其中該PCI-E槽僅用於提供電源至該第一BMC。
  10. 如請求項1之電腦系統，其中該第一BMC之該JTAG經組態當作(function as)一JTAG主控器(master)。
  11. 一種用於測試一電腦系統之方法，該電腦系統包括一JTAG標頭及包括一PCI-E槽之多個電子組件，該方法包含：(a)啟用一第一板管理控制器(BMC)以起始一邊界掃描測試，其中該第一BMC插入於該PCI-E槽中且電連接至該多個電子組件；(b)藉由該第一BMC將測試資料提供至該等電子組件之一第一電子組件；(c)藉由該第一電子組件將該測試資料提供至該等電子組件之一第二電子組件，其中該等多個電子組件包括一第二BMC，其中該第一BMC之一JTAG電連接至該JTAG標頭且該第一BMC經組態以經由該JTAG標頭將該測試資料傳輸至該等電子組件，其中該多個電子組件之至少一者經組態以將該測試資料傳輸至該PCI-E槽以用於測試該PCI-E槽。
  12. 如請求項11之方法，其中該第一BMC包括一JTAG埠，其電連接至該等電子組件中之至少一者的一JTAG埠。
  13. 如請求項12之方法，其中該第一BMC經組態以經由該JTAG埠將該測試資料傳輸至該多個電子組件。
  14. 如請求項11之方法，其中操作(a)進一步包含接收一命令以起始該邊界掃描測試。
  15. 如請求項14之方法，其中該第一BMC包括經組態以接收該命令之一區域網路(LAN)模組。
  16. 如請求項11之方法，其中該多個電子組件包括以下各者中之至少一者：一平台控制器集線器(PCH)、一處理器、一雙排記憶體模組(DIMM)、一機載LAN控制器、一機載串行附接SCSI(SAS)控制器、一JTAG類通用IO埠(GPIO)裝置及一複雜可程式化邏輯裝置(CPLD)。
  17. 如請求項11之方法，其中該PCI-E槽包括電連接至該等電子組件中之至少一者之一JTAG埠的一JTAG埠。
  18. 如請求項17之方法，其中該第一BMC經組態以經由該PCI-E槽之該JTAG埠將該測試資料傳輸至該多個電子組件。
  19. 如請求項11之方法，其中該PCI-E槽僅用於提供電源至該第一BMC。
  20. 如請求項11之方法，其中該第一BMC之該JTAG經組態當作一JTAG主控器。
TW108117271A 2018-12-06 2019-05-20 用於測試電腦系統之裝置及方法 TWI772643B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/212,295 2018-12-06
US16/212,295 US11009547B2 (en) 2018-12-06 2018-12-06 Device and method for testing a computer system

Publications (2)

Publication Number Publication Date
TW202022608A TW202022608A (zh) 2020-06-16
TWI772643B true TWI772643B (zh) 2022-08-01

Family

ID=70971659

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108117271A TWI772643B (zh) 2018-12-06 2019-05-20 用於測試電腦系統之裝置及方法

Country Status (3)

Country Link
US (1) US11009547B2 (zh)
CN (1) CN111290891B (zh)
TW (1) TWI772643B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115827357A (zh) * 2021-09-16 2023-03-21 英业达科技有限公司 硬盘模拟装置及应用该装置的测试系统及其测试方法
US11927632B1 (en) * 2022-12-09 2024-03-12 Inventec (Pudong) Technology Corporation DIMM slot test system without series connection of test board through JTAG and method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355369A (en) * 1991-04-26 1994-10-11 At&T Bell Laboratories High-speed integrated circuit testing with JTAG
US5828824A (en) * 1996-12-16 1998-10-27 Texas Instruments Incorporated Method for debugging an integrated circuit using extended operating modes
US6571360B1 (en) * 1999-10-19 2003-05-27 Sun Microsystems, Inc. Cage for dynamic attach testing of I/O boards
US7685380B1 (en) * 2005-06-29 2010-03-23 Xilinx, Inc. Method for using configuration memory for data storage and read operations

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030110344A1 (en) * 1996-09-18 2003-06-12 Andre Szczepanek Communications systems, apparatus and methods
DE10000785A1 (de) * 2000-01-11 2001-07-12 Bosch Gmbh Robert Verfahren zum Ansteuern einer JTAG-Schnittstelle eines Mikroprozessors eines Mikrocontrollers auf dem eine JTAG-Schnittstelle implementiert ist und Mikrocontroller
US7073111B2 (en) * 2002-06-10 2006-07-04 Texas Instruments Incorporated High speed interconnect circuit test method and apparatus
US7761735B2 (en) * 2007-04-13 2010-07-20 International Business Machines Corporation Automated firmware restoration to a peer programmable hardware device
US7661048B2 (en) * 2007-06-29 2010-02-09 Alcatel-Lucent Usa Inc. Apparatus and method for embedded boundary scan testing
CN101105782B (zh) * 2007-08-22 2011-08-24 中兴通讯股份有限公司 基于高性能计算通讯架构的边界扫描系统及方法
NL2002548C2 (en) * 2009-02-20 2010-08-24 Orga B V System for controlling electrical equipment units.
KR20100121215A (ko) * 2009-05-08 2010-11-17 삼성전자주식회사 반도체 장치, 및 상기 반도체 장치의 ｏｓ 이미지 라이트 방법
US20140108846A1 (en) * 2012-10-15 2014-04-17 Dell Products L.P. Supplemental power system for power excursions
US9519315B2 (en) * 2013-03-12 2016-12-13 International Business Machines Corporation 276-pin buffered memory card with enhanced memory system interconnect
US9612763B2 (en) * 2014-09-23 2017-04-04 Western Digital Technologies, Inc. Apparatus and methods to control power on PCIe direct attached nonvolatile memory storage subsystems
KR20170040897A (ko) * 2015-10-06 2017-04-14 주식회사 스토리지안 멀티 인터페이스 포트를 갖는 에스에스디 더블러 및 이를 위한 멀티 디바이스 베이 시스템
CN106918724A (zh) * 2015-12-24 2017-07-04 英业达科技有限公司 适用于快捷外设互联标准插槽的测试电路板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355369A (en) * 1991-04-26 1994-10-11 At&T Bell Laboratories High-speed integrated circuit testing with JTAG
US5828824A (en) * 1996-12-16 1998-10-27 Texas Instruments Incorporated Method for debugging an integrated circuit using extended operating modes
US6571360B1 (en) * 1999-10-19 2003-05-27 Sun Microsystems, Inc. Cage for dynamic attach testing of I/O boards
US7685380B1 (en) * 2005-06-29 2010-03-23 Xilinx, Inc. Method for using configuration memory for data storage and read operations

Also Published As

Publication number Publication date
US11009547B2 (en) 2021-05-18
CN111290891A (zh) 2020-06-16
CN111290891B (zh) 2022-03-22
TW202022608A (zh) 2020-06-16
US20200182932A1 (en) 2020-06-11

Similar Documents

Publication Publication Date Title
US6505317B1 (en) System and method for testing signal interconnections using built-in self test
KR102154362B1 (ko) 테스트 슬라이스와 트레이들 사이의 고속 테스터 통신 인터페이스
CN110908849B (zh) 自动测试设备和方法
CN108255652B (zh) 一种信号测试装置
TWI772643B (zh) 用於測試電腦系統之裝置及方法
US11828787B2 (en) Eye diagram capture test during production
JP2016156798A (ja) ユニバーサルテストプラットフォーム及びそのテスト方法
US11854577B2 (en) Hard disk device simulator, testing system using hard disk device simulators and testing method thereof
CN207764782U (zh) 快捷外设互联标准插槽的检测系统
CN111104279B (zh) Sas连接器导通检测系统及其方法
CN111008102A (zh) Fpga加速卡高速接口si测试控制装置、系统及方法
US20160282414A1 (en) Boundary scan testing with loopbacks
TWI779205B (zh) 調試裝置及具有所述調試裝置的電子裝置
US20170370988A1 (en) Burn-in testing of individually personalized semiconductor device configuration
TWI676040B (zh) 半導體積體電路測試系統及其半導體積體電路測試裝置
US20110153902A1 (en) Test Interface Card and Testing Method
CN112462245A (zh) 边界扫描互联线路的生成方法与装置
CN105785256A (zh) 集成电路产品测试系统
US11953550B2 (en) Server JTAG component adaptive interconnection system and method
US8543876B1 (en) Method and apparatus for serial scan test data delivery
CN219392545U (zh) 一种时钟板及时钟兼容验证系统
US9514076B2 (en) Optimized two-socket/four-socket server architecture
RU2612072C1 (ru) Переносной диагностический комплекс
CN109901958B (zh) 快捷外设互联标准插槽的检测系统及其方法
NL2029028B1 (en) Device under test board with offset connection to host board